專利名稱：具有在單輸入下減少偏離的差動輸出結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體集成電路(IC)器件，更具體地說，本發(fā)明涉及具有在單輸入下減少偏離的差動輸出結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體IC工業(yè)中，板制造者面臨的問題是集成具有不同輸入和輸出標準的產(chǎn)品，例如將TIL(Transistor Transistor Logic)集成到LVDS(Low VoltageDifferential Swing)，將LVTTL(Low Voltage Transistor Transistor Logic)集成到LVDS等。典型地，當單輸入標準例如LVTTL被轉(zhuǎn)換成差動輸出標準例如LVDS時，兩個差動輸出彼此偏離至少一個門延遲，下面參照圖1進行說明。
圖1表示常規(guī)的差動輸出結(jié)構(gòu)10，其中使用單輸入A在輸出端M和輸出端N產(chǎn)生兩個互補的差動輸出信號。在圖1中，在輸入端A和點D之間具有具有3個反相器12，16和18，在輸入端A和點F之間，具有兩個反相器26和28。在路徑1(從輸入端A到點D)和路徑2(從輸入端A到點F)之間相差一個反相器或者一個門延遲，這將在輸出端M和輸出端N產(chǎn)生開關(guān)噪聲，所述噪聲和節(jié)點D和節(jié)點F之間的偏離有關(guān)。當同一個邏輯電平出現(xiàn)在輸出端M和輸出端N時，則產(chǎn)生開關(guān)噪聲。所有的輸出都具有一些由偏離引起的開關(guān)噪聲。不過，太多的偏離或者開關(guān)噪聲可能導(dǎo)致產(chǎn)品不能使用，因為這將在由所述差動輸出驅(qū)動的接收機中引起不正確的邏輯或時鐘轉(zhuǎn)換。
提出了一些解決辦法用于限制所述偏離。一種辦法是改變路徑1和路徑2的反相器的寬度/長度(W/L)的比，以便匹配在圖1中的點D和點F的偏移。另一種解決辦法是使路徑1中反相器的信道長度之和與寬度之和分別等于路徑2中的信道長度之和與寬度之和，如下式表示L12+L16+L18＝L26+L28W12+W16+W18＝W26+W28其中L12，L16，L18，L26，L28分別是反相器12，16，18，26和28的信道長度；W12，W16，W18，W26，W28分別是反相器12，16，18，26和28的信道寬度。
不過這些解決辦法具有一些缺點。當反相器鏈被布置時，一種好的設(shè)計方法的特征是設(shè)計處理和確定PMOS(p型金屬氧化物半導(dǎo)體)和NMOS(n型金屬氧化物半導(dǎo)體)的比，其給出所需的功率消耗、速度、占空比、傳輸時間等。對于大多數(shù)的處理而言，PMOS寬度(Wp)對NMOS寬度(WN)的比一般在2比1和3比1之間。在上述的解決辦法中，借助于不利用Wp對Wn恒定的比，產(chǎn)生了使每個差動反相器路徑的數(shù)值匹配問題。此外，PMOS和NMOS器件的長度的不成比例的改變使得問題更加復(fù)雜，這是因為不同的長度和寬度增加了附加的處理變量。
因此，需要一種改進的具有減少的偏移的差動輸出結(jié)構(gòu)，同時又引入較少的處理變量。

發(fā)明內(nèi)容
本發(fā)明提供一種改進的具有最小偏移并且引入較少的處理變量的差動輸出結(jié)構(gòu)。
按照本發(fā)明的一個實施例，提供一種差動輸出結(jié)構(gòu)，并且包括輸入線，輸出驅(qū)動器和同步電路。所述輸入線包括第一和第二路徑。第一路徑具有用于接收輸入信號的輸入端。第一路徑還具有輸出端，并且包括至少一個驅(qū)動元件。第二路徑具有在操作上和第一路徑的輸入端相連的輸入端，用于接收輸入信號。第二路徑還具有輸出端。輸出驅(qū)動器在操作上和第一和第二路徑的輸出端相連，并被配置用于提供差動輸出。同步電路在操作上連接在第一和第二路徑之間，并被配置用于同步在所述兩個路徑上行進的信號的速度。


結(jié)合附圖參閱下面的說明書和權(quán)利要求書，可以更充分理解本發(fā)明，并且可以清楚地看出本發(fā)明的其它目的和優(yōu)點。
下面以舉例方式參照附圖詳細說明本發(fā)明，其中圖1表示常規(guī)的差動輸出結(jié)構(gòu)；圖2表示按照本發(fā)明的第一實施例的差動輸出結(jié)構(gòu)；圖3A表示圖2中的差動輸出結(jié)構(gòu)的一種特定的實施；圖3B-3L表示同步電路的其它的實施例；圖4表示按照本發(fā)明的第二實施例的差動輸出結(jié)構(gòu)；
圖5表示按照本發(fā)明的第三實施例的差動輸出結(jié)構(gòu)；圖6表示按照本發(fā)明的第四實施例的差動輸出結(jié)構(gòu)；以及圖7表示包括兩個以上的路徑的本發(fā)明的另一個實施例。
在這些圖中，相同的附圖標記表示類似的或相應(yīng)的特征或功能。
具體實施例方式
圖2表示按照本發(fā)明的第一實施例的差動輸出結(jié)構(gòu)30。輸出結(jié)構(gòu)30包括路徑1和路徑2，路徑1由驅(qū)動元件例如反相器12，16和18串聯(lián)而成。路徑2也由驅(qū)動元件例如反相器26和28串聯(lián)而成。輸出結(jié)構(gòu)30還包括同步電路34和36，其分別動態(tài)地連接在輸入端A和點C之間的兩個路徑以及在點D和點E之間的兩個路徑。路徑1和路徑2被動態(tài)地連接，是因為在路徑2中的能量用于幫助路徑1的轉(zhuǎn)換。當對兩個路徑的的輸入改變邏輯狀態(tài)時(即地對Vdd或Vdd到地)，發(fā)生所述能量的傳遞。所述能量的傳遞使路徑2的速度變慢，并使路徑1的速度加快。輸出結(jié)構(gòu)30還包括輸出驅(qū)動器32，其連接在兩個路徑的輸出端之間。驅(qū)動器32是標準的差動輸出驅(qū)動器，其可以是任何差動輸出標準(例如LVDS，PECL，SSTL，SLVS)。在圖2中，輸入A沿著兩個路徑行進，并被轉(zhuǎn)換成非反相信號M和反相信號N。
在圖2中，路徑1比路徑2速度慢，這是因為有一個附加的反相器。同步電路34和36為兩個路徑提供同步功能，使得沿著路徑1和路徑2行進的信號基本上同時到達驅(qū)動器32的輸入端。同步電路34和36可被實現(xiàn)例如使得減慢兩個路徑的速度一個預(yù)定的倍數(shù)，從而實現(xiàn)同步，這在下面結(jié)合圖3進行說明。
圖3A表示一種差動輸出結(jié)構(gòu)40，這是圖2的輸出結(jié)構(gòu)30的一種特定的實施方案。在圖3A中，同步電路利用電容器42和44來實現(xiàn)，它們動態(tài)地連接兩個路徑。電容器42和44用于降低較快的路徑2的速度，這在下面要詳細說明。
在本實施例中，如圖2所示，使用下面的參數(shù)，即，每個門的錐度比＝4，Wp/Wn＝3，其中Wp和Wn分別是PMOS晶體管和NMOS晶體管的寬度。也可以使用其它的錐度比以及PMOS與NMOS的比。假定Wn＝1，Ln＝Lp＝1，則路徑1的尺寸如下對于反相器12Wp/Lp＝3/1，Wn/Ln＝1/1；對于反相器164*(反相器12)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；對于反相器1816*(反相器12)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。類似地，路徑2的尺寸如下對于反相器264*(反相器12)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；并且對于反相器2816*(反相器12)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。
在圖3A中，電容器42和44的尺寸被這樣選擇，使得電容器44比電容器42大一個倍數(shù)。在本例中，電容器44比電容器42大4倍。電容器42被連接在點C和輸入端A之間，使路徑2減慢4倍，同時使路徑1減慢1倍，這是因為點C的充電速度比輸入端A快4倍。這是因為在路徑1中的反相器16和在路徑2上的輸入端A相比，具有4倍的電流驅(qū)動能力用于驅(qū)動電容器42，即在點C的輸入電流是點A的4倍。通過使電容器42較快地充電，可以使信號較快地運動。電容器42還加快在C點的邏輯轉(zhuǎn)變，這是因為其動態(tài)地和點A相連。
電容器44的功能和電容器42類似。對于較大尺寸的反相器18和26，其具有較大的電流驅(qū)動能力，需要較大值的電容器44。
圖3中的電容器使路徑1和路徑2對齊。例如，在沒有同步電路時，路徑1可能比路徑2慢100ps。因此，延遲的數(shù)量將減慢路徑2而加速路徑1，直到它們相等。如果路徑1變得比路徑2快，則路徑1將動態(tài)地和路徑2相連，使這些路徑保持對齊。
在路徑1和路徑2中的反相器的數(shù)量通常由驅(qū)動器32的尺寸確定。此外，較慢的路徑和較快的路徑的動態(tài)連接可以在所有的點進行。設(shè)置同步電路的一個好的位置是在路徑被分裂之后的反相器鏈的初始端。所需的同步電路的數(shù)量取決于在路徑1和路徑2之間的偏移的數(shù)量。
圖3B-3L表示同步電路的其它的實施例，其中都是能量傳遞元件或電路。
圖4表示按照本發(fā)明的第二實施例的差動輸出結(jié)構(gòu)50。在圖4中，差動輸出結(jié)構(gòu)50包括路徑1和路徑2。路徑1由驅(qū)動元件例如異或門(XOR)52，反相器56，58串聯(lián)而成。路徑2也由驅(qū)動元件例如“同”門(XNOR)62，反相器66和反相器68串聯(lián)而成。路徑1比路徑2慢，這是因為在門52的CMOS電路本身固有一個附加的反相部分。輸出結(jié)構(gòu)50還包括同步電路，例如電容器72和74，它們分別動態(tài)地連接兩個路徑。此外，輸出結(jié)構(gòu)50還包括輸出驅(qū)動器32，其連接在兩個路徑的輸出端之間。
在這個實施例中，使用和圖3A類似的參數(shù)，即，每個門的錐度比＝4，Wp/Wn＝3，其中Wp和Wn分別是PMOS晶體管和NMOS晶體管的寬度。也可以使用其它的錐度比以及PMOS與NMOS的比。假定Wn＝1，Ln＝Lp＝1，則路徑1的尺寸如下對于門52Wp/Lp＝3/1，Wn/Ln＝1/1；對于反相器564*(門52)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；對于反相器5816*(門52)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。類似地，路徑2的尺寸如下對于門62Wp/Lp＝3/1，Wn/Ln＝1/1；對于反相器664*(門62)，即，Wp/Lp＝12/1，Wn/Ln＝4/1；并且對于反相器6816*(門62)，即，Wp/Lp＝48/1，Wn/Ln＝16/1。
在圖4中，輸入A通過門52和62的各自的一個輸入驅(qū)動這兩個門。門52的另一個輸入和電源Vcc相連，因此其作為反相器。在另一方面，門62的另一個輸入和地Gnd相連，使得其作為緩沖器。輸入信號沿著兩個路徑前進，并作為輸入A的非反相信號P和輸入A的反相信號Q輸出。
在本實施例中，如圖3A所示，電容器72和74也用于使較快的路徑2變慢。電容器72和74的尺寸被這樣選擇，使得電容器74比電容器72大4倍。電容器72被連接在點C和E之間，使路徑2減慢4倍，同時使路徑1減慢1倍，這是因為點C的充電速度比點E快4倍。這是因為在路徑1中的門56和在路徑2上的門62相比，具有4倍的電流驅(qū)動能力用于驅(qū)動電容器72，即在點C的電流是點E的4倍。通過使電容器72較快地充電，可以使信號較快地運動。電容器72還加快在C點的邏輯轉(zhuǎn)變，這是因為點C動態(tài)地和點E相連。電容器74的功能和電容器72類似。對于較大尺寸的反相器58和66，其具有較大的電流驅(qū)動能力，需要較大值的電容器74。
圖5表示按照本發(fā)明的第三實施例的差動輸出結(jié)構(gòu)80。輸出結(jié)構(gòu)80是圖2所示的結(jié)構(gòu)30的一種改型。其和結(jié)構(gòu)30的不同之處在于，其不包括反相器18和28以及同步電路36。結(jié)構(gòu)80以和圖2的結(jié)構(gòu)30相同的方式操作。在本實施例中，結(jié)構(gòu)80包括驅(qū)動器82，其比圖2的結(jié)構(gòu)需要較小的電流進行操作。
圖6表示按照本發(fā)明的第四實施例的差動輸出結(jié)構(gòu)90。輸出結(jié)構(gòu)90是圖5所示的結(jié)構(gòu)80的改型。其與結(jié)構(gòu)80的區(qū)別在于，其不包括反相器16和26。結(jié)構(gòu)90以和圖5的結(jié)構(gòu)80相似的方式操作。在本實施例中，結(jié)構(gòu)90包括驅(qū)動器92，其比圖5的結(jié)構(gòu)需要更小的電流進行操作。應(yīng)當注意，可以具有兩個以上的路徑，只要門元件例如反相器，是差動的即可，如圖7所示。
雖然本發(fā)明結(jié)合特定的實施例進行了說明，顯然，根據(jù)上面的說明，本領(lǐng)域技術(shù)人員可以作出各種改變和改型。因而，這些改變和改型都包括在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種差動輸出結(jié)構(gòu)，包括一輸入線，所述輸入線包括第一路徑(路徑1)，所述第一路徑具有用于接收輸入信號的輸入端，所述第一路徑還具有輸出端，并且包括至少一個驅(qū)動元件(12，16，18)，以及第二路徑(路徑2)，所述第二路徑具有在操作上和第一路徑的輸入端相連的輸入端，用于接收輸入信號，所述第二路徑還具有輸出端；一輸出驅(qū)動器(32)，其在操作上和第一以及第二路徑的輸出端相連，并被配置用于提供差動輸出；以及一同步電路(34)，其在操作上連接在第一和第二路徑之間，并被配置用于同步在所述兩個路徑上行進的信號的速度。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述第一路徑還包括彼此串聯(lián)連接的多個驅(qū)動元件(12，16，18)，所述第一路徑提供輸入信號的反相輸出，以及所述第二路徑包括彼此串聯(lián)連接的多個驅(qū)動元件(26，28)，第二路徑提供輸入信號的非反相輸出。
3.如權(quán)利要求2所述的結(jié)構(gòu)，還包括至少另一個同步電路(36)，其在操作上被連接在第一和第二路徑之間，其被配置用于使在兩個路徑上行進的信號的速度同步。
4.如權(quán)利要求3所述的結(jié)構(gòu)，其特征在于，所述每個同步電路包括電容器(42，44)。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述同步電路包括電容器。
6.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述同步電路被連接在第一和第二路徑的輸出端之間。
7.如權(quán)利要求2所述的結(jié)構(gòu)，其特征在于，所述第一和第二路徑的驅(qū)動元件具有預(yù)定的恒定的錐度比。
8.如權(quán)利要求7所述的結(jié)構(gòu)，其特征在于，所述的錐度比是4。
9.如權(quán)利要求3所述的結(jié)構(gòu)，其特征在于，每個同步電路連接在具有第一電流驅(qū)動能力的第一路徑上的驅(qū)動元件的輸出和具有第二電流驅(qū)動能力的第二路徑上的驅(qū)動元件的輸出之間，以及所述第一電流驅(qū)動能力大于所述第二電流驅(qū)動能力。
10.一種差動輸出結(jié)構(gòu)，包括一輸入線，所述輸入線包括第一路徑，所述第一路徑具有用于接收輸入信號的輸入端，所述第一路徑還具有輸出端，并且包括彼此串聯(lián)連接的3個驅(qū)動元件(52，56，58)，以及第二路徑，所述第二路徑具有在操作上和第一路徑的輸入端相連的輸入端，用于接收輸入信號，所述第二路徑還具有輸出端，并且包括彼此串聯(lián)連接的3個驅(qū)動元件(62，66，68)；一輸出驅(qū)動器(32)，其在操作上和第一以及第二路徑的輸出端相連，并被配置用于提供差動輸出；以及一第一和第二同步電路(72，74)，其在操作上均連接在第一和第二路徑之間，并被配置用于同步在所述兩個路徑上行進的信號的速度。
11.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于，在所述第一路徑上的所述3個驅(qū)動元件是異或門和第一、第二反相器；以及在所述第二路徑上的所述3個驅(qū)動元件是“同”門和第三、第四反相器。
12.如權(quán)利要求11所述的結(jié)構(gòu)，其特征在于，所述異或門具有和第一路徑的輸入端相連的第一端和與電源電壓相連的第二端；以及所述“同”門具有和第二路徑的輸入端相連的第一端以及和地參考電平相連的第二端。
13.如權(quán)利要求12所述的結(jié)構(gòu)，其特征在于，所述第一和第二路徑的驅(qū)動元件具有預(yù)定的恒定的錐度比。
14.如權(quán)利要求13所述的結(jié)構(gòu)，其特征在于，所述的錐度比是4。
15.如權(quán)利要求13所述的結(jié)構(gòu)，其特征在于，第一同步電路連接在第一路徑上的第一反相器的輸出和第二路徑上的“同”門的輸出之間，以及所述第二同步電路連接在第一路徑上的第二反相器的輸出和第二路徑上的第三反相器的輸出之間。
16.如權(quán)利要求13所述的結(jié)構(gòu)，其特征在于，所述每一同步電路包括電容器。
17.如權(quán)利要求16所述的結(jié)構(gòu)，其特征在于，所述第二同步電路的電容器大于第一同步電路的電容器。
18.一種系統(tǒng)，包括一彼此互連的多個裝置；其中至少一個裝置包括差動輸出結(jié)構(gòu)，所述結(jié)構(gòu)包括輸入線，所述輸入線包括第一路徑，所述第一路徑具有用于接收輸入信號的輸入端，所述第一路徑還具有輸出端，并且包括至少一個驅(qū)動元件，以及第二路徑，所述第二路徑具有在操作上和第一路徑的輸入端相連的輸入端，用于接收輸入信號，所述第二路徑還具有輸出端；一輸出驅(qū)動器，其在操作上和第一以及第二路徑的輸出端相連，并被配置用于提供差動輸出；以及一同步電路，其在操作上連接在第一和第二路徑之間，并被配置用于同步在所述兩個路徑上行進的信號的速度。
19.如權(quán)利要求18所述的系統(tǒng)，其特征在于，所述第一路徑還包括彼此串聯(lián)的多個驅(qū)動元件，所述第一路徑提供輸入信號的反相輸出，以及所述第二路徑包括彼此串聯(lián)的多個驅(qū)動元件，所述第二路徑提供輸入信號的非反相輸出。
20.如權(quán)利要求19所述的系統(tǒng)，還包括至少另一個同步電路，其在操作上被連接在第一和第二路徑之間，其被配置用于使在兩個路徑上行進的信號的速度同步。
全文摘要
本發(fā)明涉及一種改進的具有最小偏移的差動輸出結(jié)構(gòu)，并引入較少的處理變量。按照本發(fā)明的一個實施例，提供一種差動輸出結(jié)構(gòu)，其包括輸入線，輸出驅(qū)動器和同步電路。輸入線包括第一和第二路徑。第一路徑具有用于接收輸入信號的輸入端。第一路徑還包括輸出端，并且包括至少一個驅(qū)動元件。第二路徑具有在操作上和第一路徑的輸入端相連的輸入端，用于接收輸入信號。第二路徑還具有輸出端。輸出驅(qū)動器在操作上和第一、第二路徑的輸出端相連，并被配置用于提供差動輸出。同步電路在操作上被連接在第一和第二路徑之間，被配置用于使在兩個路徑上行進的信號的速度同步。
文檔編號H03K5/00GK1452318SQ03136009
公開日2003年10月29日 申請日期2003年4月15日 優(yōu)先權(quán)日2002年4月18日
發(fā)明者J·R·斯佩哈 申請人:皇家菲利浦電子有限公司