專利名稱：高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號(hào)轉(zhuǎn)換電路，尤指一種高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。
背景技術(shù)：
請(qǐng)參照?qǐng)D1，其所顯示為公知差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。此差動(dòng)至單端
信號(hào)轉(zhuǎn)換電路包括第一p型晶體管mpl源極連接至電壓源Vdd，柵極與漏 極連接。第一 n型晶體管mnl漏極與第一 p型晶體管mpl漏極連接，源極 連接至一電流源I。第二p型晶體管mp2源極連接至電壓源Vdd，柵極與漏 極連接。第二n型晶體管mn2漏極與第二p型晶體管mp2漏極連接，源極 連接至電流源I。再者，第一n型晶體管mnl柵極與第二n型晶體管mn2柵 極可輸入一差動(dòng)信號(hào)Vin、 Vinb。
再者，第三p型晶體管mp3源極連接至電壓源Vdd，柵極連接至第一p 型晶體管mpl柵極，使得第一 p型晶體管mpl與第三p型晶體管mp3組成 一第一電流鏡(current mirror)。第三n型晶體管mn3漏極與柵極皆連接至第 三p型晶體管mp3漏極，源極連接至一接地端(ground)。第四p型晶體管mp4 源極連接至電壓源Vdd，柵極連接至第二p型晶體管mp2柵極，使得第二p 型晶體管mp2與第四p型晶體管mp4組成一第二電流鏡(current mirror)。第 四n型晶體管mn4漏極連接至第四p型晶體管mp4漏極，源極連接至一接 地端(groimd)，柵極連接至第三n型晶體管mn3柵極，使得第三n型晶體管 mn3與第四n型晶體管mn4組成一第三電流鏡(currentmirror)。再者，第四n 型晶體管mn4漏極與接地端之間有一寄生電容器Cp，且第四n型晶體管mn4 漏極為此差動(dòng)至單端信號(hào)轉(zhuǎn)換電路的輸出端Vout。
如圖1所示，當(dāng)差動(dòng)信號(hào)Vin、 Vinb輸入時(shí)，流經(jīng)第一n型晶體管mnl 與第二 n型晶體管mn2上的電流為in與ip。由于第一 p型晶體管mpl與第 三p型晶體管mp3組成一電流鏡，第二 p型晶體管mp2與第四p型晶體管mp4組成一第二電流鏡，以及第三n型晶體管mn3與第四n型晶體管mn4 組成一第三電流鏡，因此，輸出端Vout上的電流為in+ip。
由圖1可知，該電路為差動(dòng)電流至電壓轉(zhuǎn)換電路(differential circuit to voltage circuit)。再者，由于差動(dòng)電流in與ip經(jīng)過的晶體管數(shù)目不相同(in經(jīng) 過第三p型晶體管mp3、第三n型晶體管mn3、第四n型晶體管mn4，而ip 僅經(jīng)過第四p型晶體管mp4)，造成差動(dòng)電流in與ip的不匹配(mismatch)， 導(dǎo)致輸出端Vout上電壓的抖動(dòng)(jitter)以及共模漂移(common-mode drift)。再 者，為了要使該電路操作于高速的GHz等級(jí)，二極管式連接的晶體管(diode connected transistor),亦即第一 p型晶體管mpl、第二p型晶體管mp2、第 三n型晶體管mn3，必須避免處于關(guān)閉(turn off)狀態(tài)，且第一 p型晶體管mpl 、 第二p型晶體管mp2、第三n型晶體管mn3的尺寸(size)要夠大，并且其相 對(duì)應(yīng)的轉(zhuǎn)導(dǎo)(Transconductance)值，gmpl、 gmp2、 gmn3,也要夠大。
再者，美國專利號(hào)US6717474揭示一種高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路 (high-speed differential to single-ended converter)。請(qǐng)參照?qǐng)D2， 其所顯不為公 知高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。由圖2可知，差動(dòng)電壓信號(hào)Vin、 Vinb輸 入由M1、 M2、 M3、 M4所組成的第一級(jí)(stage)電路后可輸出差動(dòng)電流信號(hào) II、 12。再者，第二級(jí)電路為一電流鏡與緩沖電路(current mirror and buffer circuit),該第二級(jí)電路可將差動(dòng)電流信號(hào)Il、 12轉(zhuǎn)換為單端電流信號(hào)I3，其 中13=11+12。最后，單端電流信號(hào)13輸入一第三級(jí)電路，也就是轉(zhuǎn)阻電路 (trans-impedance circuit),將單端電流信號(hào)13轉(zhuǎn)換為一輸出電壓Vout。
由圖2可知，第九晶體管M9為二極管式連接的晶體管(diode connected transistor)。為了防止第九晶體管M9被關(guān)閉(turned off),因此，必須防止差 動(dòng)電流信號(hào)II、 12在切換時(shí)電流為0。所以，于第一級(jí)電路中增加電阻Re 使得差動(dòng)電流信號(hào)II、 12在切換時(shí)電流不會(huì)為0。
再者，第二級(jí)電路中的第七晶體管M7與第八晶體管M8可將高輸入阻 抗(input impedance)轉(zhuǎn)換為低輸出阻抗(output impedance)用以提高操作速度。 再者，第七晶體管與第八晶體管必須提供大的轉(zhuǎn)導(dǎo)gm7、 gm8，因此偏壓電 壓Vb3需要注意。
再者，第二級(jí)電路中由電壓源VDD至接地端GND串接三個(gè)晶體管，因 此，第二級(jí)電路輸出端的直流偏壓約為(2/3)VDD。然而，第三級(jí)電路的輸入端的轉(zhuǎn)態(tài)點(diǎn)(transitionpoint)約為(l/2)VDD，因此，第二級(jí)電路與第三級(jí)電路 連接之后會(huì)造成輸出電壓Vout的失真。
再者，美國專利號(hào)US7053671揭示一種低抖動(dòng)差動(dòng)至單端數(shù)據(jù)轉(zhuǎn)換電路 (low-jitter differential-to-single-ended data conversion circuit)。請(qǐng)參照?qǐng)D3， 其 所顯示為公知差動(dòng)至單端數(shù)據(jù)轉(zhuǎn)換電路。圖3是將圖1中的第一p型晶體管 mpl與第二 p型晶體管mp2以電阻Rd來取代，因此可以有效地降低阻抗值。 再者，于晶體管62上再連接一負(fù)載元件(loaddevice),亦即晶體管68。
由于晶體管62為二極管式連接晶體管(diode connected transistor),為了 防止晶體管62被關(guān)閉(turnoff)，因此，由電壓源Vcc連接一晶體管68(負(fù)載 元件)至晶體管62柵極。因此，可以防止晶體管62被關(guān)閉而降低轉(zhuǎn)換電路的 操作速度。然而，提供該負(fù)載元件會(huì)增加轉(zhuǎn)換電路的功率消耗(power consumption)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種無二極管式連接晶體管(diode connected transistor)的高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。
本發(fā)明提出一種差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，包括轉(zhuǎn)導(dǎo)電路，該轉(zhuǎn)導(dǎo)電 路具有兩個(gè)輸入端，可接收兩個(gè)差動(dòng)輸入電壓后由第一電流輸出端產(chǎn)生第一 電流并由第二電流輸出端產(chǎn)生第二電流；偏移消除電路包括兩個(gè)可調(diào)電流 源，分別連接至該第一電流輸出端與該第二電流輸出端；第一轉(zhuǎn)阻電路的輸 入端連接至該第一電流輸出端后于該第一轉(zhuǎn)阻電路的輸出端產(chǎn)生第一電壓； 第二轉(zhuǎn)阻電路的輸入端連接至該第二電流輸出端后于該第二轉(zhuǎn)阻電路的輸 出端產(chǎn)生第二電壓；以及，第一反相器連接至該第一轉(zhuǎn)阻電路的該輸出端， 用以將該第一電壓轉(zhuǎn)換為第一單端輸出電壓。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中還包括第二反相器，連接至 該第二轉(zhuǎn)阻電路的該輸出端，用以將該第二電壓轉(zhuǎn)換為第二單端輸出電壓， 且該第一單端輸出電壓與該第二單端輸出電壓互補(bǔ)。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該轉(zhuǎn)導(dǎo)電路包括定電流源; 第一晶體管；以及第二晶體管；其中，該第一晶體管與該第二晶體管的柵極 為該轉(zhuǎn)導(dǎo)電路的兩個(gè)輸入端；該第一晶體管與該第二晶體管的源極連接至一節(jié)點(diǎn)；該定電流源連接于該節(jié)點(diǎn)與接地端之間；以及，該第一晶體管與該第 二晶體管的漏極為該第一電流輸出端與該第二電流輸出端。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該定電流源可輸出的電流大 小為2*Io。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一晶體管與該第二晶體 管為n型晶體管。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路包括所述 兩個(gè)可調(diào)電流源；以及運(yùn)算放大器，接收共模電壓與參考電壓，并根據(jù)該共 模電壓與該參考電壓的差來調(diào)整所述可調(diào)電流源。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路還包括兩
個(gè)電阻值相同的第一電阻與第二電阻，串接于該第一轉(zhuǎn)阻電路的該輸出端與 該第二轉(zhuǎn)阻電路的該輸出端之間，而該第一電阻與該第二電阻的連接點(diǎn)可產(chǎn) 生該共模電壓。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路還包括兩 個(gè)電阻值相同的第三電阻與第四電阻，串接于該第一轉(zhuǎn)阻電路的該輸入端與 該第二轉(zhuǎn)阻電路的該輸入端之間，而該第三電阻與該第四電阻的連接點(diǎn)可產(chǎn) 生該參考電壓。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該運(yùn)算放大器可以調(diào)整所述 兩個(gè)可調(diào)電流源，使得所述兩個(gè)可調(diào)電流源輸出的電流大小為Io。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一轉(zhuǎn)阻電路與該第二轉(zhuǎn) 阻電路為并并反饋放大器。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一轉(zhuǎn)阻電路包括放大 單元與反饋電阻；其中，該放大單元的輸入端為該第一轉(zhuǎn)阻電路的該輸入端 且該放大單元的輸出端為該第一轉(zhuǎn)阻電路的該輸出端；該放大單元具有一開 回路增益-Ao,且該反饋電阻連接于放大單元的該輸入端與該輸出端之間。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該放大單元包括第三晶體 管與第四晶體管；其中，該第三晶體管的源極連接至一電壓源，該第三晶體 管的柵極為該第一轉(zhuǎn)阻電路的該輸入端，該第三晶體管的漏極為該第一轉(zhuǎn)阻 電路的該輸出端；該第四晶體管的源極連接至接地端，該第四晶體管的柵極 為該第一轉(zhuǎn)阻電路的該輸入端，該第四晶體管的漏極為該第一轉(zhuǎn)阻電路的該輸出端。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第三晶體管為P型晶體管， 該第四晶體管為n型晶體管，且該第三晶體管與該第四晶體管的尺寸比例為
k:l。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一反相器包括第七晶
體管與第八晶體管；其中，該第七晶體管的源極連接至一電壓源，該第七晶
體管的柵極為該第一反相器的該輸入端，該第七晶體管的漏極為該第一反相
器的該輸出端；該第八晶體管的源極連接至接地端，該第八晶體管的柵極為 該第一反相器的該輸入端，該第八晶體管的漏極為該第一反相器的該輸出
A山頓。
根據(jù)上述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第七晶體管為p型晶體管， 該第八晶體管為n型晶體管，且該第七晶體管與該第八晶體管的尺寸比例為 k:l。
本發(fā)明的優(yōu)點(diǎn)在于提供一高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，該電路中沒有 二極管式連接晶體管，因此不會(huì)造成速度的降低或者過多的功率損耗。


圖1所顯示為公知差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。 圖2所顯示為公知高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。 圖3所顯示為公知差動(dòng)至單端數(shù)據(jù)轉(zhuǎn)換電路。 圖4所顯示為本發(fā)明差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。 圖5所顯示為本發(fā)明差動(dòng)至單端信號(hào)轉(zhuǎn)換電路的詳細(xì)電路圖。 圖6A、圖6B、圖6C所顯示為本發(fā)明高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路動(dòng) 作時(shí)的等效電路。
圖7A、圖7B所顯示為第一轉(zhuǎn)阻電路與第二轉(zhuǎn)阻電路的轉(zhuǎn)換函數(shù)。
圖8A與圖8B所顯示為第一反相器與第二反相器的轉(zhuǎn)換函數(shù)。
其中，附圖標(biāo)記說明如下
68、 62晶體管 400轉(zhuǎn)導(dǎo)電路
410偏移消除電路 420第一轉(zhuǎn)阻電路
422、 427放大單元 425第二轉(zhuǎn)阻電路430第一反相器 435第二反相器
具體實(shí)施例方式
請(qǐng)參照?qǐng)D4，其所顯示為本發(fā)明差動(dòng)至單端信號(hào)轉(zhuǎn)換電路。該差動(dòng)至單 端信號(hào)轉(zhuǎn)換電路包括一轉(zhuǎn)導(dǎo)電路(transconductance circuit)400、 一偏移消除電 斷offset cancellation circuit)410、 一第一轉(zhuǎn)阻電路(transimpedance circuit)420、 一第二轉(zhuǎn)阻電路(transimpedance circuit)425、第一反相器(inverter)430、以及 第二反相器(inverter)435。
第一轉(zhuǎn)阻電路420與第二轉(zhuǎn)阻電路425完全相同，且為并并反饋放大器 (shunt-shunt feedback amplifier)。再者，第一轉(zhuǎn)阻電路420包括一放大單元 (amplifying unit)422與一反饋電阻為Rf。而放大單元422具有-Ao的開回路 增益(open loop gain),反饋電阻Rf連接于放大單元422的輸入端與輸出端之 間。同理，第二轉(zhuǎn)阻電路425包括一放大單元(amplifying unit)427與一反饋 電阻為Rf。而放大單元427具有-Ao的開回路增益(open loop gain)，反饋電 阻Rf連接于放大單元427的輸入端與輸出端之間。
偏移消除電路(offset cancellation circuit)410包括兩個(gè)可調(diào)電流源 (controllable current source)Isl與Is2，分別連接至轉(zhuǎn)導(dǎo)電路400的第一電流輸 出端與第二電流輸出端。再者，該可調(diào)電流源Isl與Is2受控于一運(yùn)算放大 器OP，該運(yùn)算放大器OP接收一共模電壓(common mode voltage, Vcm)與一 參考電壓(reference voltage, Vref)并根據(jù)共模電壓Vcm與一參考電壓Vref的 差來調(diào)整該可調(diào)電流源Isl與Is2。其中，第一轉(zhuǎn)阻電路420與第二轉(zhuǎn)阻電路 425輸出端之間連接兩個(gè)電阻Ry，由于兩個(gè)電阻Ry具有相同的電阻值，因 此，兩個(gè)電阻Ry連接的節(jié)點(diǎn)具有共模電壓Vcm。本發(fā)明偏移消除電路410 主要的目的在于控制第一轉(zhuǎn)阻電路420、第二轉(zhuǎn)阻電路425、第一反相器430、 第二反相器435的轉(zhuǎn)態(tài)點(diǎn)等于共模電壓Vcm，并使得差動(dòng)輸入電壓 (differential input voltage, Vin與Vinb)的責(zé)任周期(duty cycle)與單端輸出電 壓(single ended output voltage ， Vout、 Voutb)的責(zé)任周期(Duty Cycle)相同。
由圖4可知，轉(zhuǎn)導(dǎo)電路400接收差動(dòng)輸入電壓(differential input voltage, Vin與Vinb)后于第一電流輸出端與第二電流輸出端產(chǎn)生一第一電流II與一 第二電流12。該第一電流II與該第二電流12結(jié)合該兩個(gè)可調(diào)電流源Isl與Is2后輸入該第一轉(zhuǎn)阻電路420與第二轉(zhuǎn)阻電路425后產(chǎn)生第一電壓Vyl與 第二電壓Vy2。而第一反相器430、以及第二反相器435接收該第一電壓Vyl 與第二電壓Vy2后產(chǎn)生互補(bǔ)的單端輸出電壓(single ended output voltage, Vout、 Voutb)。
請(qǐng)參照?qǐng)D5，其所顯示為本發(fā)明差動(dòng)至單端信號(hào)轉(zhuǎn)換電路的詳細(xì)電路圖。 轉(zhuǎn)導(dǎo)電路400包括定電流源(constant current source, Iss)、第一晶體管Ml、 與第二晶體管M2。其中，第一晶體管Ml、與第二晶體管M2為n型晶體管， 第一晶體管M1與第二晶體管M2的柵極可接收該差動(dòng)輸入電壓Vin、 Vinb; 第一晶體管Ml、與第二晶體管M2的源極連接至節(jié)點(diǎn)a，而定電流源Iss連 接于節(jié)點(diǎn)a與接地端GND之間；再者，第一晶體管M1、與第二晶體管M2 的漏極為第一電流輸出端與第二電流輸出端，可分別產(chǎn)生該第一電流II與該 第二電流I2。再者，定電流源Iss所產(chǎn)生的電流值為2"o。
第一轉(zhuǎn)阻電路420包括一第三晶體管M3、 一第四晶體管M4、與一反饋 電阻Rf。其中，第三晶體管M3為p型晶體管，第四晶體管M4為n型晶體 管。第三晶體管M3源極連接至一電壓源VDD，第三晶體管M3柵極為第一 轉(zhuǎn)阻電路420的輸入端，連接至第一電流輸出端，第三晶體管M3漏極為第 一轉(zhuǎn)阻電路420的輸出端，可產(chǎn)生第一電壓Vyl;再者，第四晶體管M4源 極連接至一接地端GND，第四晶體管M4柵極為第一轉(zhuǎn)阻電路420的輸入端， 連接至第一電流輸出端，第四晶體管M4漏極為第一轉(zhuǎn)阻電路420的輸出端， 可產(chǎn)生第一電壓Vyl。再者，反饋電阻Rf連接于第一轉(zhuǎn)阻電路420的輸入 端與輸出端之間。再者，第三晶體管M3與第四晶體管M4的尺寸(size)比例 為k:l。
第二轉(zhuǎn)阻電路425包括一第五晶體管M5、 一第六晶體管M6、與一反饋 電阻Rf。其中，第五晶體管M5為p型晶體管，第六晶體管M6為n型晶體 管。第五晶體管M5源極連接至一電壓源VDD，第五晶體管M5柵極為第二 轉(zhuǎn)阻電路425的輸入端，連接至第二電流輸出端，第五晶體管M5漏極為第 二轉(zhuǎn)阻電路425的輸出端，可產(chǎn)生第二電壓Vy2;再者，第六晶體管M6源 極連接至一接地端GND，第六晶體管M6柵極為第二轉(zhuǎn)阻電路425的輸入端， 連接至第二電流輸出端，第六晶體管M6漏極為第二轉(zhuǎn)阻電路425的輸出端， 可產(chǎn)生第二電壓Vy2。再者，反饋電阻Rf連接于第二轉(zhuǎn)阻電路425的輸入端與輸出端之間。再者，第五晶體管M5與第六晶體管M6的尺寸比例為k:l。 偏移消除電路(offset cancellation circuit)410包括兩個(gè)可調(diào)電流源 (controllable current source)Isl與Is2，分別連接至轉(zhuǎn)導(dǎo)電路400的二電流輸出 端。再者，該可調(diào)電流源Isl與Is2受控于一運(yùn)算放大器OP，該運(yùn)算放大器 OP接收一共模電壓(co腿on mode voltage, Vcm)與一參考電壓(reference voltage， Vref)，并根據(jù)共模電壓Vcm與一參考電壓Vref的差來調(diào)整該可調(diào) 電流源Isl與Is2。其中，第一轉(zhuǎn)阻電路420與第二轉(zhuǎn)阻電路425輸出端之間 連接兩個(gè)電阻Ry，由于兩個(gè)電阻Ry具有相同的電阻值，因此，兩個(gè)電阻 Ry連接的節(jié)點(diǎn)具有共模電壓Vcm。再者，第一轉(zhuǎn)阻電路420與第二轉(zhuǎn)阻電 路425輸入端之間連接兩個(gè)電阻Rx，并將兩個(gè)電阻Rx連接的節(jié)點(diǎn)電壓設(shè)定 為參考電壓Vref。在正常操作之下，該運(yùn)算放大器OP會(huì)使得共模電壓Vcm 等于一參考電壓Vref，并進(jìn)一步使得可調(diào)電流源Isl與Is2輸出相同的電流 值Io。
第一反相器(inverter)430包括一第七晶體管M7、 一第八晶體管M8。其 中，第七晶體管M7為p型晶體管，第八晶體管M8為n型晶體管。第七晶 體管M7源極連接至一電壓源VDD，第七晶體管M7柵極為第一反相器430 的輸入端，接收第一電壓Vyl，第七晶體管M7漏極為第一反相器430的輸 出端，可產(chǎn)生單端輸出電壓Vout;再者，第八晶體管M8源極連接至一接地 端GND，第八晶體管M8柵極為第一反相器430的輸入端，接收第一電壓 Vyl，第八晶體管M8漏極為第一反相器430的輸出端，可產(chǎn)生單端輸出電 壓Vout。再者，第七晶體管M7與第八晶體管M8的尺寸比例為k:l時(shí)，會(huì) 使得第一轉(zhuǎn)阻電路420與第一反向器430皆具有相同的轉(zhuǎn)態(tài)點(diǎn)，亦即共模電 壓Vcm，使得差動(dòng)輸入電壓(differential input voltage, Vin與Vinb)的責(zé)任周 期(duty cycle)與單端輸出電壓(single ended output voltage, Vout)的責(zé)任周期 相同。
第二反相器(inverter)435包括一第九晶體管M9、 一第十晶體管M10。其 中，第九晶體管M9為p型晶體管，第十晶體管M10為n型晶體管。第九晶 體管M9源極連接至一電壓源VDD，第九晶體管M9柵極為第二反相器435 的輸入端，接收第二電壓Vy2，第九晶體管M9漏極為第二反相器435的輸 出端，可產(chǎn)生單端輸出電壓Voutb;再者，第十晶體管M10源極連接至一接地端GND，第十晶體管M10柵極為第二反相器435的輸入端，接收第二電 壓Vy2，第十晶體管M10漏極為第二反相器435的輸出端，可產(chǎn)生單端輸出 電壓Voutb。再者，第九晶體管M9與第十晶體管M10的尺寸比例為k:l時(shí)， 會(huì)使得第二轉(zhuǎn)阻電路425與第二反向器435皆具有相同的轉(zhuǎn)態(tài)點(diǎn)，亦即共模 電壓Vcm，使得差動(dòng)輸入電壓(differentiali叩ut voltage, Vin與Vinb)的責(zé)任 周期(duty cycle)與單端輸出電壓(single ended output voltage, Voutb)的責(zé)任周 期相同。
請(qǐng)參照?qǐng)D6A、圖6B、圖6C，其所顯示為本發(fā)明高速差動(dòng)至單端信號(hào)轉(zhuǎn) 換電路動(dòng)作時(shí)的等效電路。(I)當(dāng)差動(dòng)輸入電壓Vin與Vinb相等時(shí)，轉(zhuǎn)導(dǎo)電 路中的第一晶體管M1與第二晶體管M2同時(shí)開啟，因此，流經(jīng)第一晶體管 Ml與第二晶體管M2的第一電流Il與第二電流I2大小皆為Io。很明顯地， 當(dāng)差動(dòng)輸入電壓Vin與Vinb相等時(shí)，第一轉(zhuǎn)阻電路與第二轉(zhuǎn)阻電路中的反 饋電阻Rf皆不會(huì)有電流產(chǎn)生。因此，第一轉(zhuǎn)阻電路與第二轉(zhuǎn)阻輸入端電壓 Vxl、 Vx2等于輸入端電壓Vyl、 Vy2也等于共模電壓Vcm，亦即， Vx 1 =Vy 1 =Vx2=Vy2=Vcm 。
請(qǐng)參照?qǐng)D6B， (II)當(dāng)差動(dòng)輸入電壓的Vin大于Viiib時(shí)，轉(zhuǎn)導(dǎo)電路中的第 一晶體管M1開啟(tumon)，第二晶體管M2關(guān)閉(turn off)。此時(shí)，流經(jīng)第一 晶體管M1的第一電流Il大小為210，而第一轉(zhuǎn)阻電路中會(huì)有Io的電流，由 第一轉(zhuǎn)阻電路的輸出端經(jīng)由反饋電阻Rf流向輸入端。再者，流經(jīng)第二晶體 管M2的第二電流12大小為零，而第二轉(zhuǎn)阻電路中會(huì)有Io的電流由第二轉(zhuǎn) 阻電路的輸入端經(jīng)由反饋電阻Rf流向輸出端。因此
Vxl=Vcm-Io*Rf/Ao;
Vyl=Vcm+Io*Rf;
Vx2=Vcm+Io*Rf/Ao;
Vy2=Vcm-Io*Rf。
再者，請(qǐng)參照?qǐng)D6C， (III)當(dāng)差動(dòng)輸入電壓的Vin小于Vinb時(shí)，轉(zhuǎn)導(dǎo)電 路中的第一晶體管M1關(guān)閉(turnoff)，第二晶體管M2開啟(turn on)。此時(shí)， 流經(jīng)第二晶體管M2的第二電流12大小為2Io，而第二轉(zhuǎn)阻電路中會(huì)有Io的 電流由第二轉(zhuǎn)阻電路的輸出端經(jīng)由反饋電阻Rf流向輸入端。再者，流經(jīng)第 一晶體管M2的第一電流II大小為零，而第一轉(zhuǎn)阻電路中會(huì)有Io的電流由第一轉(zhuǎn)阻電路的輸入端經(jīng)由反饋電阻Rf流向輸出端。因此
Vxl=Vcm+Io*Rf/Ao; Vyl=Vcm-Io*Rf; Vx2=Vcm-Io*Rf/Ao; Vy2=Vcm+Io*Rf。
請(qǐng)參照?qǐng)D7A、圖7B，其所顯示為第一轉(zhuǎn)阻電路與第二轉(zhuǎn)阻電路的轉(zhuǎn)換 (transfer fUnction)函數(shù)。由圖7A可知，當(dāng)差動(dòng)輸入電壓的Vin大于Vinb時(shí)， Vyl=Vcm+Io*Rf;當(dāng)差動(dòng)輸入電壓的Vin小于Vinb時(shí)，Vyl=Vcm-Io*Rf。 由圖7B可知，當(dāng)差動(dòng)輸入電壓的Vin大于Vinb時(shí)，Vy2=Vcm-Io*Rf;當(dāng)差 動(dòng)輸入電壓的Vin小于Vinb時(shí)，Vy2=Vcm+Io*Rf。
請(qǐng)參照?qǐng)D8A與圖8B，其所顯示為第一反相器與第二反相器的轉(zhuǎn)換 (transfer fimction)函數(shù)。由于第一反相器與第二反相器完全相同，因此具有相 同的轉(zhuǎn)換函數(shù)。根據(jù)本發(fā)明的實(shí)施例，第一轉(zhuǎn)阻電路、第二轉(zhuǎn)阻電路、第一 反相器、第二反相器中的p型晶體管與n型晶體管的尺寸比例皆為k:l，因 此，第一反相器與第二反相器的轉(zhuǎn)態(tài)點(diǎn)為共模電壓Vcm，并且第一反相器、 第二反相器可將輸入的信號(hào)反相并且放大至電壓源VDD或者接地電壓 GND，亦即，全擺幅(follswing)的單端輸出電壓。再者，本發(fā)明可以僅使用 第一反相器或第二反相器其中之一就可以輸出單端輸出電壓。
因此，本發(fā)明的優(yōu)點(diǎn)在于提供一高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，該電路 中沒有二極管式連接晶體管，因此不會(huì)造成速度的降低或者過多的功率損 耗。
綜上所述，雖然本發(fā)明已以較佳實(shí)施例說明如上，然其并非用以限定本 發(fā)明，任何所屬領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍之內(nèi)，當(dāng)可作各 種更動(dòng)與潤飾，因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，包括轉(zhuǎn)導(dǎo)電路，該轉(zhuǎn)導(dǎo)電路具有兩個(gè)輸入端，可接收兩個(gè)差動(dòng)輸入電壓后由第一電流輸出端產(chǎn)生第一電流并由第二電流輸出端產(chǎn)生第二電流；偏移消除電路，包括兩個(gè)可調(diào)電流源，分別連接至該第一電流輸出端與該第二電流輸出端；第一轉(zhuǎn)阻電路，該第一轉(zhuǎn)阻電路的輸入端連接至該第一電流輸出端后于該第一轉(zhuǎn)阻電路的輸出端產(chǎn)生第一電壓；第二轉(zhuǎn)阻電路，該第二轉(zhuǎn)阻電路的輸入端連接至該第二電流輸出端后于該第二轉(zhuǎn)阻電路的輸出端產(chǎn)生第二電壓；以及第一反相器，連接至該第一轉(zhuǎn)阻電路的該輸出端，用以將該第一電壓轉(zhuǎn)換為第一單端輸出電壓。
2. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中還包括第二反相 器，連接至該第二轉(zhuǎn)阻電路的該輸出端，用以將該第二電壓轉(zhuǎn)換為第二單端 輸出電壓，且該第一單端輸出電壓與該第二單端輸出電壓互補(bǔ)。
3. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該轉(zhuǎn)導(dǎo)電路包 括定電流源；第一晶體管；以及第二晶體管；其中，該第一晶體管與該第 二晶體管的柵極為該轉(zhuǎn)導(dǎo)電路的兩個(gè)輸入端；該第一晶體管與該第二晶體管 的源極連接至一節(jié)點(diǎn)；該定電流源連接于該節(jié)點(diǎn)與接地端之間；以及，該第 一晶體管與該第二晶體管的漏極為該第一電流輸出端與該第二電流輸出端。
4. 如權(quán)利要求3所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該定電流源可輸 出的電流大小為2"o。
5. 如權(quán)利要求3所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一晶體管與 該第二晶體管為n型晶體管。
6. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路 包括所述兩個(gè)可調(diào)電流源；以及運(yùn)算放大器，接收共模電壓與參考電壓，并根據(jù)該共模電壓與該參考電 壓的差來調(diào)整所述可調(diào)電流源。
7. 如權(quán)利要求6所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路 還包括兩個(gè)電阻值相同的第一電阻與第二電阻，串接于該第一轉(zhuǎn)阻電路的 該輸出端與該第二轉(zhuǎn)阻電路的該輸出端之間，而該第一電阻與該第二電阻的 連接點(diǎn)可產(chǎn)生該共模電壓。
8. 如權(quán)利要求6所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該偏移消除電路還包括兩個(gè)電阻值相同的第三電阻與第四電阻，串接于該第一轉(zhuǎn)阻電路的 該輸入端與該第二轉(zhuǎn)阻電路的該輸入端之間，而該第三電阻與該第四電阻的 連接點(diǎn)可產(chǎn)生該參考電壓。
9. 如權(quán)利要求6所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該運(yùn)算放大器可以調(diào)整所述兩個(gè)可調(diào)電流源，使得所述兩個(gè)可調(diào)電流源輸出的電流大小為Io。
10. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一轉(zhuǎn)阻電 路與該第二轉(zhuǎn)阻電路為并并反饋放大器。
11. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一轉(zhuǎn)阻電路包括放大單元與反饋電阻；其中，該放大單元的輸入端為該第一轉(zhuǎn)阻電路的該輸入端且該放大單元的輸出端為該第一轉(zhuǎn)阻電路的該輸出端；該放大單元 具有一開回路增益-Ao，且該反饋電阻連接于放大單元的該輸入端與該輸出 端之間。
12. 如權(quán)利要求11所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該放大單元包 括第三晶體管與第四晶體管；其中，該第三晶體管的源極連接至一電壓源， 該第三晶體管的柵極為該第一轉(zhuǎn)阻電路的該輸入端，該第三晶體管的漏極為 該第一轉(zhuǎn)阻電路的該輸出端；該第四晶體管的源極連接至接地端，該第四晶 體管的柵極為該第一轉(zhuǎn)阻電路的該輸入端，該第四晶體管的漏極為該第一轉(zhuǎn) 阻電路的該輸出端。
13. 如權(quán)利要求12所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第三晶體管 為p型晶體管，該第四晶體管為n型晶體管，且該第三晶體管與該第四晶體 管的尺寸比例為k:l。
14. 如權(quán)利要求1所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第一反相器 包括第七晶體管與第八晶體管；其中，該第七晶體管的源極連接至一電壓源，該第七晶體管的柵極為該第一反相器的該輸入端，該第七晶體管的漏極為該第一反相器的該輸出端；該第八晶體管的源極連接至接地端，該第八晶 體管的柵極為該第一反相器的該輸入端，該第八晶體管的漏極為該第一反相 器的該輸出端。
15.如權(quán)利要求14所述的差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，其中該第七晶體管 為p型晶體管，該第八晶體管為n型晶體管，且該第七晶體管與該第八晶體 管的尺寸比例為k:l。
全文摘要
本發(fā)明為一種高速差動(dòng)至單端信號(hào)轉(zhuǎn)換電路，包括轉(zhuǎn)導(dǎo)電路，該轉(zhuǎn)導(dǎo)電路具有兩個(gè)輸入端，可接收兩個(gè)差動(dòng)輸入電壓后由第一電流輸出端產(chǎn)生第一電流(I1)并由第二電流輸出端產(chǎn)生第二電流(I2)；偏移消除電路包括兩個(gè)可調(diào)電流源，分別連接至該第一電流輸出端與該第二電流輸出端；第一轉(zhuǎn)阻電路的輸入端連接至該第一電流輸出端后于該第一轉(zhuǎn)阻電路的輸出端產(chǎn)生第一電壓；第二轉(zhuǎn)阻電路的輸入端連接至該第二電流輸出端后于該第二轉(zhuǎn)阻電路的輸出端產(chǎn)生第二電壓；以及，第一反相器連接至該第一轉(zhuǎn)阻電路的該輸出端，用以將該第一電壓轉(zhuǎn)換為第一單端輸出電壓。本發(fā)明的轉(zhuǎn)換電路中沒有二極管式連接晶體管，不會(huì)造成速度降低或過多功率損耗。
文檔編號(hào)H03H11/32GK101286731SQ20081010832
公開日2008年10月15日 申請(qǐng)日期2008年6月6日 優(yōu)先權(quán)日2008年6月6日
發(fā)明者林穎甫, 熊玟清 申請(qǐng)人:智原科技股份有限公司