專利名稱：比較器電路及使用比較器比較輸入信號(hào)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造領(lǐng)域的比較器及比較輸入信號(hào)的方法，特別是涉及一種比較器電路及使用比較器比較輸入信號(hào)的方法。其具有低功耗及可靠輸出的加速型復(fù)級(jí)比較器，且具有同時(shí)提供可靠輸出、消除偏移電壓、低功率消耗的特征。
背景技術(shù)：
傳統(tǒng)的信號(hào)處理工作通常采用數(shù)字電路完成。然而，很多應(yīng)用軟件需要生成并處理模擬信號(hào)。當(dāng)需要處理混合信號(hào)時(shí)，常用的做法是將模擬信號(hào)轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字信號(hào)，然后由微處理器完成處理過程等等。在實(shí)際應(yīng)用過程中，對(duì)于很多微處理器芯片來說，在芯片上安裝模擬-數(shù)字(A/D)轉(zhuǎn)換器從商業(yè)角度來說是可行的。處理信號(hào)時(shí)，特定模擬信號(hào)可能需要采用類型不同的轉(zhuǎn)換電路和技術(shù)。例如多種不同電路可生成相對(duì)于地面的單個(gè)導(dǎo)體上的模擬信號(hào)，這種信號(hào)稱作“單端接地(signal-ended)”信號(hào)，其含義是該信號(hào)的大小是相對(duì)于一個(gè)已知參照電壓(如接地)測(cè)量而得。
其它電路可在一對(duì)導(dǎo)體上生成微分模擬信號(hào)。此時(shí)其中一個(gè)導(dǎo)體上的模擬信號(hào)是相對(duì)于另一導(dǎo)體測(cè)量而得，而非相對(duì)于接地電路。變壓器、微分輸出放大器及很多其它電路都能生成該類信號(hào)，在該種情況下，除希望使用單端接地模擬-數(shù)字裝置外，同樣也希望使用微分裝置。
一般而言，模擬/數(shù)字裝置的運(yùn)行通常是根據(jù)比較器的使用。比較器是一種電路，該電路用于比較兩輸入信號(hào)，并生成一輸出信號(hào)，該輸出信號(hào)表明兩個(gè)輸入信號(hào)的比較結(jié)果(如最大值)。比較器通常用于模擬/數(shù)字轉(zhuǎn)換，即它們將模擬輸入轉(zhuǎn)換為數(shù)字輸入。因以前現(xiàn)有技術(shù)所包含的比較器是模擬/數(shù)字轉(zhuǎn)換器的一個(gè)元件，故本發(fā)明說明書描述比較器的典型功能時(shí)，便將比較器作為模擬數(shù)字轉(zhuǎn)換器的一個(gè)基本元件來說明。
在高精度應(yīng)用的條件下，全微分結(jié)構(gòu)經(jīng)常用于比較器級(jí)，以便抵消諸如數(shù)字時(shí)脈串音(cross talk)干擾、時(shí)脈饋通(clock feed-through)、電源/接地彈跳(ground bounce)和1/f噪聲之類環(huán)境常見模式噪聲。請(qǐng)參閱圖1A所示，是現(xiàn)有傳統(tǒng)的比較器電路100，該電路包括四個(gè)全微分再生子比較器(fully differential regenerative sub-comparator)105、106、107和108，從而可充分發(fā)揮該類全微分電路優(yōu)勢(shì)。除了這些子比較器外，緊接著還有兩組單端接地反相(inverting)子比較器162、164、166和168，它們可進(jìn)一步增強(qiáng)比較器電路100的信號(hào)增益。在所有的這些子比較器級(jí)后，還有兩組通用數(shù)字反相器174、175、176和173及鎖存器180，它們用于提供單數(shù)位輸出。這類復(fù)級(jí)比較器同時(shí)具有全微分和單端接地(FS)結(jié)構(gòu)特征。
子比較器105、106、107和108在分離等級(jí)中串聯(lián)使用。子比較器105接收分別來自通過電路110和111的輸入電壓VinX-和VinX+，并提供輸出信號(hào)121和122。串聯(lián)在一起的子比較器105、106、107和108每一級(jí)的輸出信號(hào)就是輸入到該串聯(lián)電路下一子比較器的子比較器輸入信號(hào)。子比較器106接收子比較器105的輸出信號(hào)121和122，并輸出兩個(gè)信號(hào)123和124，子比較器107接收子比較器106的輸出信號(hào)123和124并輸出兩個(gè)信號(hào)125和126，子比較器108接收子比較器107的輸出信號(hào)125和126并輸出兩個(gè)輸出信號(hào)OUT+和OUT-。
來自串聯(lián)電路中最后一個(gè)子比較器108的輸出信號(hào)OUT+和OUT-分別提供到單端接地反相子比較器162和166，反相后的信號(hào)提供到可進(jìn)一步增大信號(hào)增益的單端接地反相子比較器164和168。來自反相子比較器164和168的信號(hào)提供到通用數(shù)字反相器174、176、175和173。來自數(shù)字反相器175的信號(hào)將設(shè)置(set)或重設(shè)(reset)鎖存器180狀態(tài)，此時(shí)可確定通常由芯片外部源輸入的微分負(fù)電壓輸入信號(hào)(模擬輸入信號(hào))Vin-和通常由芯片外部輸入的微分正電壓輸入信號(hào)(模擬參照信號(hào))Vin+之間的比較結(jié)果。信號(hào)的這種比較過程通常分為兩個(gè)單獨(dú)步驟進(jìn)行(a)、取樣階段(sampling phase)，(b)、位元周期(即位周期)階段(bit cycling phase)。
請(qǐng)繼續(xù)參閱圖1A所示，電路110和111用于向比較器電路100提供分別作為采樣信號(hào)和參照信號(hào)的輸入信號(hào)VinX-和VinX+。電路110用于采樣Vin-和芯片內(nèi)通常生成的微分負(fù)電壓參照信號(hào)(模擬電壓參照)Vda-，且在不同時(shí)間間隔對(duì)信號(hào)Vin-和Vda-進(jìn)行采樣。電路111的運(yùn)行模式與電路110相同，只是該電路111采樣的是Vin+和通常在芯片內(nèi)產(chǎn)生的微分正電壓參照信號(hào)(模擬電壓參照)Vda+。采樣信號(hào)(如Vin-)和參照信號(hào)(如Vda-)的傳送序列符合圖1B波形PVin+和Pda+所示情況。當(dāng)輸入控制信號(hào)Pvin+處于高位狀態(tài)且Pda+處于低位狀態(tài)時(shí)，模擬信號(hào)Vin-(Vin+)提供到比較器電路100。當(dāng)開關(guān)R6閉合后經(jīng)過一段時(shí)間ΔT1，Pvin+變?yōu)榈臀粻顟B(tài)時(shí)以及當(dāng)Pvin+設(shè)置(set)為低位狀態(tài)后經(jīng)過一段時(shí)間ΔT3，Pda+變?yōu)楦呶粻顟B(tài)時(shí)，此時(shí)模擬電壓參照Vda-(Vda+)就應(yīng)用于比較器電路100。
在下文述及的模擬數(shù)字轉(zhuǎn)換過程的取樣階段，電路110提供Vin-作為VinX-信號(hào)。該電路110接受來自信號(hào)源(圖中未示)的輸入信號(hào)Vin-。當(dāng)Pvin+處于“高位”狀態(tài)時(shí)，應(yīng)用到電路110通過電路115的反相控制信號(hào)Pvin-將通過電路115上的PMOS晶體管設(shè)置為“接通狀態(tài)(on)”，應(yīng)用到通過電路115的信號(hào)Pvin+將通過電路115上的NMOS晶體管設(shè)置為“接通狀態(tài)”。因此，當(dāng)Pvin+處于“高位”狀態(tài)且Pda+處于“低位”狀態(tài)時(shí)，上述兩個(gè)晶體管PMOS和NMOS全部處于“接通狀態(tài)”，且兩晶體管均滿足等式VinX-＝Vin-。
值得注意的是當(dāng)信號(hào)Pda+處于“低位”狀態(tài)，Pda+和Pda-應(yīng)用于通過電路116時(shí)，通過電路116的兩晶體管PMOS和NMOS均處于“斷開狀態(tài)(off)”，這樣就沒有信號(hào)Vda-發(fā)送到電路110的輸出端。尤其是，在該段時(shí)間，電路110通過電路116所用控制信號(hào)Pda-將PMOS晶體管設(shè)置為“斷開狀態(tài)”，通過電路116的NMOS晶體管所用信號(hào)Pda+將通過電路116的該晶體管設(shè)置為“斷開狀態(tài)”。因此，在取樣階段，為達(dá)到取樣目的，Vin-為應(yīng)用到比較器電路100的電路110的輸出信號(hào)。同樣，在該取樣階段，電路111將Vin+輸出到比較器電路100。應(yīng)注意到，Pvin+和Pda+實(shí)質(zhì)上是不重疊信號(hào)，且在任何時(shí)間，Vin-或Vda-均可作為電路110的輸出結(jié)果進(jìn)行傳送。它所具有的進(jìn)一步優(yōu)點(diǎn)就是通過電路115的PMOS晶體管或NMOS晶體管均可將Vin-作為電路110的輸出結(jié)果進(jìn)行提供，PMOS晶體管或NMOS晶體管這種功能重復(fù)使用的原因是確保電路110輸出結(jié)果的信號(hào)品質(zhì)。例如在電路110中，單獨(dú)使用通過電路115的PMOS晶體管或NMOS晶體管可能足以將輸入信號(hào)VinX-傳送到比較器電路100。然而，重復(fù)使用并同時(shí)提供PMOS晶體管和NMOS晶體管的原因是可消除弱信號(hào)出現(xiàn)的可能性，因?yàn)橐粋€(gè)晶體管可能在傳送高位狀態(tài)時(shí)處于弱狀態(tài)，而另一晶體管可能在傳送低位狀態(tài)時(shí)處于弱狀態(tài)。該基本原理同樣適用于通過電路116、117、118。請(qǐng)繼續(xù)參閱圖1B中的計(jì)時(shí)圖，在取樣階段完成之后緊接著是控制信號(hào)Pvin+，這樣在最后一個(gè)輸入信號(hào)采樣之后且在Pda+變?yōu)楦呶粻顟B(tài)之前，會(huì)出現(xiàn)一段時(shí)間延遲ΔT2。在所述實(shí)施形式中，采用時(shí)間延遲ΔT3作為避免比較器電路100輸出結(jié)果信號(hào)干涉(interference)的實(shí)施例。
當(dāng)控制信號(hào)Pvin+處于“低位”狀態(tài)，電路111通過電路117所用的已反相Pvin-信號(hào)將通過電路117的PMOS晶體管設(shè)置為“斷開狀態(tài)”，通過電路117所用的Pvin+將NMOS晶體管設(shè)置為“斷開狀態(tài)”。在這段時(shí)間，當(dāng)Pvin+處于低位狀態(tài)且Pda+處于高位狀態(tài)時(shí)，通過電路118的PMOS晶體管和NMOS晶體管均處于“接通狀態(tài)”且其中的任一晶體管均提供含有模擬電壓參照、并作為電路111輸出結(jié)果的信號(hào)Vda+。因此，在位元周期比較階段，Vda+作為提供到比較器電路100用作比較目的的電路111的輸出信號(hào)。與此類似的是，電路110在位元周期階段時(shí)，會(huì)向比較器電路100輸出信號(hào)Vda-。
如前所述，模擬/數(shù)字轉(zhuǎn)換器轉(zhuǎn)換過程發(fā)生在以下兩個(gè)不同階段取樣階段和位元周期階段。在取樣階段，模擬信號(hào)Vin-和Vin+應(yīng)用于電路110和111，在位元周期階段提供模擬電壓參照信號(hào)Vda-和Vda+。
一旦取樣信號(hào)出現(xiàn)在比較器電路100的輸入端，且處在取樣初始階段之前，所有自動(dòng)歸零控制信號(hào)(即R1、R2、R3、R4、R5和R6)會(huì)設(shè)置(set)為高位狀態(tài)，目的是借助于熟知的Vcm將它們的開關(guān)關(guān)閉，使得對(duì)應(yīng)的子比較器保持在自動(dòng)歸零狀態(tài)(auto-zeroing state)。取樣階段開始時(shí)，開關(guān)會(huì)順序打開，剩余電荷會(huì)存儲(chǔ)到所有子比較器的輸入節(jié)點(diǎn)。當(dāng)取樣階段完成時(shí)，R6變?yōu)榈臀粻顟B(tài)，對(duì)應(yīng)的開關(guān)打開，當(dāng)經(jīng)過一段時(shí)間延遲ΔT1后，Pvin+就會(huì)變?yōu)榈臀粻顟B(tài)。在取樣階段結(jié)束時(shí)，存儲(chǔ)在VinT-和VinT+節(jié)點(diǎn)的電荷正比于信號(hào)Vin-和Vin+，同時(shí)還正比于復(fù)級(jí)比較器的輸入偏移電壓(offset voltage)。若忽略因復(fù)級(jí)比較器不同轉(zhuǎn)換器內(nèi)電勢(shì)(potential)不同導(dǎo)致的該偏移電壓，則正電壓節(jié)點(diǎn)處的存儲(chǔ)電荷表示為Q+＝(Vcm-Vin+)*C，負(fù)電壓節(jié)點(diǎn)處的存儲(chǔ)電荷可表示為Q-＝(Vcm-Vin-)*C。
模擬輸入信號(hào)取樣結(jié)束后，就進(jìn)入到位元周期階段，此時(shí)會(huì)基于終端Vda+和Vda-上的不同離散直流電水平(即模擬電壓參照)，產(chǎn)生多個(gè)位比較輸出結(jié)果。位取樣操作將所取樣信號(hào)與模擬電壓參照信號(hào)進(jìn)行比較。請(qǐng)參閱圖1B，在位元周期階段，控制信號(hào)Pda處于高位狀態(tài)，Pvin處于低位狀態(tài)。這樣通過電路116就設(shè)置為接通狀態(tài)，而通過電路115設(shè)置為斷開狀態(tài)?？刂菩盘?hào)Pda+是處于高位還是低位與所用時(shí)間樣本相對(duì)應(yīng)，也與將邏輯信號(hào)表述為數(shù)字語(yǔ)言的二進(jìn)制檢索算法相對(duì)應(yīng)，有關(guān)該算法的詳細(xì)內(nèi)容請(qǐng)參閱Smith and Sedra第三版(738頁(yè)-746頁(yè))。在位元周期階段，信號(hào)Vda+和Vda-表現(xiàn)為階梯形離散波形，且對(duì)于Vda+和Vda-每一階梯電壓水平，在終端VinT+和VinT-上都存在著一對(duì)應(yīng)的的已確定電壓水平，該電壓水平可通過公式VinT+＝(Q+)/C+Vda+進(jìn)行粗略估算，式中Q+已在上文述及?；趦晒?jié)點(diǎn)VinT+和VinT-上的這些臨時(shí)的確定值，經(jīng)過一段時(shí)間延遲后，對(duì)應(yīng)的比較結(jié)果就會(huì)在終端cmpOut生成。此處所述時(shí)間延遲為諸如串聯(lián)子比較器數(shù)量之類參數(shù)的函數(shù)。又比如，在終端Vda+上離散階梯值的數(shù)目對(duì)應(yīng)于終端cmpOut上比較輸出/位的數(shù)目。
請(qǐng)參閱圖2所示，是采用以前現(xiàn)有技術(shù)時(shí)比較器電路100所用的全微分子比較器200。圖2所示的微分子比較器200為一對(duì)稱裝置，可同時(shí)接收信號(hào)IN-和IN+。當(dāng)輸入信號(hào)IN+處于低位狀態(tài)時(shí)，PMOS晶體管201設(shè)置為“接通狀態(tài)”而PMOS晶體管203設(shè)置為“斷開狀態(tài)”。運(yùn)行在飽和狀態(tài)模式下的流經(jīng)PMOS晶體管202的電流會(huì)出現(xiàn)在節(jié)點(diǎn)B處，同時(shí)提供某一個(gè)電壓Vb。若考慮到推挽式晶體管(push-pull transistor)205-206，就可明顯鑒別PMOS晶體管205確實(shí)是運(yùn)行在飽和狀態(tài)，此時(shí)若Vb處于高位狀態(tài)，則OUT+接地。推挽式晶體管207和208情況與此相類似，當(dāng)IN+處于高位狀態(tài)時(shí)，PMOS晶體管203設(shè)置為“接通狀態(tài)”，在節(jié)點(diǎn)A處形成Va，OUT-接地。
在實(shí)際電路中，節(jié)點(diǎn)A和節(jié)點(diǎn)B上的電壓可能不同，這樣的話，需要在下一取樣階段之前消除它們之間的偏移電壓(offset voltage)。節(jié)點(diǎn)A和節(jié)點(diǎn)B上的信號(hào)還會(huì)具有與這些節(jié)點(diǎn)相關(guān)的某些環(huán)境噪聲。子比較器200可減輕或完全取消(cancel)該噪聲并在其輸出端提供電壓增益。放大的微分電壓輸出和噪聲減小可表述如下若假定單端接地節(jié)點(diǎn)A用于包括205和206(或207和208)的增益級(jí)，則子比較器的微分輸出＝[A(Vin++噪聲)-A(Vin-+噪聲)]，此時(shí)可抵消噪聲且獲得一個(gè)放大微分電壓輸出值A(chǔ)(2Vin)。
本發(fā)明另一優(yōu)點(diǎn)是取樣和保持過程(hold process)運(yùn)行時(shí)，在串聯(lián)的子比較器的每一級(jí)，與該級(jí)子比較器相關(guān)的輸出信號(hào)均可相對(duì)于該級(jí)輸入信號(hào)獲得一增益，并可具有一降低的噪聲水平(level)。在串聯(lián)的子比較器的每一級(jí)重復(fù)此種電壓增益和噪聲降低，并對(duì)各情況與電壓增益及噪聲的減小作取舍分析。請(qǐng)參閱圖3所示，表示由輸入信號(hào)301控制的現(xiàn)有傳統(tǒng)的反相子比較器。當(dāng)輸入信號(hào)301處于低位狀態(tài)，PMOS晶體管320處于“接通狀態(tài)”，NMOS晶體管310處于“斷開狀態(tài)”時(shí)，輸出結(jié)果則為VDD。然而當(dāng)該輸入信號(hào)處于高位狀態(tài)，NMOS晶體管310處于“接通狀態(tài)”，PMOS晶體管320處于“斷開狀態(tài)”時(shí)，輸出結(jié)果為VSS。即使足夠高或足夠低的輸入信號(hào)出現(xiàn)在反相器(圖3)輸入節(jié)點(diǎn)，也不太可能出現(xiàn)與電能消耗有關(guān)的問題。另外，其它任何灰色地帶(gray zone)信號(hào)均可同時(shí)將晶體管PMOS 320和NMOS 310設(shè)置為“接通狀態(tài)”，因而會(huì)導(dǎo)致VDD和VSS之間出現(xiàn)電流泄漏。不幸的是，在比較過程中通常會(huì)不可避免地出現(xiàn)這種類型的灰色地帶信號(hào)。
更進(jìn)一步的問題是，由于在很多含模擬/數(shù)字功能的用戶產(chǎn)品中，在不同階段之間會(huì)出現(xiàn)時(shí)間延遲，在時(shí)間延遲階段也同樣消耗等量電能，因此有必要縮短這種時(shí)間延遲所需時(shí)間和/或降低該時(shí)間延遲過程中電能的消耗。另一個(gè)需求是，對(duì)于該類轉(zhuǎn)換電路，還需要傳送可靠的輸出結(jié)果。例如傳統(tǒng)裝置不太可能采用把正常數(shù)字反相器因制程變換所導(dǎo)致的的不穩(wěn)定輸入過渡區(qū)納入考量的機(jī)構(gòu)。
由此可見，上述現(xiàn)有的比較器電路仍存在有諸多的缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決比較器電路存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的比較器電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)出一種新型的比較器電路，為具有低功耗及可靠輸出的加速型復(fù)級(jí)比較器，能夠改進(jìn)現(xiàn)有的比較器電路，使其更加具有實(shí)用性。經(jīng)過不斷的研究設(shè)計(jì)并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的比較器電路存在的缺陷，而提供一種新的比較器電路及使用比較器比較輸入信號(hào)的方法，使其能縮短時(shí)間延遲所需時(shí)間和/或降低該時(shí)間延遲過程中電能的消耗，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的另一目的在于，提供一種比較器電路，使其可傳送可靠的輸出結(jié)果，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的再一目的在于，提供一種使用比較器比較輸入信號(hào)的方法，使其可提高速度、節(jié)約電能、降低環(huán)境噪聲，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種比較器電路，應(yīng)用于比較一第一和一第二輸入信號(hào)，該比較器電路包括復(fù)數(shù)個(gè)串聯(lián)的全微分子比較器；連接到該些全微分子比較器的復(fù)數(shù)個(gè)反相器子比較器；連接到該些反相器子比較器的復(fù)數(shù)個(gè)反相器；以及連接到該些全微分子比較器和該些反相器子比較器中的至少一個(gè)子比較器的復(fù)數(shù)個(gè)電能降低控制信號(hào)線路。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括連接到該些反相器子比較器的一鎖存器型微分子比較器；以及該些反相器是通過該鎖存器型微分子比較器連接到該些反相器子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
前述的比較器電路，其中所述的電能降低控制信號(hào)線路連接到該些全微分子比較器和該些反相器子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括一電能降低控制信號(hào)源；以及一均衡控制信號(hào)源。
前述的比較器電路，其中所述的比較器電路包括4個(gè)串聯(lián)在一起的全微分子比較器。
前述的比較器電路，其中所述的全微分子比較器為非再生型子比較器。
前述的比較器電路，其中所述的比較器電路包括2個(gè)反相器子比較器。
前述的比較器電路，其中所述的比較器電路至少一該均衡控制信號(hào)線路運(yùn)行，以取消在至少一該全微分子比較器上的偏移電壓。
前述的比較器電路，其中所述的比較器電路在位元周期階段之前，一電能降低控制信號(hào)透過至少一該電能降低控制信號(hào)線路，更改至少一該全微分子比較器的狀態(tài)。
前述的比較器電路，其中所述的電能降低控制信號(hào)是透過至少一該電能降低控制信號(hào)線路消除至少一該反相器子比較器內(nèi)的電流泄漏。
前述的比較器電路，其中所述的比較器電路至少一該均衡控制信號(hào)線路運(yùn)行以控制該比較器電路內(nèi)的一加載電路。
前述的比較器電路，其中所述的比較器電路包括復(fù)數(shù)個(gè)串聯(lián)的全微分子比較器；復(fù)數(shù)個(gè)反相器子比較器，連接到該些全微分子比較器；以及一鎖存器型全微分子比較器，連接到該些反相器子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)反相器，連接到該鎖存器型微分子比較器；以及一鎖存器，連接到該些反相器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)電能降低控制信號(hào)線路，連接到該些微分子比較器和該些反相器子比較器中至少一個(gè)子比較器。
前述的比較器電路，其中所述的電能降低控制信號(hào)線路連接到該些全微分子比較器和該些反相器子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
前述的比較器電路，其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器；以及一電能降低控制信號(hào)源和一均衡控制信號(hào)源。
本發(fā)明公開的一種使用比較器比較輸入信號(hào)的方法，是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的比較器比較輸入信號(hào)的方法，包括以下步驟取樣輸入信號(hào)，并保持被取樣的該輸入信號(hào)，用以比較該輸入信號(hào)與一電壓參照信號(hào)；利用一均衡控制信號(hào)以均衡該比較器內(nèi)的一偏移電壓；利用一電能降低控制信號(hào)，在信號(hào)取樣階段和比較階段之間的一段時(shí)間減小或消除供給到該比較器之至少一元件的電能；以及提供一個(gè)鎖存器，以在該鎖存器被觸發(fā)時(shí)維持一輸出電壓。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的均衡控制信號(hào)在取樣階段時(shí)，處于高位狀態(tài)。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的均衡控制信號(hào)在比較階段的至少部分時(shí)間中，變更到低位狀態(tài)。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的使用比較器比較輸入信號(hào)的方法進(jìn)一步包括一賦能控制信號(hào)，應(yīng)用于該鎖存器，在觸發(fā)該鎖存器之后延遲一段預(yù)定時(shí)間之后，該賦能控制信號(hào)移向高位狀態(tài)以賦能該鎖存器，并在促使該鎖存器電能降低的該賦能控制信號(hào)的反轉(zhuǎn)換之后延遲一段預(yù)定時(shí)間之后，反轉(zhuǎn)換成低位狀態(tài)。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的電能降低控制信號(hào)移向一預(yù)定狀態(tài)以關(guān)閉該比較器的至少一部分的運(yùn)行，以節(jié)約電能。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的鎖存器包括一下降沿觸發(fā)鎖存器，在取樣階段時(shí)維持于高位狀態(tài)。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的使用比較器比較輸入信號(hào)的方法進(jìn)一步包括一賦能控制信號(hào)，應(yīng)用于該鎖存器，在取樣階段時(shí)，該賦能控制信號(hào)是處于低位狀態(tài)，以使該鎖存器維持于一電能降低模式；在該鎖存器的觸發(fā)之前，該賦能控制信號(hào)是移向高位狀態(tài)以賦能該鎖存器，且在該鎖存器的觸發(fā)之后，經(jīng)過一段預(yù)定延遲時(shí)間，該賦能控制信號(hào)又移回到低位狀態(tài)，再降低該鎖存器的電能。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的電能降低控制信號(hào)在取樣階段和位元周期階段之間關(guān)閉該比較器的至少一部分。
前述的使用比較器比較輸入信號(hào)的方法，其中所述的電能降低控制信號(hào)是用于減輕或消除該比較器內(nèi)的泄漏電流。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下為滿足上述需求，本發(fā)明采用了全微分、單端接地反相器和鎖存器微分結(jié)構(gòu)(FSL)。該結(jié)構(gòu)包括用于完成模擬數(shù)字轉(zhuǎn)換的復(fù)級(jí)比較器，該復(fù)級(jí)比較器包括連續(xù)串聯(lián)的多個(gè)全微分子比較器，多個(gè)反相器子比較器，一個(gè)鎖存器型微分子比較器，多個(gè)反相器和一個(gè)鎖存器。這樣，在進(jìn)行模擬數(shù)字轉(zhuǎn)換時(shí)，復(fù)級(jí)比較器的速度會(huì)提高，而電能消耗會(huì)降低，且可靠性將獲得改善。與本發(fā)明復(fù)級(jí)比較器結(jié)合使用均衡控制信號(hào)(equalizing controlsignal)和電能降低信號(hào)(power down signal)可達(dá)到進(jìn)一步提高速度、節(jié)約電能、降低環(huán)境噪聲的效果。
根據(jù)本發(fā)明另一特征，本發(fā)明提供一種使用比較器，應(yīng)用于比較輸入信號(hào)的方法，該方法包括對(duì)輸入信號(hào)進(jìn)行取樣和保存兩個(gè)過程以比較該取樣輸入信號(hào)與電壓參照信號(hào)。均衡控制信號(hào)用于均衡比較器內(nèi)偏移電壓，電能降低控制信號(hào)用于在取樣階段和比較階段之間的一段時(shí)間，降低或切斷比較器的至少一個(gè)元件的電源。該方法還包括提供一個(gè)下降沿鎖存器，以便在該下降沿鎖存器的下降沿上保持一個(gè)輸出電壓。該鎖存器還可從裝置的不穩(wěn)定輸入?yún)^(qū)減輕或消除該比較器的子比較器輸出電壓水平。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種比較器電路及使用比較器比較輸入信號(hào)的方法，是一種模擬數(shù)字轉(zhuǎn)換電路內(nèi)所用子比較器的結(jié)構(gòu)。多個(gè)子比較器是用于接收均衡和電能降低控制信號(hào)。根據(jù)本發(fā)明實(shí)施形式，在模擬數(shù)字轉(zhuǎn)換電路內(nèi)可串聯(lián)多個(gè)子比較器。均衡信號(hào)和電能降低控制信號(hào)應(yīng)用于至少部分子比較器，以賦能子比較器而減輕或消除與取樣信號(hào)有關(guān)的偏移電壓和環(huán)境噪聲的該類子比較器。另外，根據(jù)本發(fā)明，該模擬數(shù)字轉(zhuǎn)換電路包括一個(gè)鎖存器型微分子比較器，該鎖存器型微分子比較器可從數(shù)字轉(zhuǎn)換器的不穩(wěn)定輸入?yún)^(qū)減輕或消除該子比較器輸出電平。
借由上述技術(shù)方案，本發(fā)明至少具有以下優(yōu)點(diǎn)在提供可靠電壓的同時(shí)可抵消環(huán)境噪聲，消除模擬數(shù)字轉(zhuǎn)換器內(nèi)的輸入直流偏移電壓，降低電能消耗。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的比較器電路及使用比較器比較輸入信號(hào)的方法，克服了現(xiàn)有的比較器電路存在的缺陷，提供了一種新的比較器電路及使用比較器比較輸入信號(hào)的方法，縮短了時(shí)間延遲所需時(shí)間和/或降低該時(shí)間延遲過程中電能的消耗；同時(shí)，本發(fā)明提高了速度、節(jié)約了電能、降低了環(huán)境噪聲，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。本發(fā)明具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的比較器電路及使用比較器比較輸入信號(hào)的方法具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
本說明書所述任何特征或特征組合均包括在本發(fā)明范圍之內(nèi)，除非該特征組合從上下文角度、說明書角度及熟悉本領(lǐng)域技術(shù)人員知識(shí)角度來說是相互矛盾的。為對(duì)本發(fā)明進(jìn)行總結(jié)，此處述及了本發(fā)明的某些特征、優(yōu)點(diǎn)和創(chuàng)新點(diǎn)。當(dāng)然，應(yīng)該理解為并非所有這些特征、優(yōu)點(diǎn)和創(chuàng)新點(diǎn)均體現(xiàn)在本發(fā)明的任何一種實(shí)施形式中。在參閱本發(fā)明以下的詳細(xì)描述和申請(qǐng)專利范圍后，可了解到本發(fā)明的其它優(yōu)點(diǎn)和特征。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。


圖1A是采用以前現(xiàn)有技術(shù)消除輸入偏移電壓的比較器電路示意圖。
圖1B是圖1A中比較器電路時(shí)間控制示意圖。
圖2是現(xiàn)有傳統(tǒng)的全微分子比較器示意圖。
圖3是現(xiàn)有傳統(tǒng)的單端接地反相子比較器示意圖。
圖4A是根據(jù)本發(fā)明實(shí)施形式性能改善后的比較器電路示意圖。
圖4B是根據(jù)本發(fā)明實(shí)施形式圖4A中比較器電路運(yùn)行控制波形示意圖。
圖5是根據(jù)本發(fā)明實(shí)施形式，具有節(jié)約能耗和均衡控制功能的全微分子比較器示意圖。
圖6是根據(jù)本發(fā)明實(shí)施形式，具有電能降低控制功能的單端接地反相子比較器示意圖。
圖7是具有賦能(enable)控制信號(hào)的鎖存器型微分子比較器示意圖。
100比較器電路400復(fù)級(jí)比較器105、106子比較器 107、108子比較器，200、405子比較器 406、407子比較器408、500子比較器 110、111電路115、116、117、118電路 410、411電路121、122、123、124輸出信號(hào) 125、126、21、422輸出信號(hào)423、424、425、426輸出信號(hào) 463、467、469、471輸出信號(hào)162、164反相器子比較器 166、168反相器子比較器462、464反相器子比較器 466、468、600反相器子比較器173，174通用數(shù)字反相器 175，176通用數(shù)字反相器180、480鎖存器 201、202、203晶體管205、206晶體管 310、320、610晶體管472鎖存器型微分子比較器(ltchBuff)700鎖存器型微分子比較器474、476反相器 510均衡結(jié)構(gòu)(裝置)520、530、A、B節(jié)點(diǎn) VinT-、VinT+節(jié)點(diǎn)600電能降低結(jié)構(gòu) EN賦能(enable)控制信號(hào)EQU、EQU+、EQU-均衡控制信號(hào) PD電能降低控制信號(hào)IN-、IN+、301輸入信號(hào)LTCH鎖存器信號(hào)OUT+、OUT-輸出信號(hào) PVin+、Pvin-控制信號(hào)Pda+、Pda-控制信號(hào) Vcm共同電壓Vda+、Vda-電壓參照信號(hào) Vin-電壓輸入信號(hào)(模擬信號(hào))Vin+電壓輸入信號(hào)(模擬信號(hào)) VinX-、VinX+輸入信號(hào)(電壓)R1、R2、R3、R4、R5、R6開關(guān) ΔT1、ΔT2、ΔT3時(shí)間延遲具體實(shí)施方式
以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的比較器電路及使用比較器比較輸入信號(hào)的方法其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
下面參照附圖，對(duì)本發(fā)明幾個(gè)較佳實(shí)施形式進(jìn)行說明，附圖中均標(biāo)注有詳細(xì)參考標(biāo)號(hào)。參考標(biāo)號(hào)的使用原則是，只要有可能，附圖和說明書中相同或相似的參考標(biāo)號(hào)用于表示相同或相似部件。值得注意的是，附圖是采用簡(jiǎn)化形式繪制，因此沒有精確刻度。在本專利說明書中，僅為描述方便和表達(dá)清楚的目的，參照附圖使用了諸如頂部、底部、左邊、右邊、向上、向下、上邊、上部、下部、下邊、后面和前面之類的方向性術(shù)語(yǔ)。這些方向性術(shù)語(yǔ)不應(yīng)理解為用于限制本發(fā)明范圍的術(shù)語(yǔ)。
盡管本發(fā)明說明書包括某幾個(gè)實(shí)施形式，應(yīng)理解為這些實(shí)施形式僅是對(duì)本發(fā)明進(jìn)行示例性說明，而不應(yīng)理解為對(duì)本發(fā)明的限制。以下的詳細(xì)描述雖然僅針對(duì)實(shí)例式性實(shí)施例加以討論，只要是落入申請(qǐng)專利范圍所定義的本發(fā)明技術(shù)實(shí)質(zhì)及技術(shù)方案范疇內(nèi)，仍應(yīng)理解為包含此些實(shí)施例的所有修改、替換或是等效的運(yùn)用。本發(fā)明可與本技術(shù)領(lǐng)域通常使用的各種集成電路共同使用，僅僅是為了理解本發(fā)明的目的，此處提供了經(jīng)常使用的幾個(gè)步驟?？傮w來說，本發(fā)明在電路領(lǐng)域具有實(shí)用性。然而，僅為說明本發(fā)明，以下描述內(nèi)容僅關(guān)于一種改進(jìn)的全微分、單端接地反相器和鎖存器微分結(jié)構(gòu)內(nèi)信號(hào)比較的設(shè)備和方法。
請(qǐng)參閱圖4A所示，該圖提供了本發(fā)明一種實(shí)施形式的結(jié)構(gòu)示意圖，與圖1A中全微分、單端接地結(jié)構(gòu)(FS)不同，該示意圖包括全微分、單端接地反相器和鎖存器微分(FSL)結(jié)構(gòu)。更加詳細(xì)的情況是，圖4A中的該全微分、單端接地反相器和鎖存器微分結(jié)構(gòu)包括復(fù)級(jí)比較器400，為了改善其性能，復(fù)級(jí)比較器400包括全微分子比較器、單端接地反相器和閂鎖微分結(jié)構(gòu)。性能改善至少包括速度性能改善(如用于諸如405-408的均衡裝置(equalization device))、電能消耗改善(如用于諸如405-408，462，464，466，468和472的電能降低結(jié)構(gòu))和可靠性性能改善(如設(shè)計(jì)用于附加(extra)微分增益，尤其是用于減輕正常數(shù)字反相器不穩(wěn)定輸入過渡區(qū)的472)。如本實(shí)施形式所述，該復(fù)級(jí)比較器400包括多個(gè)連續(xù)串聯(lián)的全微分子比較器405、406、407和408，多個(gè)反相器子比較器462、464、466和468，一個(gè)鎖存器型微分子比較器(ltchBuff)472，多個(gè)反相器474和476和一個(gè)鎖存器480。在所述的實(shí)施形式中，用于復(fù)級(jí)比較器400的微分子比較器405、406、407和408類似于圖1A的微分子比較器105、106、107和108。然而，用于上述實(shí)施形式的每個(gè)再生微分子比較器可進(jìn)一步包括一個(gè)諸如圖5所示510之類的均衡結(jié)構(gòu)，諸如圖6所示電能降低結(jié)構(gòu)600之類的電能降低結(jié)構(gòu)。根據(jù)本發(fā)明的其它特征，該電能降低結(jié)構(gòu)600還可與反相器子比較器462、464、466和468共同使用。在修改后的實(shí)施形式中，根據(jù)本發(fā)明其它特征，微分子比較器還可包括非再生全微分子比較器。
復(fù)級(jí)比較器400串聯(lián)子比較器中第一個(gè)子比較器接收作為取樣信號(hào)的輸入信號(hào)VinT-和作為參照信號(hào)的另一輸入信號(hào)VinT+。類似于前述結(jié)合圖1A所述的相關(guān)內(nèi)容，VinT+＝(Q+)/C+Vda+＝Vcm-(Vin+-Vda+)，式中Q+＝(Vcm-Vin+)*C，另外VinT-＝Vcm-(Vin--Vda-)。如此兩輸入信號(hào)之間的偏差就是ΔV＝VinT+-VinT-＝-[(Vin+-Vin-)-(Vda+-Vda-)]＝-(2Vin-2Vda)。當(dāng)該輸入偏差輸入到本發(fā)明的FSL比較器結(jié)構(gòu)時(shí)，在輸出端將獲得一個(gè)邏輯高位狀態(tài)或低位狀態(tài)信號(hào)(信號(hào)的極性取決于應(yīng)用情況)。該種情況優(yōu)點(diǎn)是在此實(shí)施形式中提供信號(hào)Vin+、Vin-、Vda+和Vda-的通過電路410和411類似于用于圖1A所述以前技術(shù)中使用的通過電路110和111。微分子比較器405也接收均衡控制信號(hào)EQU和電能降低控制信號(hào)PD。均衡控制信號(hào)EQU控制圖5所示典型微分子比較器500內(nèi)所示的均衡結(jié)構(gòu)510，電能降低控制信號(hào)PD控制圖6所示電能降低裝置610。微分子比較器405輸出兩個(gè)輸出信號(hào)421和422。
微分子比較器406用于接收來自微分子比較器405的輸出信號(hào)421和422，來自信號(hào)源的均衡控制信號(hào)EQU，來自另一信號(hào)源的電能降低控制信號(hào)PD。微分子比較器406輸出兩個(gè)輸出信號(hào)423和424，微分子比較器407接收來自微分子比較器406的輸出信號(hào)421和422，均衡控制信號(hào)EQU和電能降低控制信號(hào)PD作為自己的輸入信號(hào)，并輸出兩個(gè)輸出信號(hào)425和426。微分子比較器408接收來自微分子比較器407的輸出信號(hào)425和426，均衡和電能降低控制信號(hào)EQU和PD，并輸出OUT+和OUT-。
用于復(fù)級(jí)比較器400微分子比較器405、406、407和408的均衡控制信號(hào)EQU由一均衡控制信號(hào)源(圖中未示出)提供。均衡控制信號(hào)EQU+和EQU-控制的均衡結(jié)構(gòu)510(如圖5)添加到微分子比較器405、406、407和408，目的是縮短從微分子比較器405、406、407和408輸出節(jié)點(diǎn)的相對(duì)狀態(tài)(前一比較結(jié)果的殘留狀態(tài))到它們均衡/平衡狀態(tài)的恢復(fù)時(shí)間。
應(yīng)用到微分子比較器405、406、407和408和反相器子比較器462、464、466和468上的電能降低控制信號(hào)Pd是由電能降低控制信號(hào)源(圖中未示出)提供。由電能降低控制信號(hào)PD所控制的電能降低裝置是被設(shè)計(jì)來降低電能消耗。電能降低控制信號(hào)PD在每一序列比較操作前后能幫助降低電能消耗的方法是在比較處理過程中間確保微分子比較器405、406、407和408處于電能降低狀態(tài)。
反相器子比較器462、464、466和468屬于單端接地反相子比較器，串聯(lián)在微分子比較器405、406、407和408之后，在占用相當(dāng)小硅晶體空間的情況下提供附加(extra)信號(hào)增益。在所述實(shí)施形式中，反相器子比較器462、464、466和468類似以前技術(shù)中的反相器子比較器162、164、166、168。然而，根據(jù)本發(fā)明，每個(gè)反相器子比較器162、164、166、168均經(jīng)過改良，添加了諸如圖6所示電能降低結(jié)構(gòu)600之類電能降低裝置。電能降低控制信號(hào)PD控制反相器子比較器462、464、466和468的附加電能降低裝置。
反相器子比較器462、464串聯(lián)在一起，反相器子比較器462接收電能降低控制信號(hào)PD和微分子比較器408的輸出信號(hào)OUT+作為其輸入信號(hào)，并提供輸出信號(hào)463。反相器子比較器464接收反相器子比較器462的輸出信號(hào)463和電能降低控制信號(hào)PD，并提供ltchBuff 472使用的輸出信號(hào)469。與此類似，反相器子比較器466、468串聯(lián)在一起，反相器子比較器466接收電能降低控制信號(hào)PD和微分子比較器408的輸出信號(hào)OUT-作為其輸入信號(hào)，并提供輸出信號(hào)467。反相器子比較器468接收反相器子比較器466的輸出信號(hào)467和電能降低控制信號(hào)PD，并提供ltchBuff 472使用的輸出信號(hào)471。第一組反相器子比較器462、464和第二組反相器子比較器466、468相互并聯(lián)連接，且也與微分子比較器408并聯(lián)連接。
請(qǐng)參閱圖4B所示，是根據(jù)本發(fā)明的實(shí)施形式，圖4A所示是復(fù)級(jí)比較器400控制信號(hào)示意圖。最初，所有自動(dòng)歸零控制信號(hào)(即R1、R2、R3、R4、R5和R6)設(shè)置為“高位狀態(tài)”，所有開關(guān)均處于閉合狀態(tài)，并均具有一個(gè)共同電壓Vcm。電能降低控制信號(hào)PD設(shè)計(jì)原則為可讓微分子比較器405、406、407、408在比較操作運(yùn)行前后均處于電能降低狀態(tài)。完成輸入信號(hào)Vin取樣階段的方式類似于上述以前技術(shù)中所描述方法，區(qū)別在于圖5所示均衡結(jié)構(gòu)510。圖5所示均衡結(jié)構(gòu)510由均衡控制信號(hào)EQU控制，如同上述結(jié)合圖5所示情況，可縮短從微分子比較器405、406、407和408輸出節(jié)點(diǎn)的相對(duì)狀態(tài)(前一比較結(jié)果的殘留狀態(tài))到它們均衡/平衡狀態(tài)的恢復(fù)時(shí)間。
作為本發(fā)明具體實(shí)施形式，控制信號(hào)Pvin和控制信號(hào)Pda為非重疊信號(hào)。在取樣階段之前，控制信號(hào)Pvin就初始化設(shè)置為“高位狀態(tài)”，而控制信號(hào)Pda在取樣過程中設(shè)置為“低位狀態(tài)”。設(shè)置控制信號(hào)Pvin為“高位狀態(tài)”導(dǎo)致圖4B所示通過電路410和411在比較過程的取樣階段將要被取樣的模擬輸入信號(hào)發(fā)送到復(fù)級(jí)比較器400。在取樣階段結(jié)束后，緊接著是一段時(shí)間延遲ΔT1，然后控制信號(hào)Pvin設(shè)置為“低位狀態(tài)”，再經(jīng)過另一時(shí)間延遲ΔT3，控制信號(hào)Pda設(shè)置為“高位狀態(tài)”。熟悉該領(lǐng)域技術(shù)者均應(yīng)承認(rèn)，上述每一時(shí)間延遲對(duì)于諸如將復(fù)級(jí)比較器400從一級(jí)設(shè)置(set)及重設(shè)(reset)到另一級(jí)來說是必需的。
在比較過程的位元周期階段，控制信號(hào)Pda一直處于高位狀態(tài)，這樣通過電路410和411就可向微分子比較器405提供包括模擬電壓參照的信號(hào)Vda。在位元周期階段，Vda表現(xiàn)為如圖4B所示的階梯形離散波形(stairlike discrete waveform)。當(dāng)PD控制信號(hào)降低時(shí)，就產(chǎn)生模擬數(shù)字轉(zhuǎn)換(包括兩個(gè)階段)，此時(shí)所有微分子比較器和反相器子比較器均處于主動(dòng)(active)狀態(tài)，故消耗直流電(DC)電能。當(dāng)進(jìn)行位元周期和第一個(gè)取樣電壓比較時(shí)，賦能(enable)EN控制信號(hào)變?yōu)楦呶粻顟B(tài)，以賦能ltchBuff472放大操作。在鎖存器480由鎖存器信號(hào)LTCH觸發(fā)到下降沿之前，在ΔT2時(shí)間段內(nèi)，EN應(yīng)處于主動(dòng)-高位(active-high)狀態(tài)以便保證將適當(dāng)?shù)妮斎胄盘?hào)輸送到鎖存器480。當(dāng)EN變?yōu)榈臀粻顟B(tài)后，EQ信號(hào)將對(duì)圖5中節(jié)點(diǎn)A和B處的電壓Va和Vb進(jìn)行均衡操作。圖4B所示EN控制信號(hào)用于賦能ltchBuff472(圖4A和圖7中700)，這樣當(dāng)EN處于高位狀態(tài)時(shí)，ltchBuff 472就處于主動(dòng)狀態(tài)，且作為對(duì)輸入信號(hào)(IN-和IN+)的響應(yīng)，會(huì)生成一個(gè)放大的輸出信號(hào)對(duì)(OUT+和OUT-)。根據(jù)該實(shí)施形式，ltchBuff 472包括一個(gè)內(nèi)部電能降低結(jié)構(gòu)，且EN(圖4B和圖7)的反相是作為一電能降低信號(hào)運(yùn)行。
當(dāng)處于低位狀態(tài)時(shí)，EN去能(disable)(斷開)底部的兩個(gè)晶體管NMOS(如圖7所示)，這樣就切斷了VDD和VSS之間的電流路徑。同時(shí)，當(dāng)處于低位狀態(tài)時(shí)，EN將接通頂部的兩個(gè)晶體管PMOS(如圖7所示)，這樣就可設(shè)置VDD的兩個(gè)輸出節(jié)點(diǎn)(見圖7中OUT+和OUT-)以便使得兩反相器474和476(圖4A)出現(xiàn)邏輯高位狀態(tài)，從而不會(huì)導(dǎo)致產(chǎn)生泄漏電路通道(即信道)。
為減小電能消耗，當(dāng)在輸入端(IN+和IN-)沒有適當(dāng)?shù)妮斎胄盘?hào)對(duì)時(shí)，EN可設(shè)置為低位狀態(tài)。有關(guān)減小電能消耗的內(nèi)容已在圖4B中述及過，其中當(dāng)Pvin+＝low(低位狀態(tài))且Pda+＝high(高位狀態(tài))時(shí)，EN每個(gè)上升沿的出現(xiàn)時(shí)間設(shè)置為遲于模擬電壓參照信號(hào)Vda+上升沿的出現(xiàn)時(shí)間。設(shè)計(jì)EN脈沖寬度時(shí)要考慮到ltchBuff 472、反相器級(jí)476(圖4A)和鎖存器480(圖4A)總的響應(yīng)時(shí)間。因此，在LTCH-的下降沿，完好的輸出信號(hào)將確保出現(xiàn)在ltchBuff 472和反相器476處，且在鎖存器480的輸出端會(huì)閂鎖住一個(gè)明確的比較結(jié)果。
請(qǐng)參閱圖5所示，是全微分子比較器示意圖，此處所述實(shí)施形式類似于圖2的微分子比較器200，區(qū)別在于諸如添加了均衡結(jié)構(gòu)510之類的裝置。均衡裝置510由圖4B均衡控制信號(hào)EQU控制。另外，本發(fā)明還可根據(jù)圖4B中的計(jì)時(shí)情況將電能降低控制信號(hào)PD提供到諸如微分子比較器500之類的元件。
根據(jù)本發(fā)明實(shí)施形式，當(dāng)諸如復(fù)級(jí)比較器400處于位元周期階段時(shí)，均衡控制信號(hào)EQU和電能降低信號(hào)PD可用于微分子比較器405、406、407和408。均衡控制信號(hào)EQU適用于均衡結(jié)構(gòu)510，將導(dǎo)致節(jié)點(diǎn)520處產(chǎn)生電壓Va，在節(jié)點(diǎn)530處產(chǎn)生電壓Vb，經(jīng)均衡后，可加速下一比較階段的進(jìn)行。根據(jù)本發(fā)明實(shí)施形式，電能降低控制信號(hào)PD控制一加載電路。電能降低控制信號(hào)PD適用于微分子比較器405、406、407和408，反相器子比較器462、464、466和468，以便減少電能消耗。電能降低信號(hào)PD適用于微分子比較器405、406、407和408，以便在前面所述轉(zhuǎn)換序列前后將這些子比較器斷電。
請(qǐng)參閱圖6所示，是表示單端接地反相子比較器600示意圖，比如它可對(duì)應(yīng)于串聯(lián)微分子比較器405、406、407和408中最后一個(gè)微分子比較器408后面的連續(xù)串聯(lián)的反相器子比較器462和464中的某一個(gè)。在所述實(shí)施形式中，反相子比較器600基本與圖2所示反相子比較器200相同，區(qū)別在于反相子比較器600還進(jìn)一步含有一個(gè)由電能降低信號(hào)PD控制的電能降低裝置610。采用電能降低控制信號(hào)PD+降低裝置610的電能消耗可減輕或消除以前技術(shù)中圖2所示反相器子比較器200中存在的泄漏電流，所用方法是當(dāng)電能降低控制信號(hào)PD處于“高位狀態(tài)”時(shí)，將輸入端接地，從而可使得晶體管610處于“接通狀態(tài)”。根據(jù)本發(fā)明實(shí)施形式，在添加反相器子比較器增大增益的同時(shí)，添加電能降低裝置可減輕或消除電流泄漏。
請(qǐng)參閱圖7所示，表示的是帶有賦能控制信號(hào)且具有一種簡(jiǎn)單自身偏壓設(shè)計(jì)的鎖存器型微分子比較器700(比如對(duì)應(yīng)于圖4A的ltchBuff 472)示意圖。鎖存器型微分子比較器700作為ltchBuff 472添加到復(fù)級(jí)比較器400，以便消除不穩(wěn)定操作可能性，該不穩(wěn)定操作出現(xiàn)在高精度使用的情況下，比如當(dāng)輸入電壓處于數(shù)字式反相器結(jié)構(gòu)的不穩(wěn)定區(qū)時(shí)的小模擬輸入信號(hào)。
當(dāng)采用VLSI技術(shù)時(shí)，微分子比較器405、406、407和408及反相器子比較器462、464、466和468模塊物理放置時(shí)它們可相距很近，這樣可假定且實(shí)際上具有幾乎相同的公共模式電壓，而在輸出端則只放大和閂鎖微分信號(hào)。圖4A中l(wèi)tchBuff 472分別接收來自反相器子比較器464和468的輸出信號(hào)469和471，與以前技術(shù)所用結(jié)構(gòu)相比，可提供額外的增益和更可靠的輸出結(jié)果。因?yàn)榭紤]到LtchBuff 472賦能時(shí)間僅占圖4B所示整個(gè)有效轉(zhuǎn)換時(shí)間的很小部分，所以添加LtchBuff 472可視為一精明的設(shè)計(jì)方案。
根據(jù)上述內(nèi)容，對(duì)于熟悉該領(lǐng)域技術(shù)人員，很顯然，本發(fā)明提供了一種方法和電路，其特征在于，在提供可靠電壓的同時(shí)可抵消環(huán)境噪聲，消除模擬數(shù)字轉(zhuǎn)換器內(nèi)的輸入直流偏移電壓，降低電能消耗。上述幾個(gè)實(shí)施形式僅作為示例性提供，本發(fā)明并非局限于這些實(shí)施例。對(duì)于熟悉該領(lǐng)域技術(shù)者，基于前面所描述的內(nèi)容，在不相互矛盾的情況下，它們可對(duì)上述實(shí)施形式進(jìn)行變動(dòng)和更改。另外熟悉該領(lǐng)域技術(shù)者根據(jù)此處所述專利說明書內(nèi)容，可進(jìn)行其它的組合、刪節(jié)、替代和更改。因此，本專利并非局限于該專利說明書所述的幾種實(shí)施形式，而是以申請(qǐng)專利范圍所界定的內(nèi)容為準(zhǔn)。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種比較器電路，應(yīng)用于比較一第一和一第二輸入信號(hào)，其特征在于該比較器電路包括復(fù)數(shù)個(gè)串聯(lián)的全微分子比較器；復(fù)數(shù)個(gè)反相器子比較器，連接到該些全微分子比較器；復(fù)數(shù)個(gè)反相器，連接到該些反相器子比較器；以及復(fù)數(shù)個(gè)電能降低控制信號(hào)線路，連接到該些全微分子比較器和該些反相器子比較器中的至少一個(gè)子比較器。
2.根據(jù)權(quán)利要求1所述的比較器電路，其特征在于其中所述的比較器電路進(jìn)一步包括一鎖存器型微分子比較器，連接到該些反相器子比較器；以及該些反相器是透過該鎖存器型微分子比較器連接到該些反相器子比較器。
3.根據(jù)權(quán)利要求2所述的比較器電路，其特征在于其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
4.根據(jù)權(quán)利要求1所述的比較器電路，其特征在于其中所述的比較器電路進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
5.根據(jù)權(quán)利要求4所述的比較器電路，其特征在于其中所述的電能降低控制信號(hào)線路連接到該些全微分子比較器和該些反相器子比較器。
6.根據(jù)權(quán)利要求4所述的比較器電路，其特征在于其進(jìn)一步包括一電能降低控制信號(hào)源；以及一均衡控制信號(hào)源。
7.根據(jù)權(quán)利要求1所述的比較器電路，其特征在于其包括4個(gè)串聯(lián)在一起的全微分子比較器。
8.根據(jù)權(quán)利要求1所述的比較器電路，其特征在于其中所述的該些全微分子比較器為非再生型子比較器。
9.根據(jù)權(quán)利要求8所述的比較器電路，其特征在于其包括2個(gè)反相器子比較器。
10.根據(jù)權(quán)利要求4所述的比較器電路，其特征在于至少一該均衡控制信號(hào)線路運(yùn)行，以取消在至少一該全微分子比較器上的偏移電壓。
11.根據(jù)權(quán)利要求10所述的比較器電路，其特征在于在位元周期階段之前，一電能降低控制信號(hào)透過至少一該電能降低控制信號(hào)線路，更改至少一該全微分子比較器的狀態(tài)。
12.根據(jù)權(quán)利要求1所述的比較器電路，其特征在于其中所述的電能降低控制信號(hào)是透過至少一該電能降低控制信號(hào)線路消除至少一該反相器于比較器內(nèi)的電流泄漏。
13.根據(jù)權(quán)利要求4所述的比較器電路，其特征在于至少一該均衡控制信號(hào)線路運(yùn)行以控制該比較器電路內(nèi)的一加載電路。
14.一種比較器電路，應(yīng)用于比較一第一和一第二輸入信號(hào)，其特征在于該比較器電路包括復(fù)數(shù)個(gè)串聯(lián)的全微分子比較器；復(fù)數(shù)個(gè)反相器子比較器，連接到該些全微分子比較器；以及一鎖存器型全微分子比較器，連接到該些反相器子比較器。
15.根據(jù)權(quán)利要求14所述的比較器電路，其特征在于其進(jìn)一步包括復(fù)數(shù)個(gè)反相器，連接到該鎖存器型微分子比較器；以及一鎖存器，連接到該些反相器。
16.根據(jù)權(quán)利要求14所述的比較器電路，其特征在于其進(jìn)一步包括復(fù)數(shù)個(gè)電能降低控制信號(hào)線路，連接到該些微分子比較器和該些反相器子比較器中至少一個(gè)子比較器。
17.根據(jù)權(quán)利要求16所述的比較器電路，其特征在于其中所述的該些電能降低控制信號(hào)線路連接到該些全微分子比較器和該些反相器子比較器。
18.根據(jù)權(quán)利要求17所述的比較器電路，其特征在于其進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器。
19.根據(jù)權(quán)利要求16所述的比較器電路，其特征在于其進(jìn)一步包括復(fù)數(shù)個(gè)均衡控制信號(hào)線路，連接到該些全微分子比較器；以及一電能降低控制信號(hào)源和一均衡控制信號(hào)源。
20.一種使用比較器比較輸入信號(hào)的方法，其特征在于該方法包括以下步驟取樣輸入信號(hào)，并保持被取樣的該輸入信號(hào)，用以比較該輸入信號(hào)與一電壓參照信號(hào)；利用一均衡控制信號(hào)以均衡該比較器內(nèi)的一偏移電壓；利用一電能降低控制信號(hào)，在信號(hào)取樣階段和比較階段之間的一段時(shí)間減小或消除供給到該比較器之至少一元件的電能；以及提供一個(gè)鎖存器，以在該鎖存器被觸發(fā)時(shí)維持一輸出電壓。
21.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其中所述的均衡控制信號(hào)在取樣階段時(shí)，處于高位狀態(tài)。
22.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其中所述的均衡控制信號(hào)在比較階段的至少部分時(shí)間中，變更到低位狀態(tài)。
23.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其更包括一賦能控制信號(hào)，應(yīng)用于該鎖存器，在觸發(fā)該鎖存器之后延遲一段預(yù)定時(shí)間之后，該賦能控制信號(hào)移向高位狀態(tài)以賦能該鎖存器，并在促使該鎖存器電能降低的該賦能控制信號(hào)的反轉(zhuǎn)換之后延遲一段預(yù)定時(shí)間之后，反轉(zhuǎn)換成低位狀態(tài)。
24.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其中所述的電能降低控制信號(hào)移向一預(yù)定狀態(tài)以關(guān)閉該比較器的至少一部分的運(yùn)行，以節(jié)約電能。
25.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其中所述的鎖存器包括一下降沿觸發(fā)鎖存器，在取樣階段時(shí)維持于高位狀態(tài)。
26.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其更包括一賦能控制信號(hào)，應(yīng)用于該鎖存器，在取樣階段時(shí)，該賦能控制信號(hào)是處于低位狀態(tài)，以使該鎖存器維持于一電能降低模式；在該鎖存器的觸發(fā)之前，該賦能控制信號(hào)是移向高位狀態(tài)以賦能該鎖存器，且在該鎖存器的觸發(fā)之后，經(jīng)過一段預(yù)定延遲時(shí)間，該賦能控制信號(hào)又移回到低位狀態(tài)，再降低該鎖存器的電能。
27.根據(jù)權(quán)利要求26所述的使用比較器比較輸入信號(hào)的方法，其特征在于在取樣階段和位元周期階段之間，該電能降低控制信號(hào)關(guān)閉該比較器的至少一部分。
28.根據(jù)權(quán)利要求20所述的使用比較器比較輸入信號(hào)的方法，其特征在于其中所述的電能降低控制信號(hào)是用于減輕或消除該比較器內(nèi)的泄漏電流。
全文摘要
本發(fā)明是關(guān)于一種比較器電路及使用比較器比較輸入信號(hào)的方法，是一種模擬數(shù)字轉(zhuǎn)換電路內(nèi)所用子比較器的結(jié)構(gòu)。多個(gè)子比較器是用于接收均衡和電能降低控制信號(hào)。根據(jù)本發(fā)明實(shí)施形式，在模擬數(shù)字轉(zhuǎn)換電路內(nèi)可串聯(lián)多個(gè)子比較器。均衡信號(hào)和電能降低控制信號(hào)應(yīng)用于至少部分子比較器，以賦能子比較器而減輕或消除與取樣信號(hào)有關(guān)的偏移電壓和環(huán)境噪聲的該類子比較器。另外，根據(jù)本發(fā)明，該模擬數(shù)字轉(zhuǎn)換電路包括一個(gè)鎖存器型微分子比較器，該鎖存器型微分子比較器可從數(shù)字轉(zhuǎn)換器的不穩(wěn)定輸入?yún)^(qū)減輕或消除該子比較器輸出電平。
文檔編號(hào)H03K5/22GK1622458SQ20031011379
公開日2005年6月1日 申請(qǐng)日期2003年11月25日 優(yōu)先權(quán)日2003年11月25日
發(fā)明者楊志仁 申請(qǐng)人:旺宏電子股份有限公司