專利名稱：差分級電壓偏置微調電路的制作方法
技術領域：
本發(fā)明涉及差分晶體管放大級的領域，尤其涉及用于微調差分晶體管級的偏置電壓的電路和方法。
背景技術：
所有的晶體管放大器都存在著影響其精度的電壓偏置(VOS)誤差。該偏置誤差對MOSFET放大器的影響通過幾種機制來引起。在MOSFET輸入級中的偏置誤差的最主要起因是由于構成差分輸入對的兩個晶體管的閾值電壓(VT)之間的失配而引起的。已知有幾種方案可用來調節(jié)該誤差。通常，將微調電流差分地注入輸入對的漏極，圖1a示出了這一方案。差分輸入對MN1和MN2使其源極端與公共節(jié)點10相連，并使其柵極相連以接收差分輸入電壓V+～V-。偏置電流源12向公共節(jié)點10提供偏置電流，使得MN1和MN2響應于施加于V+和V-的差分輸入電壓傳導相應的輸出電流；在此，輸入級驅動包括晶體管MP1和MP2的有源負載。微調電流源14和16分別將微調電流Itrim+和Itrim-分別注入到MN1和MN2的漏極，并經(jīng)調節(jié)來減小該極的電壓偏置誤差。
通常，圖1a所示的微調方法僅在一個偏置的條件下是精確的，并且隨著輸入共模變化而精度下降(尤其是在軌至軌放大器中)中。可以由設計工程師或者測試工程師針對溫度來調節(jié)對隨溫度變化的微調的跟蹤，但是溫度微調并不依賴于任何物理過程而相反必須憑經(jīng)驗來確定。
另一種VOS微調方法涉及將簡并電阻器插入到輸入對的源極電路中；圖1b和1c示出了兩種可能的技術方案。在圖1b中，可以通過改變電阻器的電阻值來改變流過電阻器的電流大小，從而在一個工作點上產(chǎn)生所需要的偏置變化。在圖1c中，可以在兩個電流源之間來劃分尾電流，并且可以通過從尾電流添加或減去微調電流來改變偏置微調。不幸的是，該方法可在輸入對的兩側之間產(chǎn)生非期望的不平衡。此外，這兩個方法都會減小輸入級的增益和共模輸入范圍。

發(fā)明內(nèi)容
提供了一種差分級偏置電壓微調電路，它能夠克服上述問題并在不使用簡并電阻器的情況下在共模輸入電壓的范圍上提供精確的偏置微調。本發(fā)明還可以解決由有源負載的晶體管所引起的偏置誤差。
本發(fā)明涉及一個或多個微調電路的使用，各個微調電路專用于微調“主”差分對的偏置誤差的一特定源。例如，由于在主對的閾值電壓之間的失配所引起的微調偏置誤差，本發(fā)明提供了第二差分對，以及被設置成使第二差分對的共模輸入電壓約等于主對的共模輸入電壓的電路。隨后，第一和第二可編程電流源向第二對的控制輸入提供相應的電流，以在第二差分對上產(chǎn)生期望差分電壓。這就使得該第二對能夠傳導相應的與主對的輸出電流相耦合的微調電流。對電流源進行編程，從而微調主對中因閾值失配所產(chǎn)生的電壓偏置誤差。另一微調電路專用于校正因主對的β值之間的失配所引起的誤差。在此，像主對一樣偏置的第二差分對相連以產(chǎn)生與主對尾電流成正比的電流，而主對尾電流將跟蹤主對的共模電壓。第二對作為響應傳導參考電流，該參考電流施加于數(shù)模轉換器(DAC)的參考電流輸入端。DAC在相應電流輸出上產(chǎn)生微調電流，其中微調電流隨著參考電流而變化，并根據(jù)施加于DAC的數(shù)字輸入端上的數(shù)值來按比例增減。微調電流與主對的輸出電流相耦合。可對DAC進行編程，以微調主對中因β失配所產(chǎn)生的偏置誤差。
專用于微調因主對晶體管之間的γ失配所產(chǎn)生的偏置誤差的電路包括產(chǎn)生參考電流的電路，該參考電流隨著主對的共模輸入電壓而線性變化(或者隨著加法常數(shù)而線性變化(例如ax+b)，在其它地方隨著相減常數(shù)而線性變化)。DAC接收參考電流，并且產(chǎn)生隨著參考電流變化、并根據(jù)施加于DAC數(shù)字輸入上的數(shù)值按比例增減的的電流I1和I2。第三差分對接收I1和I2并作為響應傳導相應的微調電流。微調電流與主對的輸出電流相耦合，并對DAC進行編程，以微調主對中因γ失配所產(chǎn)生的電壓偏置誤差。
可提供類似的電路，用以微調因由主對驅動的有源負載的晶體管之間的閾值失配和/或β失配所產(chǎn)生的偏置誤差。較佳地，本文所討論的若干微調電路可同時采用，以減少因若干個源的每一個所產(chǎn)生的偏置誤差。
對于本領域技術人員而言，從以下的詳細討論以及附圖中本發(fā)明的其它特征和優(yōu)點變得顯而易見。


圖1a-1c示出了公知的差分輸入級偏置電壓微調電路。
圖2是根據(jù)本發(fā)明用于微調閾值失配的電路的示意圖。
圖3是根據(jù)本發(fā)明用于微調閾值失配的另一電路的示意圖。
圖4是根據(jù)本發(fā)明用于微調閾值失配的又一電路的示意圖。
圖5a和5b是根據(jù)本發(fā)明用于微調β失配的電路的示意圖。
圖6是根據(jù)本發(fā)明用于微調γ失配的電路的示意圖。
圖7是根據(jù)本發(fā)明用于微調γ失配的電路的另一實施例的示意圖。
圖8是根據(jù)本發(fā)明用于微調差分級有源負載的閾值之間的失配的電路的示意圖。
圖9是根據(jù)本發(fā)明用于微調差分級有源負載的β值之間的失配的電路的示意圖。
圖10是用于減小來自若干不同源的偏置誤差的電路的示意圖。
具體實施例方式
本發(fā)明提供若干個微調電路，各個微調電路都針對差分級的偏置電壓誤差的一特定源。當組合使用時，該級的電壓偏置誤差可顯著減小。
本文所討論的電路可應用于雙極型和FET型差分級，無論是輸入級還是非輸入級。本發(fā)明也可應用于差分級的有源負載。因為本發(fā)明可用于減小與P型和N型差分對相關聯(lián)的偏置電壓誤差，所以也可預期軌至軌放大器。然而，出于討論的目的，使用單個FET差分輸入級來說明本發(fā)明的工作。
在FET差分輸入級中電壓偏置誤差的最普通來源是由于組成“主”差分對(即，要減小其偏置電壓誤差的對)的晶體管的閾值電壓之間的失配所產(chǎn)生的。本發(fā)明可通過設置第二差分對來減小這一誤差，該第二差分對具有共模輸入電壓約等于主對的共模輸入電壓。圖2示出了用于實現(xiàn)該目的的電路。主差分對MN1和MN2使其源極在公共節(jié)點10上相連，該公共節(jié)點還連接到電流源12。MN1和MN2的柵極連接到相應的輸入端V-和V+，它們接收一差分輸入電壓。電流源12向主對提供第一偏置電流n*I，使得MN1和MN2響應于施加于V-和V+的差分輸入電壓傳導相應的輸出電流Iout1和Iout2。輸出電流Iout1和Iout2通常都連接到增益或者輸出級(未示出)。
第二差分對MN3和MN4使其源極在公共節(jié)點14上相連，該公共節(jié)點還連接到向第二差分對提供第二偏置電流I的電流源16。伺服機構，最好是運算放大器A1，使其輸入連接到公共節(jié)點10和14，并使其輸出連接到節(jié)點18，該節(jié)點18經(jīng)由電阻器R1和R2與MN3和MN4的柵極相耦合。
以上所述連接A1將第二對的公共節(jié)點14補償成等于主對的公共節(jié)點10。MN3和MN4的尺寸(1*X)與MN1和MN2的尺寸(n*X)的比率變成等于第二偏置電流(I)與第一偏置電流(n*I)的比率。當這樣設置時，第二對就基本上具有與主對基本相同的偏置條件。
一對可編程電流源20和22相連以分別向MN3和MN4的柵極提供電流I1和I2。電流I1和I2被調節(jié)成在MN3和MN4上產(chǎn)生預期的差分電壓，這導致MN3和MN4分別傳導微調電流Itrim1和Itrim2。隨后，微調電流Itrim1和Itrim2與MN3和MN4的漏極相耦合，由此將Itrim1和Itrim2分別注入Iout1和Iout2?？删幊屉娏髟?0和22被調節(jié)成減小主對中因MN1和MN2之間的閾值失配所產(chǎn)生的電壓偏置誤差。
假設R1和R2各自具有電阻為R，且電流I1＝I2＝It，則差分微調電流Itrim1-Itrim2可由下式給出Itrim1-Itrim2＝2*It*R*gm2式中gm2是第二對晶體管MN3及MN4的跨導。該第二對產(chǎn)生主對的輸入相關偏置電壓Voff，如下所示Voff＝(2*It*R*gm2)/gm1式中gm1是主差分對的跨導。用這種方法，通過調節(jié)可編程電流源20和22以提供減小或消除因閾值失配所產(chǎn)生的電壓偏置誤差所需要的Voff電壓，就獲得預期的偏置電壓的減小。
正如以上所看到的，Voff與2*It*R成比例。由于閾值失配與溫度基本無關，所以取決于固定電荷以及摻雜的水平，如果使得It*R隨溫度保持恒定，則偏置誤差的閾值失配分量就可以為零從而獲得高精度。該微調可在溫度和共模輸入電壓上保持。例如，可以通過形成帶隙電壓并使參考電流流過電阻器直至電阻器上的電壓等于帶隙電壓來形成與溫度無關的It*R。隨后，映射參考電流以產(chǎn)生電流I1和I2。注意，或者，可使It*R具有期望的溫度特性。
注意，通過將電流注入MN1/MN2的漏極可提供輸出電流Iout1和Iout2的共模分量；這些電流可由諸如圖2所示的電流源23和24來提供，或者可由Iout1和Iout2所驅動的級來提供。這確保在MN1和MN2的漏極僅僅只出現(xiàn)差分微調電流。這些電流源也可用PMOS晶體管來實現(xiàn)。或者，這些電流源也可匯合到主對的負載中。
用于減小閾值失配所引起的電壓偏置誤差的微調電路的另一實現(xiàn)如圖3所示。主對MN1和MN2與第二差分對MN3和MN4實現(xiàn)如上。此外，還增加了相連的空對晶體管MN5和MN6，以接收施加于V-和V+的差分輸入電壓，并使其源極連接到公共結點30。MN5和MN6的尺寸(m*X)和(由電流源32)施加于公共結點30的偏置電流(m*I)被選擇為MN5和MN6的偏置條件大致與主對MN1和MN2的偏置條件相同，從而MN5/MN6的源極電壓跟蹤MN1/MN2的源極電壓。
二極管電路，最好是二極管連接的FET MN7，可連接到公共結點30并用電流源33偏置成流過MN7的電流密度約等于流過MN1-MN6的電流密度；這就導致電壓Vd的產(chǎn)生，該電壓Vd是公共結點30上的一二極管電壓降。然后，電壓Vd連接到電阻器R1和R2的公共結點18，用于補償?shù)诙Φ墓步Y點14上的電壓，使之約等于主對公共結點10的電壓(這是通過適當?shù)卦O置MN7、MN3和MN4的電流密度來確保的)。在該實施例中，可編程電流源34和36被分別連接在MN3和MN4的柵極與電路公共點之間。I1和I2在R1和R2上產(chǎn)生差分電壓，從而使MN3和MN4將微調電流Itrim1和Itrim2分別注入輸出電流Iout1和Iout2。如前所述，通過調節(jié)可編程電流源34和36以提供減小或消除由于在主對晶體管之間的閾值失配所引起的偏置誤差所需的微調電流Itrim1和Itrim2，就可獲得預期的偏置電壓的減小。注意，通過將電流注入MN1/MN2的漏極就可提供輸出電流Iout1和Iout2的共模分量；這些電流也可由例如圖3所示的電流源37和38來提供，或者也可以由Iout1和Iout2所驅動的級來提供。
使用了略有不同的伺服環(huán)路來減小閾值失配所引起的偏置誤差的微調電路的另一種可能實現(xiàn)如圖4所示。主對MN1和MN2、第二對MN3和MN4、和虛擬對MN5和MN6都可如上所述地實現(xiàn)和偏置。晶體管MN5、MN6和MN7顯現(xiàn)為MN5-MN7、MP1-MP4、MN8和MN9所構成的放大器的輸入。放大器采用單一反饋偏置，從而迫使MN7的柵極達到維持MN5/MN6和MN7之間電流平衡所所必需的電壓。然后，該柵極電壓(Vd)用于偏置MN3和MN4，從而導致MN3/MN4的源極電壓約等于MN1/MN2的源極電壓。如圖3所示，通過調節(jié)可編程電流源34和36以提供減小或消除由于主對晶體管之間的閾值失配所引起的偏置誤差所必需的微調電流Itrim1和Itrim2，就可獲得預期的偏置電壓的減小。該偏置通過使其漏極-源極電壓約等于MN1-MN7的漏極-源極電壓，就能夠使得流過MN7的電流密度更精確地匹配流過MN1-MN6的電流密度。
偏置電壓誤差的另一來源是由于輸入級的“β”失配。在本文中使用時，β失配可定義成兩個晶體管之間增減倍數(shù)上的差異。這可以是例如長度或寬度的差異、遷移率的差異、和/或氧化物厚度的差異的結果。主對晶體管之間的少量β失配已經(jīng)證明它的差分漏極電流與主對的尾電流成比例。本發(fā)明通過將與平均漏極電流成比例的微調電流差分地注入主對的漏極來減小因β失配所引起的偏置電壓誤差。
一種可實現(xiàn)此目的的電路如圖5a所示。主對MN1和MN2用等于n*I的偏置電流進行偏置。第二差分對MN10/MN11可相連以接收差分輸入電壓并用來自電流源40的偏置電流I進行偏置。MN10和MN11的尺寸(1*x)與MN1和MN2的尺寸(n*x)的比率變成等于偏置電流I與偏置電流n*I的比率。當如此偏置時，第二對就具有與主對基本相同的偏置條件。
MN10和MN11的漏極一起連接到公共結點42，使得MN10/MN11傳導隨主對的平均漏極電流成比例變化的參考電流Iref。參考電流Iref被提供給數(shù)模轉換器(DAC)的參考電流輸入端，這被設置成在相應電流輸出端產(chǎn)生微調電流Itrim1和Itrim2，且該微調電流隨著Iref變化并根據(jù)施加于DAC數(shù)字輸入端的數(shù)值按比例增減。微調電流與相應主對漏極電流相耦合。
當如此配置時，參考電流Iref、以及微調電流Itrim1和Itrim2都隨著主對的平均漏極電流而變化。微調DAC 44將該電流按比例增減成微調電流Itrim1和Itrim2能減小主對中因主對晶體管的“β”值之間的失配所引起的電壓偏置誤差。微調電流Itrim1和Itrim2都隨著共模輸入電壓而變化，從而與某些其它現(xiàn)有技術方案相比可獲得更高精度的微調。
一種電流源12和40的可能實現(xiàn)如圖5b所示。在此，偏置電流源12用晶體管MN12實現(xiàn)，而偏置電流源40則用晶體管MN13實現(xiàn)。為了獲得上述比率，MN13的尺寸相對于MN12為1∶n。注意，偏置電流源12和40通常各自都用級聯(lián)晶體管來實現(xiàn)，而不是采用如圖5b所示的單個晶體管來實現(xiàn)。
偏置電壓誤差的另一可能來源因主對晶體管的主體因子之間的失配(通常稱為“γ”失配)而引起。該誤差一般與共模電壓成線性關系。對于上述偏置誤差來源，本發(fā)明不同于其它偏置產(chǎn)生機制地單獨微調“γ”失配。這是通過產(chǎn)生隨著相對于接地的電源電壓(或者，對于PMOS對是相對于VDD的電源電壓)而線性變化(或者隨加法常數(shù)(即ax+b)、其它地方則隨相減常數(shù)線性變化)的參考電流來實現(xiàn)的。然后，將與參考電流成比例的電流差分地注入主對的漏極，從而實現(xiàn)微調。
一種實現(xiàn)上述目的的可能實現(xiàn)如圖6所示。γ微調參考電流發(fā)生器50包括差分對MN13和MN14，使其漏極一起連接到結點52、并使其源極一起連接到結點54；結點54經(jīng)由電阻器R3連接到電路公共點。MN13和MN14接收差分輸入電壓，并作為響應傳導與第二對的共模輸入電壓(Vcm)成比例的電流Iref，該第二對的共模輸入電壓(Vcm)又隨著主對的共模輸入電壓而變化。微調DAC 56接收Iref并在相應的電流輸出端產(chǎn)生電流I1和I2，其中電流I1和I2隨著參考電流而變化、并根據(jù)施加于DAC的數(shù)字輸入端的數(shù)值按比例增減。
電流I1和I2連接到差分對MN15和MN16的柵極，使其源極一起連接到結點58、并使其柵極通過相應電阻器R4和R5一起連接到結點60；偏置電流源62向結點58提供偏置電流。結點60較佳地連接到隨著共模輸入電壓變化的偏置電壓，諸如圖3和圖4中所示的電壓Vd。電流I1、I2和電阻器R4、R5在MN15/MN16上產(chǎn)生差分電壓，使得MN15和MN16傳導相應的微調電流Itrim1和Itrim2，這些微調電流與差分電壓乘以差分對的跨導成比例。微調電流Itrim1和Itrim2被注入到主對晶體管的漏極結點。微調DAC 56的數(shù)字輸入被調節(jié)成減小因主對晶體管的主體因子之間的失配，即“γ”失配所引起的電壓偏置誤差。
在圖6中，來自微調DAC 56的電流I1和I2可提供給MN15/MN16。注意，I1和I2也可有選擇地提供給用于微調閾值失配的差分對，例如，圖3和圖4所示的MN3/MN4，由此消除了對專用于γ失配的例如MN15/MN16的單獨一對的需要。這類配置如圖10所示。γ微調參考電流發(fā)生器50的另一可能實施例如圖7所示。在此，差分對MN17/MN18使其柵極相連以接收差分輸入電壓，使其源極一起連接到結點70，并使其漏極一起連接到結點72；偏置電流源74和電阻器R6連接在結點70和電路公共點之間。電流源74可改善精度，使用該電流源74可使MN17/MN18的電流密度與MN1/MN2相匹配。差分對MN19/MN20使其柵極相連以接收差分輸入電壓，使其源極一起連接到結點76，并使其漏極一起連接到結點78；偏置電流源80連接在結點76和電路公共點之間。MN17/MN18和MN19/MN20將相應電流IX和IY傳導到電流減法器80，該電流減法器80進行(IX-IY)/2的計算以產(chǎn)生輸送給微調DAC 56的參考電流Iref。產(chǎn)生IX和IY是通過使MN17/MN18偏置的副產(chǎn)品，進行減法計算用來消除偏置電流。如圖6和圖7所示的方案提供了對γ失配的簡單而有效的微調。注意，也可基于固定共模電壓和變化大部分源極電壓采用其它更加精確和更加復雜的γ失配微調方案。
當主差分對驅動有源負載時，組成有源負載的晶體管可以是偏置電壓誤差的又一來源。該誤差可以是因為有源負載晶體管之間的閾值失配和/或β失配所引起的，這會產(chǎn)生不相等的漏極電流從而當反映到放大器的輸入端時會引起偏置誤差。一種用于校正有源負載晶體管之間的閾值失配的可能的電路如圖8所示。在此，主對MN1/MN2驅動由晶體管MP5和MP6所組成的有源負載，各個晶體管用偏置電壓VB1偏置。一對PMOS FET MP7和MP8像有源負載晶體管MP5和MP6一樣偏置，其中其源極相連以提供電壓VDD，其柵極經(jīng)由相應電阻器連接到偏置電壓VB2，其中偏置電壓VB2最好是但并不一定與VB1相同。MP7和MP8的柵極也連接到相應的可編程電流源90和92，它們分別提供電流I1和I2，使之在MP7和MP8上產(chǎn)生預期的差分電壓。響應于I1和I2，MP7和MP8傳導相應的微調電流Itrim1和Itrim2，這些微調電流被注入主對的漏極。可按需調節(jié)可編程電流源90和92以與MP5和MP6的漏極電流相匹配，由此減小可能由主對的有源負載晶體管之間的閾值失配所引起的電壓偏置誤差。
一種用于微調有源負載的晶體管之間的β失配的可能電路如圖9所示。PMOSFET MP9像有源負載晶體管一樣地偏置，并傳導參考電流Iref。微調DAC 100在其參考電流輸入端接收Iref并在相應電流輸出端產(chǎn)生微調電流Itrim1和Itrim2，其中該微調電流隨著參考電流變化且、并根據(jù)施加于DAC數(shù)字輸入端的數(shù)值按比例增減。微調電流與相應的主對輸出電流相耦合，并且可按需調節(jié)DAC 100以與MP5和MP6的漏極電流相匹配，由此減小否則可能因主對的有源負載晶體管之間的β失配所引起的電壓偏置誤差。
本文所討論的若干種微調電路可同時采用，以減小差分對的電壓偏置誤差，其中每一微調電路微調由一特定源產(chǎn)生的VOS誤差。這如圖10所示。在此，如前所述，主對MN1/MN2傳導輸出電流Iout1和Iout2，該主對一般連接到增益級(如圖10所示)或輸出級。用類似于圖4所示的電路110可減小因MN1和MN2之間的閾值失配所引起的電壓偏置誤差?？砂葱枵{節(jié)可編程電流源34和36，以減小因MN1和MN2之間的閾值失配所引起的電壓偏置誤差。
γ失配可由電路112解決，該電路112類似于圖6和圖7所示的電路。在此，可按需調節(jié)微調DAC 56的數(shù)字輸入，以減小因MN1和MN2之間的γ失配所引起的電壓偏置誤差。
由MN1和MN2所驅動的有源負載的晶體管(如圖1中的晶體管MP10和MP11)之間的β失配可用電路114來微調，該電路114類似于圖9所示的電路。在此，可按需調節(jié)微調DAC 100的數(shù)字輸入，以減小因MP10和MP11之間的β失配所引起的電壓偏置誤差。
如果需要也可采用用于微調MN1和MN2(例如，圖5a和5b所示的晶體管)之間的β失配和MP10和MP11(例如，圖8所示的晶體管)之間的閾值失配的電路。實際上，可以任何組合來使用本文所討論的微調電路。所使用電路的數(shù)量和類型取決于具體的應用，其中差分級的偏置電壓規(guī)格和電路復雜性的可接受程度是主要因素。
注意，以上所討論的微調電路實現(xiàn)僅僅是示例性的；所討論電路的每一個都可以各種不同的方法來實現(xiàn)。重要的僅僅是，各微調電路可用來減小因一特定源所引起的偏置電壓誤差。
雖然本發(fā)明的特定實施例已示出并作了描述，但對本領域技術人員而言，可作出許多不同的變體和可選實施例。因此，本發(fā)明旨在僅受所附權利要求的限制。
權利要求
1.一種差分級，包括主差分晶體管對，它偏置成響應于差分輸入電壓而傳導相應輸出電流；第二差分晶體管對；電路，它與所述第二差分晶體管對相連、并配置成使得所述第二對的共模輸入電壓約等于所述主對的共模輸入電壓；以及第一和第二可編程電流源，被配置成在所述第二差分晶體管對之上產(chǎn)生期望差分電壓，從而所述第二對的晶體管傳導相應的微調電流，所述微調電流與相應的所述輸出電流相耦合，所述第一和第二可編程電流源被編程為所述微調電流減小主差分對中由于所述主對的晶體管具有失配的閾值電壓所引起的電壓偏置誤差。
2.一種差分級，包括主差分對，包括第一和第二晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述第二電流端在第一結點連接在一起；連接到所述第一結點的第一偏置電流源，所述第一偏置電流源向所述主差分對提供第一偏置電流，使得所述第一和第二晶體管響應于施加于其控制輸入端上的差分輸入電壓在其第一電流端傳導相應輸出電流，所述第一差分對具有相關聯(lián)的共模輸入電壓；第二差分對，包括第三和第四晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第二電流端在第二結點連接在一起；第二偏置電流源，它連接成向所述第二差分對提供第二偏置電流；電路，它與所述第二差分對相連，并配置成使所述第二差分對的共模輸入電壓約等于所述主對的共模輸入電壓；以及，第一和第二微調電流源，它被配置成分別向所述第三和第四晶體管的控制輸入端提供相應的電流I1和I2，從而在所述第二差分對上產(chǎn)生期望差分電壓，使得所述第三和第四晶體管傳導相應微調電流Itrim1和Itrim2，所述微調電流與相應的所述輸出電流相耦合。
3.如權利要求2所述的輸入級，其特征在于，所述第一和第二偏置電流之間的比率約等于在所述第一和第二晶體管的尺寸分別相對所述第三和第四晶體管的尺寸之間的比率。
4.如權利要求2所述的輸入級，其特征在于，所述電路包括第一和第二電阻器，它們串聯(lián)連接在所述第三和第四晶體管的控制輸入端之間，所述第一和第二電阻器的連接點是第三結點；以及，伺服機構，使其輸入端連接到所述第一和第二結點，并使其輸出端連接到所述第三結點，從而所述第二結點上的電壓被補償成約等于所述第一結點上的電壓。
5.如權利要求4所述的輸入級，其特征在于，所述第一和第二電阻器各自具有電阻R，并且所述電流I1＝I2＝It，使得差分微調電流Itrim1-Itrim2近似地為Itrim1-Itrim2＝2*It*R*gm2，式中gm2是第二差分對的跨導，并且所述第二差分對產(chǎn)生所述主對的輸入-參考偏置電壓VoffVoff＝2*It*R*gm2/gm1式中gm1是主差分對的跨導。
6.如權利要求5所述的輸入級，其特征在于，所述電阻器和所述微調電流源被配置成It*R隨溫度大致恒定。
7.如權利要求5所述的輸入級，其特征在于，所述電阻器和所述微調電流源被配置成It*R具有期望溫度特性。
8.如權利要求6所述的輸入級，其特征在于，所述微調電流源包括至少一個帶隙電壓源，它產(chǎn)生帶隙電壓；以及相應電阻器，所述帶隙電壓連接在所述電阻器的各個電阻器兩端，以產(chǎn)生所述電流I1和I2。
9.如權利要求2所述的輸入級，其特征在于，所述主差分對和第二差分對都是MOSFET。
10.如權利要求9所述的輸入級，其特征在于，所述第一和第二微調電流源都是可編程電流源，所述第一和第二微調電流源可被編程，以產(chǎn)生微調電流I1和I2從而顯著減小所述主差分對中由于所述第一和第二晶體管具有失配的閾值電壓所引起的電壓偏置誤差。
11.如權利要求2所述的輸入級，其特征在于，所述主差分對和第二差分對都是雙極性晶體管。
12.如權利要求2所述的輸入級，其特征在于，所述電路包括虛擬差分對，包括第五和第六晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述控制輸入端連接成接收所述差分輸入電壓，且所述第二電流端在第三結點上連接在一起；連接到所述第三結點的第三偏置電流源，所述第三偏置電流源向所述第三差分對提供第三偏置電流，使得所述第五和第六晶體管響應于所述差分輸入電壓在它們的第一電流端傳導相應電流；以及，二極管電路，其一端連接到所述第三結點而另一端通過相應電阻器連接到所述第二差分對的控制輸入端，從而所述第二結點上的電壓被補償成約等于所述第一結點上的電壓。
13.如權利要求12所述的輸入級，其特征在于，所述第一和第三偏置電流之間的比率約等于所述第一和第二晶體管的尺寸相對所述第五和第六晶體管的尺寸之間的比率。
14.如權利要求13所述的輸入級，其特征在于，所述二極管電路包括連接有二極管的晶體管；以及，電流源，它連接成可向所述連接有二極管的晶體管提供偏置電流，使得流過所述連接有二極管的晶體管的電流密度約等于流過所述主對、所述第二對和所述虛擬對的電流密度。
15.如權利要求2所述的輸入級，其特征在于，所述第一微調電流源連接在所述第三晶體管的控制輸入端和電路公共點之間，而所述第二微調電流源連接在所述第四晶體管的控制輸入端和電路公共點之間。
16.如權利要求2所述的輸入級，其特征在于，還包括第三和第四電流源，它們分別連接到所述第一和第二晶體管的第一端，并且被配置成提供所述輸出電流的共模分量。
17.如權利要求2所述的輸入級，其特征在于，所述電路包括虛擬差分對，包括第五和第六晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述控制輸入端連接成接收所述差分輸入電壓，所述第二電流端在第三結點連接在一起，并且所述第一電流端在第四結點連接在一起；連接到所述第三結點的第三偏置電流源，該第三偏置電流源向所述第三差分對提供第三偏置電流，使得所述第五和第六晶體管響應于所述差分輸入電壓在其第一端上傳導相應電流；第七和第八晶體管，它們各自具有控制輸入端與第一和第二電流端，所述第一和第二電流端分別連接在電源電壓與第五和第六結點之間；第九和第十晶體管，它們各自具有控制輸入端與第一和第二電流端，所述第一和第二電流端分別連接在所述第五和第六結點、以及第七和第八結點之間；第十一晶體管，它具有控制輸入端與第一和第二電流端，所述第十一晶體管以二極管連接方式連接在所述第七結點和電路公共點之間；第十二晶體管，它具有控制輸入端與第一和第二電流端，所述第一和第二電流端連接在所述第八結點和所述電路公共點之間；所述第七和第八晶體管的控制輸入端連接到第一偏置電壓；所述第九和第十晶體管的控制輸入端連接到第二偏置電壓；所述第十一和第十二晶體管的控制輸入端連接在一起；以及第十三晶體管，它具有控制輸入端與第一和第二電流端，所述第一和第二電流端連接在所述第六結點和所述第三結點之間，并且所述控制輸入端連接到所述第八結點；所述第八結點通過相應電阻器連接到所述第二差分對的控制輸入端，使得所述第二結點上的電壓被補償成約等于所述第一結點上的電壓。
18.一種差分輸入級，包括主差分對，包括第一和第二晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述第二電流端在第一結點連接在一起，所述控制輸入端連接成接收差分輸入電壓；連接到所述第一結點的第一電流源，所述第一電流源向所述主差分對提供第一偏置電流，使得所述第一和第二晶體管響應于施加于其控制輸入端上的差分輸入電壓在其第一電流端上傳導相應輸出電流；第二差分對，包括第三和第四晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第二電流端在第二結點連接在一起，并且所述第一電流端在第三結點連接在一起，所述第二對的控制輸入端連接成接收所述差分輸入電壓；連接到所述第二結點的第二偏置電流源，它連接到所述第二結點，所述第二偏置電流源向所述第二差分對提供第二偏置電流，使得所述第三和第四晶體管響應于所述差分輸入電壓在其第一電流端傳導相應輸出電流，其中所述第二和第一偏置電流之間的比率大致為1∶N，而在所述第三和第四晶體管的尺寸相對所述第一和第二晶體管的尺寸的比率近似地為1∶N，使得所述第二對的輸出電流與所述主對的平均漏極電流成比例；以及，數(shù)模轉換器(DAC)，它在參考電流輸入端連接到所述第三結點，并且被偏置成在相應的電流輸出端產(chǎn)生微調電流Itrim1和Itrim2，所述微調電流隨著所述第三結點的電流以及所述主對的平均漏極電流變化、且根據(jù)施加于所述DAC數(shù)字輸入端的數(shù)值按比例增減，所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程以減小在所述主差分對中由于所述第一和第二晶體管的β值之間的失配所引起的電壓偏置誤差。
19.如權利要求18所述的輸入級，其特征在于，所述第一電流源包括第五晶體管，它具有控制輸入端與第一和第二電流端，所述控制輸入端連接到偏置電壓，而所述第一電流端連接到所述第一結點，使得所述第五晶體管傳導所述第一偏置電流；以及，第六晶體管，它具有控制輸入端與第一和第二電流端，所述控制輸入端連接到所述偏置電壓，而所述第一電流端連接到所述第二結點，使得所述第六晶體管流過所述第二偏置電流；所述第六晶體管的尺寸和所述第五晶體管的尺寸的比率約為1∶N。
20.一種差分輸入級，包括主差分對，包括第一和第二晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述第二電流端在第一結點連接在一起，所述控制輸入端連接成接收差分輸入電壓；連接到所述第一結點的第一電流源，所述第一電流源向所述主差分對提供第一偏置電流，使得所述第一和第二晶體管響應于施加于其控制輸入端上的差分輸入電壓在其第一電流端上傳導相應輸出電流；電路，它接收所述差分輸入電壓并且被配置成產(chǎn)生參考電流，所述參考電流隨著相對于接地的所述級的源極電壓線性地變化、或者附加一個常數(shù)線性地變化；數(shù)模轉換器(DAC)，連接成在參考電流輸入端接收所述參考電流、并且被偏置成可在相應電流輸出端產(chǎn)生電流I1和I2，所述電流隨著所述參考電流而變化、且根據(jù)由施加于所述DAC的數(shù)字輸入端的數(shù)值按比例增減；第二差分對，包括第三和第四晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第二對的第二電流端在第二結點連接在一起、并且其控制輸入端分別連接到電流I1和I2，以及通過相應電阻器連接到隨著所述主對的共模電壓而變化的電壓；以及連接到所述第二結點的第二偏置電流源，所述偏置電流源向所述第二差分對提供第二偏置電流，使得所述第三和第四晶體管在其第一電流端傳導相應的微調電流，所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程成減小由于所述第一和第二晶體管之間的γ失配所引起的電壓偏置誤差。
21.如權利要求20所述的輸入級，其特征在于，所述電路包括第三差分對，包括第五和第六晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第三對的第二電流端在第三結點連接在一起，其第一電流端在第四結點連接在一起，并且其控制輸入端連接成接收所述差分輸入電壓；以及連接到所述第三結點的電路元件，所述電路元件向所述第三差分對提供第三偏置電流，使得所述第五和第六晶體管響應于所述差分輸入電壓在其第一電流端傳導相應的輸出電流，從而在所述第四結點上產(chǎn)生所述參考電流，所述第三對和所述電路元件被配置成所述參考電流隨著相對于接地的所述級的源極電壓線性地變化，或者附加一常數(shù)線性地變化。
22.如權利要求21所述的輸入級，其特征在于，所述電路元件是連接在所述第三結點和電路公共點之間的電阻器。
23.如權利要求20所述的輸入級，其特征在于，所述電路包括第三差分對，包括第五和第六晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第三對的第二電流端在第三結點連接在一起，其第一電流端在第四結點連接在一起，并且其控制輸入端連接成接收所述差分輸入電壓；以及第三偏置電流源，它連接到所述第三結點、并且向所述第三差分對提供第三偏置電流，使得所述第五和第六晶體管響應于所述差分輸入電壓在其第一電流端傳導相應的輸出電流，從而在所述第四結點上產(chǎn)生電流Iy；第四差分對，包括第七和第八晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第四對的第二電流端在第五結點連接在一起，其第一電流端在第六結點連接在一起，并且其控制輸入端連接成接收所述差分輸入電壓；第四偏置電流源、以及并聯(lián)連接在所述第五結點和電路公共點之間的電阻器，向所述第四差分對提供第四偏置電流，使得所述第七和第八晶體管響應于所述差分輸入電壓在其第一電流端傳導相應的輸出電流，從而在所述第六結點上產(chǎn)生電流Ix；以及電流減法器電路，它產(chǎn)生隨著Ix-Iy變化的輸出，所述減法器輸出是所述參考電流，所述第三和第四對與所述第三和第四偏置電流源、以及所述電阻器被配置成所述參考電流隨著相對于接地的所述級的源極電壓線性地變化，或者附加一常數(shù)線性地變化。
24.一種差分輸入級，包括主差分對，包括第一和第二晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述第二電流端在第一結點連接在一起，所述控制輸入端連接成接收差分輸入電壓；連接到所述第一結點的第一電流源，向所述主差分對提供第一偏置電流，使得所述第一和第二晶體管響應于施加于其控制輸入端上的差分輸入電壓在其第一電流端傳導相應輸出電流；有源負載，包括以串聯(lián)方式連接在電源電壓與所述第一和第二晶體管之間的第三和第四晶體管，所述有源負載的晶體管用偏置電壓偏置使得它們可以傳導所述輸出電流；第二差分對，包括第五和第六晶體管，各個晶體管都具有控制輸入端與第一和第二電流端，所述第二電流端在第二結點連接在一起；第一和第二電阻器，以串聯(lián)方式連接在所述第五和第六晶體管的控制輸入端之間，所述第一和第二電阻器的連接點是第三結點，所述第三結點與所述偏置電壓相耦合；以及第一和第二可編程電流源，它們被配置成分別向所述第五和第六晶體管的控制輸入端提供相應的電流I1和I2，在所述第二差分對上產(chǎn)生期望差分電壓，使得所述第五和第六晶體管傳導相應微調電流Itrim1和Itrim2，所述微調電流與相應的所述輸出電流相耦合，所述第一和第二微調電流源被編程以產(chǎn)生與所述第三和第四晶體管所傳導的電流相匹配的微調電流I1和I2，從而減小所述主差分對中由于有源負載晶體管具有失配閾值電壓所引起的電壓偏置誤差。
25.一種差分輸入級，包括主差分對，包括第一和第二晶體管，各個晶體管具有控制輸入端與第一和第二電流端，所述第二電流端在第一結點連接在一起，所述控制輸入端連接成接收差分輸入電壓；連接到所述第一結點的第一電流源，所述第一電流源向所述主差分對提供第一偏置電流，使得所述第一和第二晶體管響應于施加于其控制輸入端上的差分輸入電壓在其第一電流端傳導相應輸出電流；有源負載，包括以串聯(lián)方式連接在電源電壓與所述第一和第二晶體管之間的第三和第四晶體管，所述有源負載的晶體管用偏置電壓偏置使得它們可以傳導所述輸出電流；第五晶體管，它具有控制輸入端與第一和第二電流端，所述第一端連接到所述電源電壓，而所述控制輸入端連接到所述偏置電壓，使得所述第三晶體管像所述有源負載晶體管一樣偏置、并且傳導隨著所述偏置電壓而變化的參考電流；數(shù)模轉換器(DAC)，它連接成在參考電流輸入端接收所述參考電流并被配置成在相應電流輸出端產(chǎn)生第一和第二微調電流，所述電流隨著所述參考電流而變化、且根據(jù)施加于所述DAC的數(shù)字輸入端的數(shù)值按比例增減；所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程成可以匹配所述第三和第四晶體管所傳導的電流，從而減小所述主差分對中由于在所述第三和第四晶體管之間的β失配所引起的電壓偏置誤差。
26.一種差分輸入級，包括主差分對，包括第一和第二晶體管并用第一偏置電流進行偏置，使得所述主對響應于差分輸入電壓傳導相應的輸出電流；至少一個電壓偏置微調電路，所述至少一個電壓偏置微調電路包括微調電路，被調節(jié)成減小所述主差分對中由于所述第一和第二晶體管的閾值電壓之間的失配所引起的電壓偏置誤差，所述微調電路除所述主差分對之外還包括第二差分晶體管對；電路，它連接到所述主差分晶體管對，并被配置成使得所述第二對的共模輸入電壓約等于所述主對的共模輸入電壓；以及第一和第二可編程電流源，它們連接成在所述第二差分晶體管對上產(chǎn)生期望差分電壓，使得所述第二對的晶體管傳導相應的微調電流，所述微調電流與相應所述輸出電流相耦合，所述第一和第二可編程電流源被編程，使得所述微調電流顯著減小所述主差分對中由于主對晶體管具有失配閾值電壓所引起的電壓偏置誤差；以及/或者微調電路，被調節(jié)成減小所述主差分對中由于所述第一和第二晶體管的之間的β失配所引起的電壓偏置誤差，所述微調電路除所述主差分對之外還包括第二差分晶體管對，它用第二偏置電流進行偏置，使得所述第二對響應于所述差分輸入電壓傳導相應的輸出電流，其中，所述第二和第一偏置電流之間的比率約為1∶N，而所述主對晶體管的尺寸分別相對所述第二對晶體管的尺寸之間的比率約為1∶N，從而使得所述第二對的輸出電流與所述主對的平均漏極電流成比例；以及數(shù)模轉換器(DAC)，它連接成在參考電流輸入端接收所述第二對的輸出電流并構成可在各個電流輸出端產(chǎn)生微調電流，所述微調電流隨著所述第二對的輸出電流以及所述主對的平均漏極電流而變化，且根據(jù)施加于所述DAC的數(shù)字輸入端的數(shù)值按比例增減，所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程以減小所述主差分對中由于在所述主對晶體管之間β失配所引起的電壓偏置誤差；以及/或者微調電路，可被調節(jié)成減小所述主差分對中由于所述第一和第二晶體管的之間的γ失配所引起的電壓偏置誤差，所述微調電路除所述主差分對之外還包括電路，用于接收所述差分輸入電壓并被配置成能產(chǎn)生參考電流，所述參考電流隨著相對于接地的所述級的源極電壓線性地變化，或者附加一常數(shù)線性地變化；數(shù)模轉換器(DAC)，它連接成在參考電流輸入端接收所述參考電流，并被配置成在相應電流輸出端產(chǎn)生電流I1和I2，所述電流隨著所述參考電流而變化，且根據(jù)施加于所述DAC的數(shù)字輸入端的數(shù)值按比例增減；以及，第二差分晶體管對，用于接收電流I1和I2并偏置成作為響應傳導相應的微調電流，所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程成減小所述主差分對中由于所述主對晶體管之間的γ失配所引起的電壓偏置誤差；以及/或者微調電路，可被調節(jié)成減小所述主差分對中由于所述主差分對所驅動的有源負載晶體管之間的閾值失配所引起的電壓偏置誤差，所述微調電路除所述主差分對之外還包括有源負載，包括以串聯(lián)方式分別連接在電源電壓與所述第一和第二晶體管之間的第三和第四晶體管，所述有源晶體管用偏置電壓偏置成使其傳導所述輸出電流；第二差分對，它包括第五和第六晶體管并用所述偏置電壓偏置；以及第一和第二可編程電流源，它們被配置成分別向所述第五和第六晶體管提供相應電流I1和I2，從而在所述第二差分對上產(chǎn)生所需要的差分電壓，使得所述第五和第六晶體管傳導相應微調電流，所述微調電流與相應所述輸出電流相耦合，所述第一和第二可編程電流源被編程以產(chǎn)生與所述第三和第四晶體管所傳導的電流相匹配的微調電流I1和I2，并因此減小所述主差分對中由于有源負載晶體管具有失配閾值電壓所引起的電壓偏置誤差；以及/或者微調電路，可被調節(jié)成減小所述主差分對中由于所述主差分對所驅動的有源負載晶體管之間的β失配所引起的電壓偏置誤差，所述微調電路除所述主差分對之外還包括有源負載，包括以串聯(lián)方式分別連接在電源電壓與所述第一和第二晶體管之間的第三和第四晶體管，所述有源晶體管用偏置電壓偏置成使其傳導所述輸出電流；第五晶體管，它連接到所述電源電壓和所述偏置電壓，使得所述第五晶體管像所述有源負載晶體管一樣偏置，并且傳導隨所述偏置電壓而變化的參考電流；數(shù)模轉換器(DAC)，它連接成在參考電流輸入端接收所述參考電流，并被配置成在各個電流輸出端產(chǎn)生第一和第二微調電流，所述電流隨著所述參考電流而變化，且根據(jù)施加于所述DAC的數(shù)字輸入端的數(shù)值按比例增減；所述微調電流與所述主對的相應輸出電流相耦合，所述DAC被編程為匹配所述第三和第四晶體管所傳導的電流，并因此減小所述主差分對中由于在所述第三和第四晶體管之間的β失配所引起的電壓偏置誤差。
27.如權利要求26所述的差分輸入級，其特征在于，調節(jié)所述微調電流來減小所述主差分對中由于γ失配所引起的電壓偏置誤差的第二差分對和調節(jié)所述微調電流來減小所述主差分對中由于所述第一和第二晶體管的閾值電壓之間的失配所引起的電壓偏置誤差的第二差分對是同一對。
28.一種減小由于偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對的閾值電壓之間的失配所引起的電壓偏置誤差的方法，包括提供第二FET差分對；使得所述第二對的共模輸入電壓約等于所述主對的共模輸入電壓；向所述第二對提供第一和第二可編程電流，以便于在所述第二對上產(chǎn)生期望差分電壓，使得所述第二對的FET傳導相應的微調電流；使所述微調電流與相應的所述輸出電流相耦合；以及，調節(jié)所述第一和第二可編程電流，使得所述微調電流減小所述主差分對中由于所述主對晶體管具有失配閾值電壓所引起的電壓偏置誤差。
29.一種減小由于偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對的β值之間失配所引起的電壓偏置誤差的方法，包括提供第二FET差分對，它被配置成使所述第二對響應于所述差分輸入電壓而傳導相應輸出電流，以及所述第二對的輸出電流與所述主對的平均漏極電流成比例；產(chǎn)生微調電流Itrim1和Itrim2，所述微調電流隨著所述第二對的輸出電流而變化，并因此隨著所述主對的平均漏極電流而變化；使所述微調電流的大小隨用戶-可編程值按比例增減；使所述微調電流與所述主對的相應輸出電流相耦合；以及調節(jié)所述用戶-可編程值，使得所述微調電流減小所述主差分對中由于所述主對晶體管具有失配β值所引起的電壓偏置誤差。
30.一種減小由于偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對的γ數(shù)值之間失配所引起的電壓偏置誤差的方法，包括產(chǎn)生參考電流，所述參考電流隨著相對于接地的所述級的源極電壓而線性的變化、或者附加一常數(shù)線性地變化；產(chǎn)生隨所述參考電流變化的電流I1和I2；使所述電流I1和I2的大小隨用戶-可編程值按比例增減；提供接收電流I1和I2并偏置成作為響應傳導相應的微調電流的第二FET差分對；使所述微調電流與所述主對的相應輸出電流相耦合；以及調節(jié)所述用戶可編程值，使得所述微調電流減小所述主差分對中由于所述主對晶體管具有失配γ數(shù)值所引起的電壓偏置誤差。
31.一種減小由于用偏置電壓偏置、并通過偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對驅動的FET有源負載的閾值電壓之間失配所引起的電壓偏置誤差的方法，包括提供用所述偏置電壓偏置的第二FET差分對；向所述第二對提供第一和第二可編程電流，以便于在所述第二對上產(chǎn)生期望差分電壓，使得所述第二對的FET傳導相應微調電流；將所述微調電流與相應所述輸出電流相耦合；調節(jié)所述第一和第二可編程電流，使得所述微調電流與所述有源負載FET的漏極電流相匹配，從而減小在所述主差分對中由于有源負載晶體管具有失配閾值電壓所引起的電壓偏置誤差。
32.一種減小由于用偏置電壓偏置、且偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對驅動的FET有源負載的閾值電壓之間失配所引起的電壓偏置誤差的方法，包括用所述偏置電壓來偏置晶體管，使得它傳導隨著所述偏置電壓而變化的參考電流；產(chǎn)生隨著所述參考電流而變化的微調電流Itrim1和Itrim2；使所述微調電流的大小隨用戶-可編程值按比例增減；使所述微調電流與所述主對的輸出電流相應相耦合；以及，調節(jié)所述用戶可編程值，使得所述微調電流與所述有源負載FET的漏極電流相匹配，從而減小所述主差分對中由于有源負載晶體管具有失配β值所引起的電壓偏置誤差。
33.一種減小偏置成響應于差分輸入電壓傳導相應輸出電流的主FET差分對的電壓偏置誤差的方法，包括調節(jié)一對與相應所述輸出電流相耦合的可編程微調電流，以減小所述主差分對中由于所述主對晶體管具有失配閾值電壓所引起的電壓偏置誤差；以及/或者調節(jié)一對與相應所述輸出電流相耦合的可編程微調電流，以減小所述主差分對中由于所述主對晶體管具有失配β值所引起的電壓偏置誤差；以及/或者調節(jié)一對與相應所述輸出電流相耦合的可編程微調電流，以減小所述主差分對中由于所述主對晶體管具有失配γ值所引起的電壓偏置誤差；以及/或者調節(jié)一對與相應所述輸出電流相耦合的可編程微調電流，以減小所述主差分對中由于所述主對驅動的有源負載晶體管具有失配閾值電壓所引起的電壓偏置誤差；以及/或者調節(jié)一對與相應所述輸出電流相耦合的可編程微調電流，以減小所述主差分對中由于所述主對驅動的有源負載晶體管具有失配β值所引起的電壓偏置誤差。
全文摘要
一種差分級電壓偏置微調電路，包括一個或者多個微調電路，各個微調電路專用于微調“主”差分對的電壓偏置(V
文檔編號H03F1/30GK1957527SQ200480043157
公開日2007年5月2日 申請日期2004年12月16日 優(yōu)先權日2004年3月31日
發(fā)明者A·J·卡爾布 申請人:模擬設備股份有限公司