專利名稱：：為降低數(shù)字－時(shí)間轉(zhuǎn)換器直接數(shù)字合成中的雜波而引入抖動(dòng)的系統(tǒng)和方法
技術(shù)領(lǐng)域：
：本發(fā)明一般涉及基于數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)的直接數(shù)字合成器(DDS)電路，并且更具體地涉及使用抖動(dòng)(dither)來降低DDS輸出的頻譜中的雜波。
背景技術(shù)：
：直接數(shù)字合成(DDS)合成器電路常常包含數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)來在其輸出產(chǎn)生矩形波?？梢栽跓o線收發(fā)信機(jī)中使用基于DTC的DDS的輸出以提供本地振蕩器(LO)信號(hào)。盡管經(jīng)常與使用DDS關(guān)聯(lián)的常見問題涉及容許雜散發(fā)射電平(雜波)以及噪聲基底，然而由于可以在具有零鎖定時(shí)間(zerolocktime)的非常寬的范圍上調(diào)諧DDS輸出頻率，因此在無線收發(fā)信機(jī)中使用DDS同樣提供了很多優(yōu)點(diǎn)。關(guān)于DDS的雜散發(fā)射，存在造成輸出矩形波的頻譜中的雜波的兩種誤差源。這兩種誤差源包括失配誤差和量化誤差。失配誤差指的是由于過程失配延遲和鎖定環(huán)路誤差而造成的DTC誤差。量化誤差是通過量化過程引入的誤差或失真。盡管存在使用抖動(dòng)來消除量化誤差對(duì)雜波的影響的現(xiàn)有方法，然而其對(duì)于減少失配誤差并無作用。如本領(lǐng)域所公知的，通過在舍入之前添加小于最低有效位的噪聲電平來完成抖動(dòng)。添加的噪聲具有將很多短期誤差在頻譜上擴(kuò)展為寬帶噪聲的作用?？梢詫?duì)抖動(dòng)算法進(jìn)行小的改進(jìn)，例如將噪聲整形到不那么有異議的區(qū)域，但是該過程仍然是一個(gè)添加了增進(jìn)性能所必要的最少量噪聲的簡單過程。美國專利No.4,933,890中示出了該類抖動(dòng)方法的一個(gè)例子，在此通過引用將其并入本文?，F(xiàn)有技術(shù)圖1說明了用于量化數(shù)字塊101的輸出的DDS100。使用抖動(dòng)源103將低電平噪聲或者抖動(dòng)注入加法器105以便消除周期性的量化誤差。量化器107將數(shù)字塊101和抖動(dòng)源103的和舍入到2-m的最接近的倍數(shù)，其中m是DTC111的輸入的位寬度?，F(xiàn)有技術(shù)圖2示出了DDS100的時(shí)序圖。第A行示出了參考時(shí)鐘。第B行示出了數(shù)字塊101的輸出v(n)，即在小數(shù)點(diǎn)后具有k個(gè)比特的一連串分?jǐn)?shù)。第C行示出了數(shù)字塊的輸出en1(n)，即用于指示被啟動(dòng)以產(chǎn)生脈沖的時(shí)鐘周期的啟動(dòng)信號(hào)。數(shù)字塊的輸出v(n)和en1(n)描述了可以認(rèn)為是合成器輸出的理想(無量化或失配誤差)版本的脈沖波形。信號(hào)v(n)與含于理想脈沖波形的脈沖的脈沖延遲成比例。第D行示出了理想的脈沖波形。它由一列脈沖組成。脈寬等于Tclk/2，與參考時(shí)鐘的脈寬相同。脈沖的上升沿相對(duì)于參考時(shí)鐘的上升沿延遲，其中延遲量與v(n)的值成比例。信號(hào)v(n)和en1(n)中的改變，即更新，發(fā)生在參考時(shí)鐘的上升沿。在2個(gè)上升時(shí)鐘沿之間的間隔內(nèi)，理想的脈沖波形僅當(dāng)en1(n)＝1時(shí)含有上升沿。可以這樣說，即en1(n)＝1使得該周期能夠產(chǎn)生脈沖，并且在周期結(jié)束之前及時(shí)定位脈沖的上升沿。具體地，定位脈沖以便從時(shí)鐘的上升沿到脈沖的上升沿的時(shí)延等于v(n)×Tclk。v(n)是0到1-2-k之間的分?jǐn)?shù)。數(shù)字塊輸出的位寬度k設(shè)置用于延遲理想化脈沖波形中的脈沖的分辨率，即設(shè)置理想化脈沖波形的周期。在圖2的實(shí)例波形第D行中，周期是(1+3/32)×Tclk。周期Tout受限于用于設(shè)置周期的分辨率以及Tclk≤Tout≤max{Tout}。最大的Tout，即max{Tout}，歸結(jié)于某種硬件或軟件的考慮，其將取決于實(shí)施。由于理想化脈沖波形的輸出頻率Fout是Tout的倒數(shù)，k還設(shè)置了用于將Fout設(shè)置在以下范圍內(nèi)的分辨率Foutmin＜＝Fout＜＝Fclkmin{Fout}≤Fout≤Fclk其中min{Fout}＝(max{Tout})-1。數(shù)字塊輸出的位寬度k超過DTC輸入的位寬度m。在圖2中，因?yàn)閿?shù)字塊的輸出v(n)是一連串5比特的二進(jìn)制數(shù)(具有分母25或32的分?jǐn)?shù))，所以k＝5，以及因?yàn)镈TC的輸入w(n)是一連串3比特的二進(jìn)制數(shù)(具有分母23或8的分?jǐn)?shù))，所以m＝3。盡管圖2是出于說明的目的，然而實(shí)際上典型的應(yīng)用很可能具有大于k＝5以及m＝3的位寬度。因此量化是必要的，并且如文中所述通過抖動(dòng)源103、加法器105以及量化器107來實(shí)現(xiàn)。由于量化，就脈沖延遲時(shí)間而言并不保持精確定時(shí)。這種對(duì)誤差的定時(shí)使得抖動(dòng)(jitter)及量化誤差能量出現(xiàn)在DTC輸出的頻譜中。然而，注意到DTC的輸出具有與理想化脈沖波形相同的頻率分辨率，并且如以上所提及的，該分辨率是由數(shù)字塊輸出v(n)的位寬度設(shè)置的。如文中所指出的，量化器107對(duì)數(shù)字塊101和抖動(dòng)源103的和進(jìn)行舍入。第E和F行示出了抖動(dòng)源和加法器的2的補(bǔ)數(shù)輸出(complementoutput)。抖動(dòng)源是均勻分布在-2-m-1≤d(n)≤2-m-1范圍內(nèi)的離散隨機(jī)變量。本領(lǐng)域的工作人員可以認(rèn)識(shí)到，圖2中對(duì)范圍的限制是正/負(fù)二分之一個(gè)量化間隔，或者2-4＝1/16。第F行示出了加法器105的2的補(bǔ)數(shù)輸出。作為例子，在圖2中的第二周期內(nèi)v(n)＝3/32。那么v(n)+d(n)在1/32≤v(n)+d(n)＜5/32的范圍內(nèi)，并且由于量化器舍入到2-m或1/8的最接近的倍數(shù)，因此得到q(n)＝0或1/8。因而，可以示出量化器舍入到q(n)＝0的概率為1/4并且舍入到q(n)＝1/8的概率為3/4。在具有v(n)＝3/32的周期的總體均值中，計(jì)算出平均誤差為-3/32×(1/4)+1/32×(3/4)＝0。本領(lǐng)域的工作人員會(huì)進(jìn)一步認(rèn)識(shí)到，在大量周期的總體均值中，定時(shí)誤差由于量化而趨近于零。由于舍入，量化器輸出范圍是0到1.000，并且在小數(shù)點(diǎn)前需要數(shù)字。另一方面，對(duì)于DTC輸入來說，小數(shù)點(diǎn)前沒有數(shù)字并且范圍是0到二進(jìn)制數(shù)0.111，代表7/8。w(n)＝1.000不是有效的DTC輸入。w(n)＝1.000通常不是用于實(shí)現(xiàn)DTC的有效DTC輸入是因?yàn)槿绻行?，則它會(huì)對(duì)應(yīng)于延遲了Tclk的脈沖，即相對(duì)于時(shí)鐘周期n的上升沿一個(gè)時(shí)鐘周期。利用w(n+1)＝0同樣可以產(chǎn)生等效脈沖，即相對(duì)于時(shí)鐘周期n+1的上升沿的零延遲。信號(hào)q(n)和en1(n)通過求模模塊109耦合于DTC的輸入。圖2中的第H和I行示出了求模模塊的輸出。在q(n)不等于1.000或don’tcare的周期內(nèi)，求模模塊相當(dāng)于透明通過。換句話說，在這樣的周期內(nèi)，w(n)＝q(n)并且en2(n)＝en1(n)。在q(n)＝1.000的周期內(nèi)，求模模塊輸出w(n)＝don’tcare以及en2(n)＝0。此外，在下一時(shí)鐘周期，周期#n+1，求模模塊輸出w(n)＝0以及en2(n)＝1。在q(n)＝don’t_care的周期內(nèi)，求模模塊通過w(n)＝don’t_care以及en2(n)＝en1(n)，除非在前一時(shí)鐘周期內(nèi)q(n-1)＝1.000。最后，高分辨率的數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)111用于在時(shí)域上的正確時(shí)刻精細(xì)定位輸出信號(hào)113的各邊沿。如本領(lǐng)域所公知的，DTC111的時(shí)間分辨率直接決定了輸出信號(hào)113的譜純度。輸出信號(hào)113是這樣的矩形波，其頻譜含有雜波和可測噪聲基底。DTC在輸出產(chǎn)生相對(duì)于參考時(shí)鐘延遲的脈沖。圖2的第J行示出了脈沖寬度為Tclk/2。從參考時(shí)鐘的上升沿到輸出脈沖的上升沿可以測量出理想的時(shí)延量，并且該時(shí)延量等于w(n)×Tclk。圖2中第D行中的理想波形和第K行中所示出的量化誤差以及諸如DTC失配誤差的其它誤差項(xiàng)的數(shù)學(xué)相加，等于實(shí)際的合成器輸出Out(t)。如第K行所示，量化誤差沒有圖案。量化誤差中的任何圖案會(huì)造成Out(t)的頻譜中的譜線或雜波。抖動(dòng)消除了量化誤差具有圖案并且因此消除了量化誤差在Out(t)的頻譜中造成雜波。DTC誤差是由于DTC非理想化而造成的輸出脈沖在延時(shí)方面的誤差。兩類DTC誤差是DTC失配誤差和DTC熱噪聲或設(shè)備噪聲誤差。DTC失配誤差指的是具有離散分布的誤差，即可能的值的有限集合，并且其與DTC的輸入信號(hào)w(n)相關(guān)。舉例來說，DTC失配誤差可以是由于使用抽頭延遲線實(shí)現(xiàn)的DTC中有限的抽頭匹配精度造成的。對(duì)于可能的w(n)的集合中的每個(gè)元素來說，在可能的失配誤差值的集合中都有關(guān)聯(lián)的元素。在一個(gè)周期內(nèi)，在響應(yīng)w(n)中生成的脈沖的失配誤差以1.0的概率等于在該周期內(nèi)與w(n)的值關(guān)聯(lián)的元素。另一方面，DTC熱噪聲是隨機(jī)的，與w(n)不相關(guān)。雖然現(xiàn)有技術(shù)系統(tǒng)中的抖動(dòng)消除了量化誤差對(duì)雜波的影響，但是其并未減少失配誤差對(duì)雜波的影響。與在圖1中看到的系統(tǒng)關(guān)聯(lián)的一個(gè)問題在于其在最大雜波電平取決于DTC誤差的情況下使用抖動(dòng)。在無線接收機(jī)中，獲得足夠低的雜散發(fā)射以使用DDS來產(chǎn)生LO信號(hào)要求極其精確的DTC。使用當(dāng)前的技術(shù)，例如如此精確的DTC并不實(shí)際，其使得現(xiàn)有技術(shù)系統(tǒng)非常難于在實(shí)際應(yīng)用中使用。因此，對(duì)提供具有改善量化誤差和失配以降低整體雜散發(fā)射存在需要。
發(fā)明內(nèi)容本發(fā)明針對(duì)改進(jìn)型抖動(dòng)，其不僅有效消除直接數(shù)字合成器中量化誤差對(duì)雜散發(fā)射的影響，而且還減少失配誤差對(duì)任何雜散發(fā)射的影響。根據(jù)本發(fā)明，數(shù)字塊的輸出用于計(jì)算進(jìn)入隨機(jī)訪問存儲(chǔ)器(RAM)的表格的地址。圖1是示出了在直接數(shù)字合成器(DDS)中使用抖動(dòng)的現(xiàn)有技術(shù)框圖；圖2是現(xiàn)有技術(shù)圖1中所示的DDS的現(xiàn)有技術(shù)時(shí)序圖；圖3是示出了根據(jù)本發(fā)明引入抖動(dòng)來減少數(shù)字-時(shí)間轉(zhuǎn)換器誤差的框圖；圖4是時(shí)間線圖，其說明了對(duì)圖3中所示的數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)的理想延遲與地址的比較、理想延遲與輸入的比較以及實(shí)際延遲與輸入的比較；圖5是用于減少如圖3所示的DTC誤差的系統(tǒng)和方法的可選實(shí)施例；圖6是用于減少如圖3所示的DTC誤差的系統(tǒng)和方法的另一可選實(shí)施例。具體實(shí)施例方式雖然本說明書包括了被認(rèn)為是新穎的、限定本發(fā)明的特征的權(quán)利要求，但是相信通過考慮以下結(jié)合附圖的描述，將會(huì)更好地理解本發(fā)明，圖中沿用相同的參考數(shù)字。當(dāng)DTC輸出中對(duì)脈沖延遲的定時(shí)誤差由量化誤差控制時(shí)，現(xiàn)有技術(shù)抖動(dòng)從兩方面有效地顯著降低了合成器輸出的頻譜中的雜波。首先，如文中所描述的，現(xiàn)有技術(shù)系統(tǒng)分解了與合成器所產(chǎn)生的輸出脈沖關(guān)聯(lián)的定時(shí)誤差中的圖案。特別地，合成器分解了定時(shí)誤差中由于量化而造成的圖案，盡管其不能夠分解定時(shí)誤差中由于DTC失配所造成的圖案。其次，同樣如文中所描述的，在大量輸出周期的總體均值中，由于量化而造成的定時(shí)誤差趨近于零。不幸的是，當(dāng)DTC失配誤差相比于量化誤差在量級(jí)上增加時(shí)，現(xiàn)有技術(shù)抖動(dòng)日趨不能實(shí)現(xiàn)那兩方面?，F(xiàn)有技術(shù)抖動(dòng)消除了量化誤差對(duì)雜波的影響，但卻不能夠減少DTC失配誤差的影響。在本發(fā)明中，通過提供查找表(look-uptable)克服了這一問題，該查找表將2k個(gè)等間隔延遲映射到用于與抖動(dòng)源結(jié)合的2k個(gè)值。如現(xiàn)有技術(shù)系統(tǒng)中，數(shù)字塊輸出v(n)對(duì)應(yīng)于理想化脈沖波形中一個(gè)脈沖的延遲量。在en1(n)＝1(并且因此v(n)不等于don’t_care)的周期內(nèi)，電路讀取對(duì)應(yīng)于該周期內(nèi)v(n)的值的查找表值。然后將所讀取的值與抖動(dòng)源結(jié)合并將其量化，并且將量化器輸出斷言(assert)于DTC輸入。量化器輸出的統(tǒng)計(jì)量由所讀取的值控制。如果所讀取的值介于兩個(gè)量化電平之間，那么量化器輸出的值以概率P等于偏左的量化電平，并且以概率1-P等于偏右的量化電平。查找表值設(shè)置了P的值。假設(shè)v(n)的相同值同樣出現(xiàn)在其它周期內(nèi)，則含有v(n)的值的大的周期集的平均延遲是gx×P+gx+2-m×(1-P)，其中g(shù)x是DTC針對(duì)w(n)＝x產(chǎn)生的實(shí)際(包括失配誤差的)延遲，以及gx+2-m是DTC針對(duì)w(n)＝x+2-m產(chǎn)生的實(shí)際延遲。所讀取的表值控制P，并且因此控制平均延遲。盡可能精確地設(shè)置查找表值以便得到趨近于理想延遲量的平均延遲，即v(n)×Tclk。通過首先測量在DTC輸出的脈沖延遲與DTC輸入w(n)的值的比較來找到裝載在查找表中的值。然后在提供查找表值的計(jì)算中使用該測量。DTC測量、查找表值計(jì)算以及裝載查找表可以在生產(chǎn)過程中一次進(jìn)行。可選地，設(shè)備可以含有自動(dòng)測量DTC的電路，其中微處理器用于計(jì)算表值并裝載表格。該電路可以周期性地操作，在溫度或供電電壓可能改變DTC特性的間隔更新表格。如果需要中斷合成器輸出以便更新表值，則更新可以發(fā)生在例如分組間時(shí)間(inter-packettime)?，F(xiàn)參照圖3，DDS300包括數(shù)字塊301，其用于提供輸入到乘法器307的k比特寬的數(shù)字。如本領(lǐng)域工作人員可以認(rèn)識(shí)到的，術(shù)語離散量化處理器或二進(jìn)制處理器也與數(shù)字塊301同義。如現(xiàn)有技術(shù)系統(tǒng)中，數(shù)字塊的輸出v(n)和en1(n)描述了可以認(rèn)為是理想的(非量化的、無誤差的)合成器輸出版本的脈沖波形。在2個(gè)上升時(shí)鐘沿之間的間隔內(nèi)，理想的脈沖波形僅在en1(n)＝1時(shí)含有上升沿。可以說，en1(n)＝1使得該周期能夠產(chǎn)生脈沖，并且及時(shí)定位脈沖以便上升沿出現(xiàn)在該周期結(jié)束之前。上升時(shí)鐘沿和脈沖的上升沿之間的延遲等于v(n)×Tc，其中v(n)是0到1-2-k之間的分?jǐn)?shù)。雖然RAM要求整數(shù)值輸出，但是v(n)是分?jǐn)?shù)，因此乘法器用于提供通過將v(n)中的小數(shù)點(diǎn)移位k個(gè)二進(jìn)制數(shù)位而得到的整數(shù)。乘法器的系數(shù)是2的冪，因此可以通過硬連線移位實(shí)現(xiàn)乘法器。將數(shù)字乘法器307的輸出用作進(jìn)入隨機(jī)訪問存儲(chǔ)器(RAM)305的數(shù)字地址。將RAM305的輸出提供給添加抖動(dòng)源307的加法器309。然后將加法器309的輸出提供給量化器311、求模模塊313和DTC317。如圖4所示，時(shí)間線圖說明了理想延遲與地址地比較、理想延遲與DTC317的輸入的比較以及如圖3所示的實(shí)際延遲與DTC317的輸入的比較。第A行示出了理想化的脈沖波形中脈沖的理想時(shí)延量與數(shù)字塊輸出寬度k等于5的地址的比較。如上所述，定位合成器輸出的理想化版本中的脈沖以便從時(shí)鐘的上升沿到脈沖的上升沿的時(shí)延等于v(n)×Tclk或addr×2-k×Tclk。令D(addr)＝addr×2-k×Tclk表示對(duì)于地址addr的理想延遲。第B行示出了DTC產(chǎn)生的脈沖的理想時(shí)延量與DTC輸入寬度m等于3時(shí)的DTC輸入w(n)的比較。從時(shí)鐘的上升沿到輸出脈沖的上升沿的理想延遲等于w(n)×Tclk，其中w(n)在0到1-2-m的范圍之間。圖4的第C行示出了在延遲周期非均勻間隔的情況下實(shí)際延遲的情形。因而時(shí)間線示出了對(duì)于0到7的DTC317的輸入值，DTC實(shí)際產(chǎn)生的延遲量。下面概述用于計(jì)算查找表值的過程。作為示例，當(dāng)該過程按照地址7進(jìn)行時(shí)，在地址7裝載的表值獲得以下信息。對(duì)應(yīng)于地址7的理想時(shí)延出現(xiàn)在w(n)＝1/8和w(n)＝2/8時(shí)的實(shí)際的DTC延遲之間的間隔內(nèi)，如圖4中箭頭401所指示的。在地址7裝載的表值中所獲得的其它信息是以下2個(gè)時(shí)間增量值之間的比D(addr＝7)與在w(n)＝1/8時(shí)實(shí)際的DTC延遲之間的差，以及在w(n)＝2/8與w(n)＝1/8時(shí)實(shí)際的DTC延遲之間的差。通過在工廠的一次性設(shè)置，或在操作期間的周期性設(shè)置，對(duì)DTC進(jìn)行測量。這是使用工廠的測量設(shè)備或使用專門設(shè)計(jì)來測量DTC的片上電路來實(shí)現(xiàn)的。特別地，所測量的是DTC輸出的脈沖延遲與DTC的輸入值w(n)的比較。圖4第C行示出了可以收集的測量數(shù)據(jù)的例子。在收集測量之后可以計(jì)算表值。對(duì)于每個(gè)地址，計(jì)算存儲(chǔ)在該地址的值為value(addr)=x+2-m(D(addr)-gxgx+2-m-gx)=x+2-mϵ]]>其中k是數(shù)字塊的輸出的位寬度。在圖4中k＝5。m是DTC的輸入的位寬度。在圖4中m＝3。如以上所定義的，D(addr)＝addr×2-k×Tclk。作為例子，在圖4中，D(7)＝7/32×Tclk以及D(20)＝20/32×Tclk。x＝在DTC不產(chǎn)生大于D(addr)的脈沖延遲的情況下可以應(yīng)用于DTC輸入的最大值，即最大的w(n)。在時(shí)間線上一起繪制了實(shí)際的脈沖延遲和D(addr)，如圖4中，并且發(fā)現(xiàn)相對(duì)于D(addr)偏左或正好與D(addr)重合的延遲。那么x便是對(duì)應(yīng)于該點(diǎn)的w(n)。作為例子，在圖4中addr＝7時(shí)x＝1/8，以及addr＝20時(shí)x＝4/8。gx＝DTC在w(n)＝x時(shí)產(chǎn)生的實(shí)際延遲；gx+2-m＝DTC在w(n)＝x+2-m(如果x+2-m＜1.000)時(shí)產(chǎn)生的實(shí)際延遲；Tclk如果x+2-m＝1.000。設(shè)計(jì)這一等式以獲得在DTC輸出的脈沖的理想延遲是D(addr)以及量化器隨機(jī)挑選了w(n)＝x或w(n)＝x+2-m的情況下的狀態(tài)，其中挑選w(n)＝x導(dǎo)致延遲小于理想值的脈沖，而挑選w(n)＝x+2-m導(dǎo)致延遲大于理想值的脈沖。本領(lǐng)域的工作人員可以認(rèn)識(shí)到量化器的輸出在囊括(即包含)非量化值的兩個(gè)量化電平之間抖動(dòng)。存儲(chǔ)在地址的值處于范圍[x，x+2-m]內(nèi)。由于抖動(dòng)范圍在-2-m-1≤d(n)＜2-m-1上，并且量化器量化到2-m的最接近的倍數(shù)，因此可以容易看出量化器的輸出要么等于w(n)＝x，要么等于w(n)＝x+2-m。存儲(chǔ)在該地址的值正好等于x時(shí)是例外。在這種情況下，量化器量化到w(n)＝x的概率為1.0。量化器的輸出以概率P等于理想偏左的電平，即w(n)＝x，以及以概率1-P等于偏右的電平，即w(n)＝x+2-m?？梢允境?，由于抖動(dòng)是均勻分布在范圍-2-m-1≤d(n)＜2-m-1上的離散隨機(jī)變量，因此得到P等于1-ε。對(duì)ε的定義體現(xiàn)于以上等式中。注意到該結(jié)果，即P＝1-ε，是假設(shè)抖動(dòng)源的位寬度超過存儲(chǔ)在RAM地址的字的位寬度。此外，厄普西隆(epsilon)等于以下2個(gè)時(shí)間增量值之間的比D(addr)與在w(n)＝x時(shí)實(shí)際的DTC延遲之間的差，以及在w(n)＝x+2-m與w(n)＝x時(shí)實(shí)際的DTC延遲之間的差。顯然0≤ε＜1。注意到，ε占據(jù)了存儲(chǔ)在RAM的字的h-m個(gè)最低有效位，并且x占據(jù)了m個(gè)最高有效位。對(duì)于存儲(chǔ)在RAM中的每一個(gè)表值來說，都存在ε的和P＝1-ε的對(duì)應(yīng)值。作為例子，對(duì)于地址7存在P＝1-ε的對(duì)應(yīng)值。還存在x的對(duì)應(yīng)值，偏左的量化電平。在地址等于7的周期內(nèi)得到的平均延遲是gx×P+gx+2-m×(1-P)，其中如以上所定義的，gx是在w(n)＝x時(shí)實(shí)際得到的延遲(包括失配誤差)，以及gx+2-m是在w(n)＝x+2-m時(shí)實(shí)際得到的延遲。換句話說，由gx×P+gx+2-m×(1-P)給出在地址等于7的有限數(shù)量的周期集上的平均延遲。平均延遲(利用該表達(dá)式計(jì)算的)等于假設(shè)良好測量下達(dá)到合適精確度的理想延遲D(addr)。在測量理想以及RAM字的位寬度無限的限制下，平均延遲趨近于理想延遲。可以示出，合成器輸出的頻譜中的最高雜波電平取決于查找表的精確度，而查找表的精確度又取決于測量的精確度。以上提及的占據(jù)了存儲(chǔ)在RAM的字的最低有效位的ε的值控制P。x和ε一起控制平均延遲。使用在DTC上獲得的測量，利用以上等式得到ε的值。圖3所示的DDS300中，求模模塊313具有與現(xiàn)有技術(shù)DDS中相同的功能性。在q(n)＝1.000的周期內(nèi)，求模模塊輸出q(n)＝don’t_care以及en2(n)＝0。此外，在下一時(shí)鐘周期，周期#n+1，求模模塊輸出q(n)＝0以及en2(n)＝1。因而q(n)＝1.000在周期n+1內(nèi)引起q(n)＝0.000，對(duì)應(yīng)于相對(duì)于時(shí)鐘周期n的上升沿延遲Tclk的脈沖。出于此原因，對(duì)gx+2-m的定義含有IF語句，其在x＝1-2-m的情況下將gx+2-m設(shè)為等于Tclk。如果DTC失配誤差不嚴(yán)重，則作為例子，對(duì)于從27到31或28到31的地址范圍，以上等式中的x可以是7/8。應(yīng)當(dāng)注意，對(duì)于x＝7/8，x+2-m＝8/8＝1。在地址處于針對(duì)x＝7/8的范圍的周期內(nèi)，w(n)在周期n內(nèi)的7/8與周期n+1內(nèi)的0之間抖動(dòng)。如果DTC失配誤差嚴(yán)重，則作為例子，以上等式中的x可以是5/8，甚至是對(duì)于地址＝31。這代表在DTC中，延遲顯著大于標(biāo)稱值。在具有地址＝31的周期內(nèi)，w(n)在周期n內(nèi)的5/8與周期n內(nèi)的6/8之間抖動(dòng)。由于RAM輸出r(n)決不等于1.000，因此求模模塊在100％的時(shí)間透明通過。在另一種情況下，DTC失配誤差嚴(yán)重，對(duì)于從20到31的整個(gè)地址范圍，x可以是例如7/8。在具有此范圍中的地址的周期內(nèi)，w(n)在周期n內(nèi)的7/8與周期n+1內(nèi)的0之間抖動(dòng)。在對(duì)文中所定義的理想DTC的描述中，對(duì)于w(n)＝0，輸出的脈沖的延遲是零，其中從時(shí)鐘的上升沿測量延遲。換句話說，對(duì)于w(n)＝0，輸出脈沖的上升沿與參考時(shí)鐘的上升沿對(duì)齊。這并不是對(duì)w(n)＝0時(shí)的理想延遲的唯一可能的識(shí)別，并且不同的方法可能便于某些應(yīng)用。對(duì)于某些應(yīng)用來說，合成器輸出與參考時(shí)鐘的對(duì)齊，即相對(duì)于參考時(shí)鐘的相位，可能并不重要。對(duì)輸出信號(hào)僅有的要求可能是譜純度，換句話說，即是使脈沖在時(shí)間上均勻間隔的定時(shí)誤差。在這種情況下，為了計(jì)算RAM表值，考慮DTC在w(n)＝0時(shí)產(chǎn)生的實(shí)際延遲作為理想延遲是方便的。這在圖3中進(jìn)行了說明，其中看出w(n)＝0時(shí)的實(shí)際延遲與w(n)＝0時(shí)的理想延遲對(duì)齊。然而注意到，一旦建立針對(duì)w(n)＝0的理想延遲，就沒有了識(shí)別w(n)不等于零(即是除了w(n)＝0之外的w(n))時(shí)的理想延遲的靈活性。為了保持譜純度，要求理想延遲與w(n)的比較以間隔2-m×Tclk在時(shí)間上均勻隔開，如圖3所示。此外，一旦建立針對(duì)w(n)＝0的理想延遲，就沒有了識(shí)別理想延遲與地址的比較的靈活性。地址＝0時(shí)的理想延遲與w(n)＝0時(shí)的理想延遲對(duì)齊，如圖3所示。要求理想延遲與地址的比較以間隔2-k×Tclk在時(shí)間上均勻隔開，如圖3所示。即使相對(duì)于參考時(shí)鐘的相位是重要的，仍然存在針對(duì)計(jì)算RAM表值的方法的一些靈活性。作為例子，產(chǎn)生Fout＝2/3×Fclk的兩個(gè)序列是v1(n)＝0，16，x，0，16，x…和v2(n)＝30，x，14，30，x，14，…。舉例來說，假設(shè)RAM查找表值是利用w(n)＝0時(shí)的理想延遲計(jì)算，從時(shí)鐘沿測量并被標(biāo)識(shí)為零。保證在v1(n)情況下的合成器的輸出具有與參考時(shí)鐘的邊沿對(duì)齊的邊沿(假設(shè)查找表計(jì)算中所使用的測量是精確的)?，F(xiàn)在假設(shè)RAM表值是利用DTC在w(n)＝0時(shí)為了計(jì)算RAM表值而考慮了理想延遲所實(shí)際產(chǎn)生的延遲計(jì)算的。在v2(n)情況下的合成器的輸出可能實(shí)際具有比在v1(n)情況下更接近于與時(shí)鐘沿對(duì)齊的邊沿?？梢岳眠@樣的控制邏輯來實(shí)現(xiàn)數(shù)字塊，即該控制邏輯通過輸出例如序列v2(n)而非v1(n)來操縱相位。因而，本發(fā)明涉及提供RAM305內(nèi)的查找表，其從2k個(gè)等間隔延遲映射到用于與抖動(dòng)源結(jié)合的2k個(gè)值?；贒TC217的測量計(jì)算存儲(chǔ)在查找表中的值。由DDS200產(chǎn)生的雜散發(fā)射電平將取決于查找表的精確度，而查找表的精確度又取決于DTC217的測量精度。文中所描述的本發(fā)明應(yīng)用于失配誤差是非零值的時(shí)候，并且不同于現(xiàn)有技術(shù)形式的抖動(dòng)，其即使在數(shù)字塊輸出的位寬度并未超過DTC輸入的位寬度的情況下也是有效的。如果現(xiàn)有技術(shù)圖1的DDS100在數(shù)字塊輸出產(chǎn)生調(diào)制序列，并且因此在DDS輸出113產(chǎn)生FM/PM調(diào)制矩形波，則失配誤差不是周期性的。然而，如果利用頻譜分析儀測量矩形波輸出113的頻譜，則仍有可能會(huì)觀察到由于失配誤差所造成的雜波。這取決于專門針對(duì)測量雜波的頻譜分析儀設(shè)置。頻譜分析儀在每個(gè)分辨單元所花費(fèi)的時(shí)間取決于掃描時(shí)間和其它參數(shù)。降低失配誤差雜波的方法常常保留對(duì)何時(shí)調(diào)制DDS輸出的要求。圖5說明了本發(fā)明的可選實(shí)施例，其描述了用于提供減少RAM的長度(即地址數(shù))的裝置的直接數(shù)字合成器500。將數(shù)字塊501的輸出舍入到RAM511地址的位寬度。與圖3相比較，這是使用附加抖動(dòng)源503和量化器507來實(shí)現(xiàn)的。例如，如果RAM511是32地址RAM，那么量化器507會(huì)將加法器505的輸出舍入到5比特。然后將其輸入到乘法器509并提供給RAM511。然后將RAM511的數(shù)據(jù)輸出供給加法器515，加法器515結(jié)合抖動(dòng)源513將j個(gè)比特提供給量化器517。如文中所指出的，量化器517向求模模塊519提供范圍從0到1且包括0和1的數(shù)。在q(n)＝1.000的周期內(nèi)，求模模塊輸出w(n)＝don’t_care和en2(n)＝0。此外，在下一時(shí)鐘周期內(nèi)，周期#n+1，求模模塊輸出w(n)＝0和en2(n)＝1。因而，存在兩個(gè)量化階段。量化器507將數(shù)據(jù)量化到RAM511輸入的長度。第二量化器(量化器517)階段用于將數(shù)量化到DTC521所要求的輸入長度。圖6說明了本發(fā)明的另一可選實(shí)施例，其描述了直接數(shù)字合成器600，該直接數(shù)字合成器提供RAM用于從DTC輸入值映射到與抖動(dòng)源結(jié)合的值，為DTC中的信號(hào)路徑上的一個(gè)或多個(gè)延遲元件創(chuàng)建控制信號(hào)。該控制信號(hào)是隨機(jī)的，具有由表值控制的統(tǒng)計(jì)量。如文中所指出的，加法器605將抖動(dòng)源603與數(shù)字塊601的輸出相結(jié)合以向量化器607提供j比特寬的數(shù)。量化器舍入到2-m的最接近的倍數(shù)，產(chǎn)生應(yīng)用于求模模塊609的輸出信號(hào)q(n)。求模模塊對(duì)于q(n)的所有值都是透明的，除了q(n)＝1.000，求模模塊將其推進(jìn)下一時(shí)鐘周期。將求模模塊的輸出應(yīng)用于DTC611和乘法器614。乘法器向RAM615的地址端口提供整數(shù)乘積w(n)×2-m，并且讀取存儲(chǔ)在那里的值。加法器617計(jì)算所讀取的值與抖動(dòng)源621的和。通過2級(jí)量化器619量化加法器617的輸出。將1比特量化器輸出e(n)應(yīng)用于DTC613的控制端口610。在控制端口610的信號(hào)e(n)控制DTC中信號(hào)路徑上的單個(gè)延遲元件。在en2(n)＝1的周期內(nèi)，DTC產(chǎn)生延遲w(n)×2-m+e(n)×δ+mism{w(n)}的脈沖，其中e(n)為0或1，并且mism{w(n)}是與該周期內(nèi)w(n)的值關(guān)聯(lián)的失配誤差。由e(n)控制的延遲元件在e(n)＝1時(shí)引入δ的延遲，以及在e(n)＝0時(shí)引入零延遲。抖動(dòng)源均勻分布在-1/2與1/2之間，并且存儲(chǔ)在RAM查找表中的值處于0到1之間。因而在周期#n，量化器輸出0的概率P(n)由P＝1-r(n)給出，其中r(n)是在該周期內(nèi)從RAM讀取的值。量化器輸出1的概率是1-P。假定在特定周期內(nèi)從RAM讀取的值是r(n)＝tv(7)，其中tv(7)是存儲(chǔ)在地址7的表值。在讀取地址7處的值的所有周期的集合上所計(jì)算的DTC輸出的平均脈沖延遲等于w(n)×2-m+(1-P)×δ+mism{w(n)＝2-m×7}，其中P＝1-tv(7)，并且mism{w(n)＝2-m×7}項(xiàng)是與w(n)＝2-m×7關(guān)聯(lián)的失配誤差。使用mism{w(n)}的且達(dá)到測量精確程度的測量值計(jì)算查找表值，并且將精確的表值裝載在RAM中，(1-P)×δ項(xiàng)抵消了失配誤差項(xiàng)。在DDS600的變體中，量化器619輸出0和-1，其中應(yīng)用于控制端口610的-1以增量(delta)降低延遲。在另一變體中，量化器619為2比特寬并且輸出0、1和-1。在又一變體中，在DTC中的信號(hào)路徑上存在多于一個(gè)的延遲元件。合并到DTC中的多路復(fù)用器可以針對(duì)選擇輸入使用w(n)，并且然后將端口610處的控制信號(hào)路由至2m個(gè)延遲元件之一。延遲元件由于失配而提供不同的延遲增量(delta-delay)，因此在特定周期內(nèi)的δ取決于在該周期內(nèi)(并且因此在該周期內(nèi)的w(n)上)所挑選的特定的延遲元件?？傊?，本發(fā)明定義了一種新的抖動(dòng)方法，其通過使用至少一個(gè)抖動(dòng)源以及從2k個(gè)等間隔延遲映射到用于與抖動(dòng)源結(jié)合的2k個(gè)值的RAM，不但消除了量化誤差對(duì)雜散發(fā)射的影響，而且還減少了失配誤差對(duì)這些發(fā)射的影響。雖然已經(jīng)說明并描述了本發(fā)明的優(yōu)選實(shí)施例，但是顯然并不會(huì)如此限制本發(fā)明。在不背離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，本領(lǐng)域的工作人員會(huì)想到數(shù)目眾多的修改、改變、變體、置換和等效。權(quán)利要求1.一種包括用于降低數(shù)字-時(shí)間轉(zhuǎn)換器(DTC)雜波的系統(tǒng)的直接數(shù)字合成器(DDS)，包括至少一個(gè)抖動(dòng)源；隨機(jī)訪問存儲(chǔ)器(RAM)，包括用于存儲(chǔ)延遲誤差值的查找表；以及其中將所述查找表的輸出與所述抖動(dòng)源相結(jié)合，用于補(bǔ)償所述DTC中的不等單位延遲值。2.根據(jù)權(quán)利要求1的所述DDS，其中所述DTC包括具有多路復(fù)用至輸出的串連反相器的數(shù)字延遲線。3.根據(jù)權(quán)利要求2的所述DTC，其中針對(duì)延遲值單獨(dú)調(diào)整所述串連的反相器。4.根據(jù)權(quán)利要求2的所述DTC，其中在所述多路復(fù)用的輸出路徑中提供單獨(dú)的延遲調(diào)整。5.根據(jù)權(quán)利要求1的所述DDS，其中在所述RAM中確定、維持和更新所述延遲誤差值。6.根據(jù)權(quán)利要求1的所述DDS，進(jìn)一步包括離散處理器，所述離散處理器確定所述DTC的理想延遲值，用于路由至所述DDS的輸出。7.根據(jù)權(quán)利要求6的所述DDS，其中通過所述存儲(chǔ)的延遲誤差值來修改所述離散處理器的理想延遲值。8.根據(jù)權(quán)利要求7的所述DDS，其中從所述理想延遲值產(chǎn)生已修改的延遲值，用于與所述至少一個(gè)抖動(dòng)源求和。9.根據(jù)權(quán)利要求1的所述DDS，其中對(duì)通過將所述查找表的輸出與所述抖動(dòng)源相結(jié)合所產(chǎn)生的值進(jìn)行舍入。10.根據(jù)權(quán)利要求1的所述DDS，其中提供通過將所述查找表的輸出與所述抖動(dòng)源相結(jié)合所產(chǎn)生的值作為所述DTC的輸入，用于提供可調(diào)延遲。全文摘要一種直接數(shù)字合成器(DDS)(300)，其使用用于降低數(shù)字－時(shí)間轉(zhuǎn)換器(DTC)(317)中的雜散發(fā)射的系統(tǒng)。該DDS(300)包括一個(gè)或多個(gè)抖動(dòng)源(307)以及隨機(jī)訪問存儲(chǔ)器(RAM)(305)。此RAM(305)通過使用查找表的輸出來利用存儲(chǔ)了延遲誤差值的查找表，該查找表的輸出與抖動(dòng)源(307)相結(jié)合以補(bǔ)償DTC(317)中的不等單位延遲值。文檔編號(hào)H03B21/00GK101032074SQ200580033286公開日2007年9月5日申請日期2005年9月14日優(yōu)先權(quán)日2004年9月30日發(fā)明者托馬斯·L·格拉迪沙爾,羅伯特·E·施滕格爾申請人:摩托羅拉公司