專利名稱：一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，具體地說，是一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路及其方法。
背景技術(shù)：
失調(diào)電壓是高性能CMOS電路設(shè)計(jì)中需要考慮的一個(gè)重要參數(shù)。在實(shí)際的信道中，電路的失調(diào)電壓主要是由制造工藝的不確定性和封裝后的機(jī)械壓力引起的。如運(yùn)放的失調(diào)電壓大小，主要是由輸入輸出級差動對的差異決定。同時(shí)差分輸入信號本生也可能含有失調(diào)電壓。失調(diào)電壓在一定程度上決定了產(chǎn)品的性能或成品率。
當(dāng)不采用校準(zhǔn)技術(shù)時(shí)，一個(gè)好的CMOS模擬電路在遵循版圖設(shè)計(jì)規(guī)則的情況下，失調(diào)電壓通常在±5my范圍內(nèi)。加大輸入輸出級差動對的尺寸可以減小失調(diào)電壓，但這樣設(shè)計(jì)的結(jié)果會使輸入輸出電容變得過高，嚴(yán)重的降低了電路的速度。因此，很多高精度系統(tǒng)需要用電子學(xué)方法來消除失調(diào)。通常自動歸零的方法需要采用無源器件如電容和開關(guān)或需要特殊的運(yùn)放架構(gòu)來獲得失調(diào)補(bǔ)償。
正因如此，發(fā)明人有鑒于已知技術(shù)的缺點(diǎn)，經(jīng)過試驗(yàn)與研究，開發(fā)出本發(fā)明“數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路”。

發(fā)明內(nèi)容
本發(fā)明的一目的在于不采用無源器件如電容和開關(guān)而實(shí)現(xiàn)校準(zhǔn)運(yùn)放失調(diào)電壓且具有精度容易控制，功耗低的電路。
為了實(shí)現(xiàn)上述目的，本發(fā)明一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路，包括比較器、控制邏輯和電流型數(shù)模轉(zhuǎn)換器三個(gè)部分。其特征在于，其中
運(yùn)算放大器第一級的輸出電壓輸出到校準(zhǔn)電路，同時(shí)接收校準(zhǔn)電路提供的校準(zhǔn)電流，使失調(diào)電壓得到校準(zhǔn)；運(yùn)算放大器第二級接收運(yùn)算放大器第一級的輸出電壓，并輸出信號；一比較器，該比較器比較運(yùn)放輸入短接時(shí)的輸出信號，給校準(zhǔn)控制邏輯提供失調(diào)電壓的校準(zhǔn)信息是失調(diào)電壓的極性；一控制邏輯，在時(shí)鐘的控制下，記錄比較器輸出的信號，生成控制信息輸入給電流型數(shù)模轉(zhuǎn)換器；一電流型數(shù)模轉(zhuǎn)換器，將控制信息轉(zhuǎn)換成電流，用于校準(zhǔn)運(yùn)放的失調(diào)電壓。


圖1是自動校準(zhǔn)運(yùn)放失調(diào)電壓的電路結(jié)構(gòu)圖；圖2是校準(zhǔn)電路的結(jié)構(gòu)圖；圖3是采用自動校準(zhǔn)控制邏輯校準(zhǔn)一運(yùn)放失調(diào)電壓的電路結(jié)構(gòu)圖；圖4是采用精度為6bit模數(shù)轉(zhuǎn)換器校準(zhǔn)的控制邏輯時(shí)序圖；圖5是校準(zhǔn)過程中運(yùn)算放大器和I_DAC的輸出圖；圖6是不同輸入失調(diào)電壓經(jīng)補(bǔ)償后的仿真結(jié)果圖。
具體實(shí)施例方式
自動校準(zhǔn)運(yùn)放失調(diào)電壓的電路結(jié)構(gòu)如圖1所示，整個(gè)自動校準(zhǔn)運(yùn)放失調(diào)電壓的電路由運(yùn)算放大器1、比較器4、校準(zhǔn)邏輯7組成，運(yùn)算放大器1連接于比較器4，比較器4連接于校準(zhǔn)邏輯7。而運(yùn)算放大器1由運(yùn)算放大器第一級2、運(yùn)算放大器第二級3組成，運(yùn)算放大器第一級2連接于運(yùn)算放大器第二級3。校準(zhǔn)邏輯7由控制邏輯5、電流型數(shù)模轉(zhuǎn)換器6組成，控制邏輯5連接于電流型數(shù)模轉(zhuǎn)換器6。運(yùn)放第一級2的輸出電壓輸出到比較器4，啟動信號輸入到比較器4和校準(zhǔn)邏輯7，時(shí)鐘信號輸入到校準(zhǔn)邏輯7。
首先將運(yùn)算放大器1的輸入端正和輸入端負(fù)連接到共模電壓，同時(shí)復(fù)位校準(zhǔn)邏輯7；在啟動信號為高的情況下，比較器4比較運(yùn)算放大器第一級2的輸出電壓，生成Hold信號；在時(shí)鐘的控制下，控制邏輯開始計(jì)數(shù)，計(jì)數(shù)值V<n:0>通過電流型數(shù)模轉(zhuǎn)換器控制運(yùn)算放大器第一級2的輸出，將其輸出電平控制在共模輸出電壓的水平，也即消除了運(yùn)算放大器第一級2輸入失調(diào)電壓的影響。
其中，校準(zhǔn)邏輯7結(jié)構(gòu)如圖2所示，它是由兩相計(jì)數(shù)控制單元1、粗調(diào)計(jì)數(shù)單元2、細(xì)調(diào)計(jì)數(shù)單元3及電流型數(shù)模轉(zhuǎn)換器4組成?？梢钥闯鰣D1中的控制邏輯5實(shí)際上就是兩相計(jì)數(shù)控制單元1、粗調(diào)計(jì)數(shù)單元2、細(xì)調(diào)計(jì)數(shù)單元3組成的特殊計(jì)數(shù)器。首先粗調(diào)計(jì)數(shù)單元2開始計(jì)數(shù)，同時(shí)將計(jì)數(shù)值C_v<n:0>輸入給數(shù)模轉(zhuǎn)換器4；當(dāng)其計(jì)數(shù)值滿或比較信號出現(xiàn)翻轉(zhuǎn)時(shí)，細(xì)調(diào)計(jì)數(shù)單元3開始計(jì)數(shù)，同時(shí)將計(jì)數(shù)值F_v<n:0>輸入給數(shù)模轉(zhuǎn)換器4，在此過程中，只要比較信號再次翻轉(zhuǎn)，則校準(zhǔn)結(jié)束。否則細(xì)調(diào)計(jì)數(shù)單元計(jì)數(shù)值滿，說明運(yùn)算放大器的輸入失調(diào)電壓過大，超出了校準(zhǔn)能力。
圖1中，校準(zhǔn)電路的校準(zhǔn)范圍和精度與電流型模數(shù)轉(zhuǎn)換器的輸出電流范圍及運(yùn)算放大器的差分輸入晶體管的跨導(dǎo)有關(guān)。
下面我們舉例說明一下采用數(shù)字校準(zhǔn)運(yùn)放失調(diào)電壓的電路結(jié)構(gòu)。對全差分運(yùn)放第一級輸入失調(diào)電壓及本身的失調(diào)電壓校準(zhǔn)電路結(jié)構(gòu)如圖3所示。包括由電流源Iref、晶體管m1、m2、m3、m4組成的運(yùn)放第一級，比較器3，控制邏輯1、2和電流型數(shù)模轉(zhuǎn)換器4、5、6、7；其中，由比較器3，控制邏輯1和電流型數(shù)模轉(zhuǎn)換器4、5組成的電路校準(zhǔn)運(yùn)放本身失調(diào)電壓；由比較器3，控制邏輯2和電流型數(shù)模轉(zhuǎn)換器6、7組成的電路校準(zhǔn)運(yùn)放輸入失調(diào)電壓。校準(zhǔn)運(yùn)放本身失調(diào)一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓的方法，工作過程如下(1)將運(yùn)算放大器的輸入端連接到共模電壓，同時(shí)復(fù)位校準(zhǔn)電路；(2)利用比較器比較運(yùn)放第一級輸出，直到輸出為零；(3)利用3-bit的粗調(diào)計(jì)數(shù)器產(chǎn)生一個(gè)粗調(diào)補(bǔ)償電流；(4)當(dāng)運(yùn)放第一級輸出翻轉(zhuǎn)后，利用3-bit細(xì)調(diào)計(jì)數(shù)器產(chǎn)生一個(gè)細(xì)調(diào)補(bǔ)償電流；
(5)斷開輸人；(6)重新執(zhí)行1-4步驟，可以校準(zhǔn)前一級輸出的失調(diào)電壓。
為便于說明，這里闡述一個(gè)電流型數(shù)模轉(zhuǎn)換器精度為6bit，校準(zhǔn)運(yùn)放本身失調(diào)電壓的功能。
控制邏輯是一個(gè)帶數(shù)模轉(zhuǎn)換器的計(jì)數(shù)器，如圖2所示。其工作原理就是通過計(jì)數(shù)器控制數(shù)模轉(zhuǎn)換器輸出電流的大小來校準(zhǔn)失調(diào)電壓。校準(zhǔn)時(shí)序如圖4所示，當(dāng)啟動信號為高時(shí)，時(shí)鐘信號(OP_CAL_CLK)有效。電路開始校準(zhǔn)，粗調(diào)計(jì)數(shù)C_v<3:0>被置為“1”，細(xì)調(diào)計(jì)數(shù)F_v<2:0>被置為“0”。然后粗調(diào)計(jì)數(shù)C_v<2:0>開始計(jì)數(shù)，當(dāng)比較信號翻轉(zhuǎn)后，細(xì)調(diào)計(jì)數(shù)F_v<2:0>開始計(jì)數(shù)直到比較信號重新翻轉(zhuǎn)。最后計(jì)數(shù)值將被儲存在計(jì)數(shù)器中，校準(zhǔn)過程結(jié)束。
運(yùn)算放大器失調(diào)電壓的補(bǔ)償過程如圖5所示，隨著I-DAC吸收電流大小的不斷調(diào)整，最終運(yùn)算放大器輸出的電壓將會達(dá)到一個(gè)穩(wěn)定值。10個(gè)輸入失調(diào)電壓Voff，in樣本值被測試，其值范圍為0到6mV。結(jié)果表名經(jīng)補(bǔ)償后最大等效輸入失調(diào)電壓小于100μV，如圖6所示。
權(quán)利要求
1.一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路，包括比較器、控制邏輯和電流型數(shù)模轉(zhuǎn)換器三個(gè)部分，其特征在于，其中運(yùn)算放大器第一級的輸出電壓輸出到校準(zhǔn)電路，同時(shí)接收校準(zhǔn)電路提供的校準(zhǔn)電流，使失調(diào)電壓得到校準(zhǔn)；運(yùn)算放大器第二級接收運(yùn)算放大器第一級的輸出電壓，并輸出信號；一比較器，該比較器比較運(yùn)放輸入短接時(shí)的輸出信號，給校準(zhǔn)控制邏輯提供失調(diào)電壓的校準(zhǔn)信息；一控制邏輯，在時(shí)鐘的控制下，記錄比較器輸出的信號，生成控制信息輸入給電流型數(shù)模轉(zhuǎn)換器；一電流型數(shù)模轉(zhuǎn)換器，將控制信息轉(zhuǎn)換成電流，用于校準(zhǔn)運(yùn)放的失調(diào)電壓。
2.按照權(quán)利要求1所述的數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路，其特在于，該電路可校準(zhǔn)運(yùn)放的輸入失調(diào)電壓或運(yùn)放本身第一級的失調(diào)電壓；比較器輸出電平兩次翻轉(zhuǎn)后，校準(zhǔn)結(jié)束。
3.按照權(quán)利要求1所述的數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓電路，其特在于，校準(zhǔn)控制邏輯提供失調(diào)電壓的校準(zhǔn)信息是失調(diào)電壓的極性。
4.一種數(shù)字自動校準(zhǔn)運(yùn)放失調(diào)電壓的方法，(1)將運(yùn)算放大器的輸入端連接到共模電壓，同時(shí)復(fù)位校準(zhǔn)電路；(2)利用比較器比較運(yùn)放第一級輸出，直到輸出為零；(3)利用3-bit的粗調(diào)計(jì)數(shù)器產(chǎn)生一個(gè)粗調(diào)補(bǔ)償電流；(4)當(dāng)運(yùn)放第一級輸出翻轉(zhuǎn)后，利用3-bit細(xì)調(diào)計(jì)數(shù)器產(chǎn)生一個(gè)細(xì)調(diào)補(bǔ)償電流；(5)斷開輸入；(6)重新執(zhí)行1-4步驟，可以校準(zhǔn)前一級輸出的失調(diào)電壓。
全文摘要
本發(fā)明為一種自動校準(zhǔn)運(yùn)放失調(diào)電壓電路，包括比較器、控制邏輯和電流型數(shù)模轉(zhuǎn)換器三個(gè)部分。其特征在于，其中包括運(yùn)放第一級的輸出到校準(zhǔn)電路，同時(shí)接收校準(zhǔn)電路提供的校準(zhǔn)電流，使失調(diào)電壓得到校準(zhǔn)；運(yùn)算放大器第二級接收運(yùn)算放大器第一級的輸出電壓，并輸出信號；一比較器，比較運(yùn)放輸入短接時(shí)的輸出信號，給校準(zhǔn)控制邏輯提供失調(diào)電壓的校準(zhǔn)信息；一控制邏輯，在時(shí)鐘的控制下，記錄比較器輸出的信號，生成控制信息輸入給電流型模數(shù)轉(zhuǎn)換器；一電流型模數(shù)轉(zhuǎn)換器，將控制信息轉(zhuǎn)換成電流，用于校準(zhǔn)運(yùn)放的失調(diào)電壓。
文檔編號H03F3/20GK101083451SQ20061001205
公開日2007年12月5日 申請日期2006年5月31日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者郭書苞, 趙冰, 仇玉林, 葉青 申請人:中國科學(xué)院微電子研究所