專利名稱：壓控振蕩器電路和鎖相環(huán)(pll)電路的制作方法
對相關申請的交叉引用本發(fā)明包括在2005年7月12日提交日本專利局的日本專利申請JP2005-202913的相關主題，其全部內容引入此處作為參考。
背景技術：
發(fā)明的領域本發(fā)明涉及壓控振蕩器電路和鎖相環(huán)(PLL)電路，并且特別涉及差分型壓控振蕩器電路和包含同樣的差分型壓控振蕩器電路的鎖相環(huán)(PLL)電路。
背景技術：
在使用便攜電話和類似設備的無線電通信，通過各種電纜的串行通信，用于從盤介質(讀通道)重現(xiàn)數(shù)字化記錄數(shù)據(jù)的系統(tǒng)等等之中，鎖相環(huán)(PLL)電路被廣泛用于產(chǎn)生一個具有高頻譜精度的振動信號和產(chǎn)生一個鎖定頻率和相位的時鐘信號到數(shù)據(jù)信號。
最近，存在對振蕩信號和時鐘信號速度增加的需求，并且存在對高性能的PLL電路的需求。
要求的PLL電路性能指數(shù)之一是輸出信號的精度。輸出信號的精度由于元件內部固有的熱噪聲和各種噪聲而降低。因此，希望抑制這種降低。作為衡量這個精度的指數(shù)，稱為抖動性能和相位噪聲的指數(shù)被廣泛應用。
在抖動和相位噪聲里的主要因素包括PLL電路內配置的壓控振蕩器(VCO)的噪聲。PLL電路的抖動性能可以通過降低VCO自身噪聲來改善。
VCO通常根據(jù)VCO的結構被粗略分為兩種，LCVCO和環(huán)型VCO。LCVCO一般有優(yōu)越的抖動性能。但環(huán)型VCO被廣泛應用在對抖動性能要求不是很嚴格的應用中，因為環(huán)型VCO的優(yōu)點在于其具有寬可變頻段，例如可以輸出多個在相位上互不相同的輸出信號，并且不需要感應器。因此，希望改善環(huán)型VCO的抖動性能以拓展環(huán)型VCO的應用范圍。
因此，以下的描述將集中在一種差分型環(huán)型VCO。
圖11是示出相關領域中一種差分型環(huán)型VCO的示意圖。
環(huán)型VCO 90包含相同VCO單元C91，C92，...，C9(n-1)和C9n的N級級聯(lián)連接(N個VCO單元)。當級數(shù)N是偶數(shù)時，環(huán)型VCO 90也包含一個反相單元用于反相差分信號線。這個反相單元在數(shù)目N是奇數(shù)時是不需要的。
環(huán)型VCO的振蕩頻率(此后稱為f0)由VCO單元的延遲時間TD和VCO單元的級數(shù)N來表示，如公式(1)所示。
f0＝1/2N·TD...(1)相鄰VCO單元的輸出差分信號，在N是偶數(shù)時，有π/N[rad]的相位差，在N是奇數(shù)時，有2π/N[rad]的相位差。
每一個VCO單元的內部結構將在下文中進行描述。但是，因為VCO單元C91，C92，...，C9(n-1)和C9n的內部結構是彼此相同的，VCO單元C91將被作為一個代表來進行描述。
圖12是示出圖11所示的VCO單元的等價電路的電路圖。
VCO單元C91包括負載R91和R92，NMOS晶體管M91和M92，和一個恒流源I。
NMOS晶體管M91和M92形成一個差分對兒(源極耦合對)。NMOS晶體管M91的漏極與負載R91連接。NMOS晶體管M92的漏極與負載R92連接。NMOS晶體管M91的柵極與輸入信號V+的輸入端子In+連接。NMOS晶體管M92的柵極與輸入信號V-的輸入端子In-連接。
一個輸出端子Out-連接在NMOS晶體管M91的漏極與負載R91之間。一個輸出端子Out+連接在NMOS晶體管M92的漏極與負載R92之間。
負載R91和R92的與NMOS晶體管M91和NMOS晶體管M92相對的一側分別連接到一個電壓源VDD。
NMOS晶體管M91和NMOS晶體管M92的源極連接到恒流源I以便通過尾節(jié)點(節(jié)點)N90輸出一個恒定的電流Itai190。
NMOS晶體管M91和M92一般具有非線性特性。例如，理想的NMOS晶體管的特性服從一個如公式(2)所表達的平方等式。
IDS＝K·(VGS-VT)2...(2)
其中，IDS是所述NMOS晶體管的漏極到源極的電流，K是由NMOS晶體管的尺寸決定的常數(shù)，VGS是柵極到源極的電壓，VT是一個門限電壓。通過將信號V+和信號V-作為正差分輸入信號和負差分輸入信號轉化為公共分量和差分分量而獲得的公共信號VC和振蕩信號VD由公式(3)表示。
VC=V++V-2,VD=V+-V-2---(3)]]>尾節(jié)點N90的電壓Vtai190滿足由公式(2)和公式(3)得到的公式(4)。
Vtail90=VC-VT-Itail902K-VD2---(4)]]>從公式(4)中理解到，電壓Vtai190以二倍于差分振蕩信號VD的頻率振動，也就是頻率2f0。順便提及，電壓Vtai190的在頻率2f0的振動在下文中將稱為“電壓Vtail的2f0振動”。這被如下定性理解。當以正弦方式振動的差分信號VD90(VD)變大時，盡管NMOS晶體管M91和M92的公共信號VC90(VC)固定，NMOS晶體管M91的柵極電壓增加，NMOS晶體管M92的柵極電壓相應減少所述增加的量。但是，由于NMOS晶體管的平方特性，NMOS晶體管M91和M92的柵極到源極電壓VGS90(VGS)一定數(shù)量的增加導致比相同量的減少更加大的電流變化。
圖13是示出尾節(jié)點處電壓的2f0振動的圖?？傠娏髦当凰鲭娏髟垂潭ㄔ谝粋€恒定的值，并且相應地，NMOS晶體管M91和M92的變化量由電壓Vtai190的增加來調節(jié)。同樣，在NMOS晶體管M92的柵極電壓增加的情況下，也是如此。因此，電壓Vtai190以一個二倍于所述振蕩頻率的頻率振動。
但是，三極管區(qū)(非飽和區(qū)域)內的NMOS晶體管的平方特性由公式(5)描述，其中漏極到源極的電壓VDS低于電壓(VGS-VT)。
IDS＝K·{2·(VGS-VT)2·VDS-VGS2}...(5)在三極管區(qū)內，NMOS晶體管的一個放大因子gm降低。也就是說，輸出波形的梯度變緩和。
圖14是尾節(jié)點電壓的2f0振動得到的輸出波形圖。
上述Vtail電壓的2f0振動使得VCO單元C91的輸出信號失真。特別地，如圖13所示，Vtail電壓在信號V+或者信號V-最小的時候最高，NMOS晶體管M91和M92交替進入三極管區(qū)，放大因子gm也就是說輸出波形的梯度降低。結果使得一個2f0頻率分量和其他失真分量發(fā)生在VCO單元C91的輸出信號中。因此，作為頻率f0的信號強度和在頻率f0附近頻率的信號強度之比的相位噪聲變得惡化。而且，頻率2f0的振動分量導致諧波畸變。并且，輸出波形的振幅降低。
眾所周知，失真的振蕩波形由于下面所述的原因(1)和(2)而導致VCO的相位噪聲和抖動性能惡化(例如，參考非專利文檔1)。
(1)由于輸出波形的峰至峰電壓降低，甚至當噪聲源的噪聲量固定時，噪聲源到相位噪聲的轉換量增加。
(2)由于輸出波形的非對稱性，多種噪聲源到相位噪聲的轉換量增加，并且，特別地，顫動(1/f)噪聲效應顯著增加。
在相關領域，眾所周知，電壓Vtail的振動使得振蕩運行不穩(wěn)定(參考專利文檔1)。
圖15是示出過去的另外一種環(huán)型VCO的結構的框圖。
順便提及，相同的參考標號用于表示與環(huán)型VCO90中相同的部件，并且其描述將被省略。
在環(huán)型VCO91中，一個NMOS晶體管連接在VCO單元C91，C92，...，C9(n-1)和C9n的各個尾節(jié)點及一個接地(GND)端子之間，并且提供了一個與VCO單元C91，C92，...，C9(n-1)和C9n有相同結構的復制單元Cr，但不給其輸入信號。所有的VCO單元的尾節(jié)點的電壓由一個運算放大器(在圖中沒有示出)來控制，使得與復制單元的參考尾節(jié)點電壓相等。
日本專利公開號2001-326560[非專利文檔1]“電子振蕩器中相位噪聲的通用理論”，IEEE J.Solid-StateCircuits，vol.33，pp.179-194，F(xiàn)eb.1998

發(fā)明內容
但是，此方法有一個問題，就是由于加入了諸如復制單元、運算放大器等獨立電路，致使電路的規(guī)模和功率消耗增加。另外，加入這些獨立電路增加了噪聲源，限制了抖動性能的改善。
本發(fā)明考慮到上述問題。因此希望提供一種利用簡單結構抑制環(huán)型VCO振蕩波形的失真并且改善相位噪聲和抖動性能的壓控振蕩器和PLL電路。
根據(jù)本發(fā)明的一個實施例，提供了一種差分型壓控振蕩器電路，其包括多個VCO單元、開關元件和振動消除部件。多個VCO單元的每一個都有一對兒開關元件。開關元件有一個終端側通過一個負載連接一個電壓源，另外一個終端側通過一個公共節(jié)點連接一個公共電流源。開關元件被供給差分信號。多個VCO單元輸出與所述差分信號相位不同的差分信號。振動消除部件連接所述多個VCO單元，以便消除每一個節(jié)點的振動。
這樣的振蕩器電路依靠振動消除部件來消除VCO單元節(jié)點的振動。因此，使得抑制并消減從VCO單元輸出的差分信號的失真以及相位噪聲及抖動變得可能。
根據(jù)本發(fā)明，通過使用振動消除部件來消除VCO單元節(jié)點的振動來抑制和消減每一個節(jié)點的振動。因此，有可能簡單可靠地阻止由于三極管區(qū)中開關元件的操作而引起的不必要的振動或失真。從而，使得減弱振蕩波形的失真并且改善相位噪聲和抖動性能成為可能。
如上所述的效果在使用偶數(shù)個VCO單元時，將被發(fā)揮地更加出色。
另外，與相關領域內的電路相比，VCO單元等的結構沒有顯著變化，電路規(guī)模和功率消耗也沒有增加。因此，該結構可以被簡化。


圖1是幫助說明根據(jù)第一個實施例的振蕩器電路的框圖。
圖2是示出其尾節(jié)點相互連接的VCO單元的等價電路的電路圖。
圖3是示出如圖2所示等價電路中的輸入波形的圖。
圖4A和4B是說明作為輸入差分信號的結果而產(chǎn)生的尾節(jié)點電壓的圖，圖4C是示出所述等價電路的尾節(jié)點電壓的波形的圖。
圖5是示出根據(jù)使用QDC的第一個實施例的振蕩器電路的框圖。
圖6是示出根據(jù)第二個實施例的振蕩器電路的框圖。
圖7是示出根據(jù)使用QDC的第二個實施例的振蕩器電路的框圖。
圖8是示出根據(jù)第三個實施例的振蕩器的框圖。
圖9是示出根據(jù)第四個實施例的振蕩器的框圖。
圖10是示出一個PLL電路實施例的框圖。
圖11是示出以往的差分型環(huán)型VCO的示意圖。
圖12是圖11中所示VCO單元的一個等價電路的電路圖。
圖13是示出尾節(jié)點電壓的2f0振動的圖。
圖14是示出尾節(jié)點電壓的2f0振動所產(chǎn)生的輸出波形的圖。并且，圖15是示出以往的另外一種環(huán)型VCO的結構的框圖。
具體實施例方式
在下文中，將參考附圖對本發(fā)明的優(yōu)選實施例進行詳細地描述。
圖1是說明根據(jù)第一個實施例的振蕩器電路的框圖。
振蕩器電路100是壓控振蕩器(VCO)。振蕩器電路100根據(jù)一個對應于參考信號和反饋信號之間的相位差的控制電壓信號，來改變振蕩信號的頻率。
振蕩器電路100包括有相同內部結構的4個VCO單元C1到C4，和一個反相單元2，反相單元2用來對連接到VCO單元C1和C4的差分信號線反相。
VCO單元C1和VCO單元C3的尾節(jié)點(在后文進行描述)相互連接。VCO單元C2和VCO單元C4的尾節(jié)點相互連接。
VCO單元C1到C4按照一個環(huán)型以多級的形式級聯(lián)。VCO單元C1的輸出端子與VCO單元C2的輸入端子相連。VCO單元C2的輸出端子與VCO單元C3的輸入端子相連。VCO單元C3的輸出端子與VCO單元C4的輸入端子相連。VCO單元C4的輸出端子與VCO單元C1的輸入端子通過反相單元2相連。
VCO單元C1到C4從輸出端子輸出的差分信號相對從輸入端子輸入的差分信號具有π/4[rad]的相位差。也就是說，供給給VCO單元C1到C4的是相位上相對偏移π/4[rad]的差分信號。
下面將描述其尾節(jié)點相互連接的兩個VCO單元的等價電路。由于VCO單元C1和C3的等價電路與VCO單元C2和C4的等價電路相互相似，將以VCO單元C1和C3的等價電路作為代表來進行描述。
圖2是示出其尾節(jié)點相互連接的VCO單元的等價電路的電路圖。
等價電路10包括由負載R1和R2以及NMOS晶體管M1和M2組成的一個差分放大器單元11(VCO單元C1)，由負載R3和R4以及NMOS晶體管M3和M4組成的差分放大器單元12(VCO單元C3)，NMOS晶體管M1、M2、M3和M4的源極，用來輸出恒定電流的恒流源I。
圖2中一個尾節(jié)點N構成將NMOS晶體管M1、M2、M3和M4的源極連接到恒流源I的連接部件。
NMOS晶體管M1、M2形成一個差分對(源極耦合對)，并且NMOS晶體管M3、M4形成一個差分對(源極耦合對)。
NMOS晶體管M1的漏極連接到負載R1。NMOS晶體管M2的漏極連接到負載R2。NMOS晶體管M3的漏極連接到負載R3。NMOS晶體管M4的漏極連接到負載R4。
NMOS晶體管M1的柵極與輸入信號VInA+的輸入端子InA+相連。NMOS晶體管M2的柵極與輸入信號VInA-的輸入端子InA-相連。NMOS晶體管M3的柵極與輸入信號VInB+的輸入端子InB+相連。NMOS晶體管M4的柵極與輸入信號VInB-的輸入端子InB-相連。
輸出端子OutA-連接在NMOS晶體管M1的漏級和負載R1之間。輸出端子OutA+連接在NMOS晶體管M2的漏級和負載R2之間。相對于信號VInA+具有相位差π/4[rad]的信號由輸出端子OutA+輸出。相對于信號VInA-具有相位差π/4[rad]的信號由輸出端子OutA-輸出。
輸出端子OutB-連接在NMOS晶體管M3的漏級和負載R3之間。輸出端子OutB+連接在NMOS晶體管M4的漏級和負載R4之間。相對于信號VInB+具有相位差π/4[rad]的信號由輸出端子OutB+輸出。相對于信號VInB-具有相位差π/4[rad]的信號由輸出端子OutB-輸出。
負載R1、R2、R3、R4相對于NMOS晶體管M1、M2、M3、M4的相反一側分別連接到電壓源VDD。
負載R1到R4和恒流源I的結構并不做特定限制。
圖3是示出如圖2中所示的等價電路中的輸入波形的圖。
在信號VInA+和信號VInA-之間的相位差，與在信號VInB和信號VInB-之間的相位差均為π[rad]。輸入到VCO單元C1和C3的差分信號之間的相位差是π/4×2＝π/2，所以，在信號VInA+和信號VInB+之間的相位差為π/2[rad]。因此，在信號VInA+，信號VInB+，信號VInA-和信號VInB-之間的依此順序的相位差均為π/2[rad]。
下文將描述輸入差分信號所產(chǎn)生的尾節(jié)點處的電壓。
圖4A和4B是幫助說明輸入差分信號所產(chǎn)生的尾節(jié)點處電壓的圖。圖4C是示出等價電路的尾節(jié)點處的電壓波形的圖。
在圖4A所示的失真α表示一個在尾節(jié)點的電壓波形，該波形是將VInA+信號和VInA-信號輸入到差分放大器單元11而產(chǎn)生的，也就是VCO單元C1中尾節(jié)點的單獨的電壓波形。相似的，在圖4B所示的失真β表示一個在尾節(jié)點的電壓波形，該波形是將VInB+信號和VInB-信號輸入到差分放大器單元12而產(chǎn)生的，也就是VCO單元C3中尾節(jié)點的單獨的電壓波形。
如圖4C中所示，失真α和失真β在等價電路10的尾節(jié)點N處相互抵消，導致一個很小幅度的振動。
順便提及，在圖4C中，振動幅度被夸大示出以幫助理解。
接著將描述擁有圖2所示等價電路作為一個單元的QDC(四分之一周期延時單元)。
圖5是示出根據(jù)使用QDC的第一個實施例的振蕩器電路的框圖。
振蕩器電路100a包括QDC101和QDC102，在QDC101中，具有相互連接的尾節(jié)點的VCO單元C1和C3形成一個部件(QDC101擁有與等價電路1O相似的結構)；在QDC102中，具有相互連接的尾節(jié)點的VCO單元C2和C4形成一個部件(QDC102擁有與等價電路10相似的結構)。
QDC101和QDC102均有一個輸入端子InA+、一個輸入端子InA-、一個輸入端子InB+、一個輸入端子InB-和一個輸出端子OutA+、一個輸出端子OutA-、一個輸出端子OutB+、一個輸出端子OutB-。QDC101的輸出端子OutA+、輸出端子OutA-、輸出端子OutB+、輸出端子OutB-分別連接到QDC102的輸入端子InA+、輸入端子InA-、輸入端子InB+、輸入端子InB-。QDC102的輸出端子OutA+、輸出端子OutA-、輸出端子OutB+、輸出端子OutB-分別連接到QDC101的輸入端子InA+、輸入端子InA-、輸入端子InB+、輸入端子InB-。
用于反相差分信號線的一個反相單元3被提供在QDC102的輸出端子OutB+、輸出端子OutB-與QDC101的輸入端子InA+、輸入端子InA-之間。
QDC101和QDC102均由輸出端子OutA+、輸出端子OutA-、輸出端子OutB+、輸出端子OutB-輸出相對于輸入到輸入端子InA+、輸入端子InA-、輸入端子InB+、輸入端子InB-的差分信號具有相位差π/4的差分信號。
這樣的振蕩器電路100a提供與振蕩器電路100相似的效果。
如上所述，根據(jù)第一個實施例的振蕩器電路100和振蕩器電路100a通過將VCO單元C1和VCO單元C3的尾節(jié)點相互連接并為VCO單元C1和VCO單元C3提供相位差為π/2[rad]的差分信號，而極大地消減尾節(jié)點N處頻率為2f0的振動(抑止振動)。因此，有可能簡單而可靠地阻止由三極管區(qū)內NMOS晶體管M1到M4的操作而導致的不必要的振動和失真。
因此，輸出信號的失真，尤其是諧波畸變被消減或抑制，并且可以可靠地防止相位噪聲的惡化。結果，抖動性能可被改善。
另外，對比相關領域中的電路，振蕩器電路100和振蕩器電路100a在VCO單元的結構中沒有大的變動，也不增加電路的規(guī)模和功率消耗。因此，振蕩器電路100和振蕩器電路100a的結構可以簡單實現(xiàn)。
下文將描述振蕩器電路的第二個實施例。
下面將描述根據(jù)第二個實施例的振蕩器電路100b和振蕩器電路100c，集中描述與前面所述的第一個實施例的不同之處，將省略對相似項的說明。
圖6是示出根據(jù)第二個實施例的振蕩器電路的框圖。
根據(jù)第二個實施例的振蕩器電路100b與根據(jù)第一個實施例的振蕩器電路100在擁有相互連接的尾節(jié)點的VCO單元組合方面有不同。
振蕩器電路100b擁有VCO單元C1、C2、C3、C4、C5、C6。
設N為振蕩器電路100b中VCO單元(N是大于1的偶數(shù))的數(shù)目，兩個間隔為N/2級的VCO單元的尾節(jié)點相互連接。具體地，VCO單元C1和VCO單元C4的尾節(jié)點相互連接；VCO單元C2和VCO單元C5的尾節(jié)點相互連接；VCO單元C3和VCO單元C6的尾節(jié)點相互連接。
圖7是示出根據(jù)使用QDC的第二個實施例的振蕩器電路的框圖。
振蕩器電路100c包括一個QDC103、一個QDC104、一個QDC105，在QDC103中，擁有相互連接的尾節(jié)點的VCO單元C1和C4形成一個部件(QDC103擁有與等價電路10相似的結構)；在QDC104中，擁有相互連接的尾節(jié)點的VCO單元C2和C5形成一個部件(QDC104擁有與等價電路10相似的結構)；QDC105中，擁有相互連接的尾節(jié)點的VCO單元C3和C6形成一個部件(QDC105擁有與等價電路10相似的結構)。用于反相差分信號線的反相單元4被提供在QDC105的輸出端子OutB+、輸出端子OutB-與QDC103的輸入端子InA+、輸入端子InA-之間。
這樣的振蕩器電路100b和振蕩器電路100c提供與按照前面所述第一個實施例的振蕩器電路100和振蕩器電路100a相似的效果。
如對根據(jù)第一個實施例的振蕩器電路100a和根據(jù)第二個實施例振蕩器電路100b的說明所述，當級數(shù)N是偶數(shù)時，通過將間隔為N/2級的兩個VCO單元的尾節(jié)點彼此連接來建立一個QDC并且將對應于每個QDC的輸出端子的輸入端子連接到相應的輸出端子，能夠很容易地統(tǒng)一化VCO單元。另外，所述統(tǒng)一化例如可以簡化在振蕩器電路中的布線模式。
下文將描述振蕩器電路的第三個實施例。
下面將對根據(jù)第三個實施例的振蕩器電路100d進行描述，集中描述其與之前所述第一個實施例之間的不同之處，并且將省略對相同項的說明。
圖8是示出根據(jù)第三個實施例的振蕩器電路的框圖。
根據(jù)第三個實施例的振蕩器電路100d與根據(jù)第一個實施例的振蕩器電路100和根據(jù)第二個實施例的振蕩器電路100b的不同之處在于根據(jù)第三個實施例的振蕩器電路100d使用級數(shù)為奇數(shù)的VCO(奇數(shù)個VCO)。
振蕩器電路100d包括VCO單元C1、C2、C3；設置在VCO單元C1和C2的尾節(jié)點之間的電容Ca1；設置在VCO單元C2和C3的尾節(jié)點之間的電容Ca2；設置在VCO單元C1和C3的尾節(jié)點之間的電容Ca3。也就是說，振蕩器電路100d在相鄰VCO單元的尾節(jié)點之間有一個電容。
電容Ca1、Ca2、Ca3被提供用于防止影響在每個單元尾節(jié)點處的直流電壓分量。可是，電容Ca3可以被省略。
這樣的根據(jù)第三個實施例的振蕩器電路100d提供與根據(jù)第一個實施例的振蕩器電路100和根據(jù)第二個實施例的振蕩器電路100b相似的效果。
下文將描述振蕩器電路的第四個實施例。
下文將對根據(jù)第四個實施例的振蕩器電路100e進行描述，集中描述其與之前所述第三個實施例之間的不同之處，并且將省略對相同項的說明。
圖9是示出根據(jù)第四個實施例的振蕩器電路的框圖。
根據(jù)第四個實施例的振蕩器電路100e與根據(jù)第三個實施例的振蕩器電路100d在擁有相互連接的尾節(jié)點的VCO單元組合方面不同。
振蕩器電路100e包括VCO單元C1、C2、C3、C4和C5；設置在VCO單元C1和C3的尾節(jié)點之間的電容Ca11；設置在VCO單元C3和C5的尾節(jié)點之間的電容Ca12；設置在VCO單元C1和C5的尾節(jié)點之間的電容Ca13；設置在VCO單元C2和C4的尾節(jié)點之間的電容Ca14。但是，電容Ca13可以被省去。
在振蕩器電路100e中，間隔(N-1)/2級的兩個VCO單元的尾節(jié)點相互連接。也就是說，間隔兩個級的兩個VCO單元的尾節(jié)點通過一個電容器相互連接。
這樣的根據(jù)第四個實施例的振蕩器電路100e提供與根據(jù)第三個實施例的振蕩器電路100d相似的效果。
如對根據(jù)第三個實施例的振蕩器電路100d和根據(jù)第四個實施例的振蕩器電路100e的說明所述(上述實施例是級數(shù)N是奇數(shù)時任意級數(shù)的VCO單元的實施例)，間隔為(N-1)/2級的VCO單元的尾節(jié)點通過一個電容相互連接，由此，尾節(jié)點處的2f0振動相互消減，因此，輸出波形的失真也被消減。
在根據(jù)第三個實施例的振蕩器電路100d和根據(jù)第四個實施例的振蕩器電路100e中，間隔為(N-1)/2級的VCO單元的尾節(jié)點通過一個電容相互連接，間隔為(N+1)/2級的VCO單元的尾節(jié)點可以通過一個電容相互連接。選擇哪個結構要依據(jù)每一個VCO單元的部件的細節(jié)為基礎來做決定。
如上所述的振蕩器電路100到100e可以被合適地應用到PLL電路。下文將一個應用振蕩器電路100的例子作為PLL電路的代表進行說明。
圖10是示出一個PLL電路實施例的框圖。
PLL電路200具有一個預分頻器21，一個分頻器22，一個相位頻率比較器23(PFD相位頻率檢測器)，一個電荷泵24(CP)，一個環(huán)路濾波器25(LPF)，一個振蕩器電路100。
預分頻器21對輸出時鐘OUTCLK進行分頻，這個輸出時鐘輸出到PLL電路200的外部。預分頻器21可以根據(jù)分頻器22輸出的控制信號S來改變分頻比率。分頻器22進一步對預分頻器21進行分頻之后的輸出時鐘OUTCLK進行分頻。
一個參考時鐘STCLK作為輸出時鐘OUTCLK和經(jīng)預分頻器21和分頻器22進行分頻的時鐘的參考，提供給PFD23。PFD23輸出一個脈沖信號，這個脈沖信號的寬度正比于參考時鐘STCLK和經(jīng)預分頻器21和分頻器22進行分頻的時鐘之間的相位差。
CP24輸出一個正比于來自PFD23的脈沖信號的寬度的電壓或者電流。
LPF25濾除來自CP24的電壓或者電流輸出中的高頻部分。
振蕩器電路100輸出一個頻率與LPF25輸出的電壓或者電流值對應的輸出時鐘OUTCLK。
也就是說，PLL電路200的作用在于使得經(jīng)預分頻器21和分頻器22進行分頻的輸出時鐘OUTCLK的頻率與參考時鐘STCLK的頻率變得相同。因此PLL電路200輸出頻率恒定的輸出時鐘OUTCLK。
通過將振蕩器電路100(振蕩器電路器100到100e)應用到PLL電路200中，有可能簡單地阻止PLL電路的規(guī)模增長和功率消耗增長。這也使得減少PLL電路輸出波形的失真以及改善相位噪聲性能和抖動性能成為可能。
盡管上面已經(jīng)詳細描述了本發(fā)明的優(yōu)選實施例，本發(fā)明并不局限于這些特定的實施例。每一個部件的結構均可以使用功能相似的任意結構來代替。另外，其他任意結構和處理也可以加于本發(fā)明中。
進一步，本發(fā)明可以是前面所述實施例的兩個或者更多個任意結構(特性)的組合。
應該注意，盡管在前面所述的實施例中，使用NMOS晶體管M1到M4作為VCO單元的開關元件，但是本發(fā)明并不局限于此，可以使用任意的有放大功能的元件。
另外，盡管在前面所述的實施例中描述的是輸入到VCO單元C1到C6(QDC101到105)的是正弦波的情形，但是本發(fā)明并不局限于此，并且，輸入任意波形例如矩形波，都可以得到相似的效果。
本領域的技術人員應該理解，可以依據(jù)設計要求和其他要素進行各種修改、組合、子組合以及變更，只要在所附權利要求和其等價物的范圍之內。
權利要求
1.一種差分型壓控振蕩器電路，包括多個VCO單元，每一個VCO單元都有一對開關元件；所述開關元件，具有一個通過一個負載連接到電壓源的終端側和通過一個公共節(jié)點連接到公共電流源的另外一個終端側；為所述開關元件提供的信號是差分信號；所述多個VCO單元輸出與所述差分信號在相位上不同的差分信號；和振動消除裝置，連接所述多個VCO單元以使在每一個所述節(jié)點的振動被消除。
2.權利要求1所述的壓控振蕩器電路，其中所述多個VCO單元以環(huán)型的形式多級級聯(lián)。
3.權利要求1所述的壓控振蕩器電路，其中所述振動消除部件擁有一個連接部件，用于將預先確定的所述VCO單元的節(jié)點互相連接。
4.權利要求1所述的壓控振蕩器電路，其中所述振動消除部件擁有連接所述VCO單元的連接部件，這些VCO單元被供給彼此相位偏移π/2的差分信號。
5.權利要求1所述的壓控振蕩器電路，其中擁有相互連接的所述節(jié)點的所述VCO單元形成一個部件。
6.權利要求1中所述的壓控振蕩器電路，其中當所述多個VCO單元的級數(shù)是偶數(shù)時，所述振動消除部件擁有將級數(shù)間隔為N/2的所述VCO單元的節(jié)點彼此連接的連接部件，N是所述VCO單元的級數(shù)。
7.權利要求1所述的壓控振蕩器電路，其中當所述多個VCO單元的級數(shù)是奇數(shù)時，所述振動消除部件擁有通過一個電容器連接各所述節(jié)點的連接部件。
8.權利要求7中所述的壓控振蕩器電路，其中所述振動消除部件將間隔為(N-1)/2或者(N+1)/2級的所述VCO單元的節(jié)點彼此連接，N是所述VCO單元的級數(shù)。
9.一個PLL電路，包括一個包含多個VCO單元的差分型壓控振蕩器電路，其中的每一個VCO單元都有一對開關元件；所述開關元件包含一個通過一個負載連接到電壓源的終端側和通過一個公共節(jié)點連接到公共電流源的另外一個終端側；為所述開關元件提供的信號是差分信號；所述多個VCO單元輸出與所述差分信號在相位上不同的差分信號；和，振動消除裝置連接所述多個VCO單元以使每一個所述節(jié)點處的振動被消除。
10.一個差分型壓控振蕩器電路，包括多個VCO單元，每一個VCO單元都有一對開關元件；所述開關元件包含一個通過一個負載連接到電壓源的終端側和通過一個公共節(jié)點連接到公共電流源的另外一個終端側；為所述開關元件提供的信號是差分信號；所述多個VCO單元輸出與所述差分信號在相位上不同的差分信號；和，振動消除部件連接所述多個VCO單元以使每一個所述節(jié)點處的振動被消除。
11.一個PLL電路，包括一個包含多個VCO單元的差分型壓控振蕩器電路，其中的每一個VCO單元都有一對開關元件；所述開關元件包含通過一個負載連接到電壓源的一個終端側和通過一個公共節(jié)點連接到公共電流源的另外一個終端側；為所述開關元件提供的信號是差分信號；所述多個VCO單元輸出與所述差分信號在相位上不同的差分信號；和，振動消除部件連接所述多個VCO單元以使每一個所述節(jié)點處的振動被消除。
全文摘要
一種差分型壓控振蕩器電路，包括多個VCO單元，每一個VCO單元都有一對開關元件，所述開關元件包含通過一個負載連接到電壓源的一個終端側和通過一個公共節(jié)點連接到公共電流源的另外一個終端側，為開關元件提供的信號是差分信號，多個VCO單元輸出與所述差分信號在相位上不同的差分信號；振動消除部件連接多個VCO單元以使每一個節(jié)點處的振動被消除。
文檔編號H03L7/099GK1897463SQ20061010581
公開日2007年1月17日 申請日期2006年7月12日 優(yōu)先權日2005年7月12日
發(fā)明者植野洋介 申請人:索尼株式會社