專利名稱：差動(dòng)放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于差動(dòng)放大器；且更具體而言，本發(fā)明關(guān)于用于可靠地執(zhí)行放大操作的差動(dòng)放大器。
背景技術(shù)：
差動(dòng)放大器將兩個(gè)輸入之間的電壓差乘以常數(shù)因子以獲得差動(dòng)增益。許多包括動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)的集成電路使用差動(dòng)放大器用于信號放大。
圖1為差動(dòng)放大器的典型方塊圖。
如圖1所示，差動(dòng)放大器1放大第一輸入IN與第二輸入INB之間的電壓差并輸出第一輸出OUT及第二輸出OUTB。
圖2為圖1中所示的差動(dòng)放大器的示意電路圖。
如在圖2中所示，差動(dòng)放大器1包括第一放大單元10，第二放大單元20及初始化單元30。第一放大單元10通過響應(yīng)于使能信號EN而放大第一輸入IN與第二輸入INB之間的電壓差，來輸出第二輸出OUTB。第二放大單元20通過響應(yīng)于使能信號EN而放大第一輸入IN與第二輸入INB之間的電壓差，來輸出第一輸出OUT。初始化單元30響應(yīng)于使能信號EN的撤銷而穩(wěn)定第一及第二輸出OUT及OUTB的電平且輸出第一及第二輸出OUT及OUTB。
第一放大單元10包括四個(gè)NMOS晶體管NM1至NM4及兩個(gè)PMOS晶體管PM1與PM2。彼此并聯(lián)連接的第一及第二NMOS晶體管NM1及NM2經(jīng)由其柵極接收使能信號EN，且連接至接地電壓VSS端子。第三及第四NMOS晶體管NM3及NM4彼此并聯(lián)連接，且分別經(jīng)由其柵極接收第一輸入IN及第二輸入INB。第三NMOS晶體管NM3與第四NMOS晶體管NM4的共同節(jié)點(diǎn)耦接至第一NMOS晶體管NM1與第二NMOS晶體管NM2的共同節(jié)點(diǎn)。第一PMOS晶體管PM1連接于第三NMOS晶體管NM3與電源電壓VDD端子之間，且第四PMOS晶體管PM2連接于第四NMOS晶體管與電源電壓VDD端子之間。在晶體管PM1及PM2的柵極處接收連接到第四NMOS晶體管NM4的節(jié)點(diǎn)A處的電壓。第一放大單元10輸出在第一PMOS晶體管PM1與第三NMOS晶體管NM3的共同節(jié)點(diǎn)處的電壓以作為第二輸出OUTB。
第二放大單元20具有與第一放大單元10的電路類似的電路。然而，第二放大單元20輸出在PMOS晶體管與NMOS晶體管的共同節(jié)點(diǎn)處的電壓以作為第一輸出OUT，該NMOS晶體管經(jīng)由其柵極接收第二輸入INB。
如上文所述，差動(dòng)放大器包括以電流鏡實(shí)現(xiàn)的第一及第二放大單元10及20，以放大第一輸入IN與第二輸入INB之間的電壓差。若第一輸入信號IN與第二輸入信號INB之間的電壓差太小，則可能差動(dòng)放大器不能完全放大第一輸入信號IN與第二輸入信號INB之間的電壓差，且因此，第一及第二輸出信號OUT及OUTB不能被正確地識別。
圖3為展示圖1所示的差動(dòng)放大器操作的波形。
如圖3所示，差動(dòng)放大器放大第一輸入信號IN與第二輸入信號INB之間的電壓差(大約為10mV)，并輸出第一及第二輸出信號OUT及OUTB，其電壓差大約為330mV。在此情況下，第一及第二輸出信號OUT及OUTB的邏輯電平不能被正確地識別。

發(fā)明內(nèi)容
因此，本發(fā)明的目標(biāo)在于提供一種用于可靠地執(zhí)行放大操作的差動(dòng)放大器。
根據(jù)本發(fā)明的方面，提供一種差動(dòng)放大器，其包括放大單元及反饋單元。放大單元放大第一輸入信號與第二輸入信號之間的電壓差，并輸出第一輸出信號及第二輸出信號。反饋單元放大基于第一輸出信號的第一反饋信號與基于第二輸出信號的第二反饋信號之間的電壓差。
根據(jù)本發(fā)明另方面，提供一種差動(dòng)放大器，其包括第一反饋放大單元及第二反饋放大單元，及初始化單元。第一反饋放大單元響應(yīng)于使能信號而接收第一及第二輸入信號以及第一及第二反饋信號，并輸出第二輸出信號。第二反饋放大單元響應(yīng)于使能信號而接收第一及第二輸入信號以及第一及第二反饋信號，并輸出第一輸出信號。初始化單元響應(yīng)于使能信號而初始化第一及第二輸出節(jié)點(diǎn)?；诘谝惠敵鲂盘柕牡谝环答佇盘栐诘诙敵龉?jié)點(diǎn)處加載，且基于第二輸出信號的第二反饋信號在第一輸出節(jié)點(diǎn)處加載。


圖1為常規(guī)差動(dòng)放大器的方塊圖；圖2為圖1所示的差動(dòng)放大器的示意電路圖；圖3為展示圖1所示差動(dòng)放大器操作的波形；圖4為根據(jù)本發(fā)明的實(shí)施例的差動(dòng)放大器的方塊圖；圖5為圖3所示的差動(dòng)放大器的示意圖；及圖6為展示圖4所示差動(dòng)放大器操作的波形。
具體實(shí)施例方式
在下文中，將參看附圖詳細(xì)描述根據(jù)本發(fā)明的差動(dòng)放大器。
圖4為展示根據(jù)本發(fā)明的實(shí)施例的差動(dòng)放大器的方塊圖。
如圖4所示，差動(dòng)放大器放大第一輸入IN與第二輸入INB之間的電壓差并輸出第一輸出OUT與第二輸出OUTB。另外，差動(dòng)放大器接收第一及第二輸出OUT及OUTB作為第一及第二反饋信號OUT_FD及OUTB_FD以再放大第一輸出OUT與第二輸出OUTB之間的電壓差。
圖5為描繪圖4所示的差動(dòng)放大器的示意圖。
如圖5所示，差動(dòng)放大器包括第一放大單元100、第二放大單元200及初始化單元300。第一放大單元100通過響應(yīng)于使能信號EN而放大第一輸入IN與第二輸入INB之間的電壓差，來輸出第二輸出OUTB。第一放大單元100進(jìn)一步接收第一及第二反饋信號OUT_FD及OUTB_FD，并調(diào)變第二輸出OUTB的電平。第二放大單元200通過響應(yīng)于使能信號EN而放大第一輸入IN與第二輸入INB之間的電壓差，來輸出第一輸出OUT。第二放大單元200接收第一及第二反饋信號OUT_FD及OUTB_FD，并調(diào)變第一輸出OUT的電平。初始化單元300響應(yīng)于使能信號EN的撤銷而穩(wěn)定第一及第二輸出OUT及OUTB的電平，并輸出第一及第二輸出OUT及OUTB。
第一放大單元100包括輸入單元140、反饋單元160、加載單元180及偏壓供應(yīng)單元120。偏壓供應(yīng)單元120響應(yīng)于使能信號EN而向輸入單元140、加載單元180及反饋單元160提供偏壓電流。輸入單元140根據(jù)第一輸入信號IN與第二輸入信號INB之間的電壓差而控制第一輸出節(jié)點(diǎn)A的電壓電平。在第一輸出節(jié)點(diǎn)A處加載的電壓作為第二輸出信號OUTB予以輸出。加載單元180向輸入單元140及反饋單元160提供由輸入單元140及反饋單元160確定的電流。反饋單元160根據(jù)第一反饋信號OUT_FD與第二反饋信號OUTB_FD之間的電壓差而控制第一輸出節(jié)點(diǎn)A的電壓電平。
詳細(xì)地說，偏壓供應(yīng)單元120包括兩個(gè)NMOS晶體管NM5及NM6，其連接于輸入單元140與接地電壓VSS端子之間，并經(jīng)由其柵極接收使能信號EN。輸入單元140包括兩個(gè)彼此并聯(lián)連接的NMOS晶體管NM7及NM8。第七NMOS晶體管NM7連接于第一輸出節(jié)點(diǎn)A與偏壓供應(yīng)器120之間，并經(jīng)由其柵極接收第一輸入信號IN。第八NMOS晶體管NM8連接于加載單元180與偏壓供應(yīng)器120之間，并經(jīng)由其柵極接收第二輸入信號INB。反饋單元160包括兩個(gè)NMOS晶體管NM9及NM10。第九NMOS晶體管NM9經(jīng)由其柵極接收第一反饋信號OUT_FD。晶體管NM9的第一及第二端子連接至第七NMOS晶體管NM7的第一及第二端子。第十NMOS晶體管NM10經(jīng)由其柵極接收第二反饋信號OUTB_FD。晶體管NM10的第一及第二端子連接至第八NMOS晶體管NM8的第一及第二端子。加載單元180包括兩個(gè)PMOS晶體管PM3及PM4。連接至第八NMOS晶體管NM8的第四PMOS晶體管PM4經(jīng)由其柵極接收第四PMOS晶體管PM4與第八NMOS晶體管NM8的共同節(jié)點(diǎn)處B處的電壓。第三PMOS晶體管PM3在第一輸出節(jié)點(diǎn)A處連接至第七NMOS晶體管NM7，并經(jīng)由其柵極接收在共同節(jié)點(diǎn)B處的電壓。
第二放大單元200包括輸入單元240、反饋單元260、加載單元280及偏壓供應(yīng)單元220。偏壓供應(yīng)單元220響應(yīng)于使能信號EN向輸入單元240、加載單元280及反饋單元260提供偏壓電流。輸入單元240根據(jù)第一輸入信號IN與第二輸入信號INB之間的電壓差而控制第二輸出節(jié)點(diǎn)C的電壓電平。在第二輸出節(jié)點(diǎn)C處加載的電壓作為第一輸出信號OUT予以輸出。加載單元280向輸入單元240及反饋單元260提供由輸入單元240及反饋單元260確定的電流。反饋單元260根據(jù)第一反饋信號OUT_FD與第二反饋信號OUTB_FD的電壓差而控制第二輸出節(jié)點(diǎn)C的電壓電平。
詳細(xì)地說，偏壓供應(yīng)單元120包括兩個(gè)NMOS晶體管NM11及NM12，其連接于輸入單元240與接地電壓VSS端子之間，并經(jīng)由其柵極接收使能信號EN。輸入單元240包括兩個(gè)NMOS晶體管NM13及NM14。連接于加載單元280與偏壓供應(yīng)器220之間的第十三NMOS晶體管NM13經(jīng)由其柵極接收第一輸入信號IN。連接于第二輸出節(jié)點(diǎn)C與偏壓供應(yīng)器220之間的第十四NMOS晶體管NM14經(jīng)由其柵極接收第二輸入信號INB。反饋單元260包括兩個(gè)NMOS晶體管MN15與MN16。第十五NMOS晶體管MN15經(jīng)由其柵極接收第一反饋信號OUT_FD。晶體管MN15的第一及第二端子連接至第十三NMOS晶體管N13的第一及第二端子。第十六NMOS晶體管NM16經(jīng)由其柵極接收第二反饋信號OUTB_FD。晶體管MN16的第一及第二端子連接至第十四NMOS晶體管NM14的第一及第二端子。加載單元280包括兩個(gè)PMOS晶體管PM5與PM6。連接至第十三NMOS晶體管NM13的第五PMOS晶體管PM5在其柵極處接收第五PMOS晶體管PM5與第十三NMOS晶體管NM13的共同節(jié)點(diǎn)D處的電壓。經(jīng)由第二輸出節(jié)點(diǎn)C連接至第十四NMOS晶體管NM14的第六PMOS晶體管PM6在其柵極處接收共同節(jié)點(diǎn)D處的電壓。
如上文所述，差動(dòng)放大器進(jìn)一步包括反饋單元160及260，其接收第一及第二反饋信號OUT_FD及OUTB_FD以再放大第一及第二輸出OUT及OUTB之間的電壓差。
圖6為展示圖4所示的差動(dòng)放大器操作的波形。
如圖所示，輸入信號IN與INB的差為大約10mV。當(dāng)使能信號EN經(jīng)啟動(dòng)為邏輯高電平時(shí)，差動(dòng)放大器放大輸入信號的電壓差，并輸出第一及第二輸出信號OUT及OUTB，其電壓差大約為1.3V。
差動(dòng)放大器被反饋以輸出信號OUT與OUTB并再放大輸出信號OUT與OUTB的電壓差。因此，差動(dòng)放大器的輸出信號的電壓差增加。即，差動(dòng)放大器可靠地執(zhí)行放大操作。
本發(fā)明含有與2005年9月29日與2005年12月15日在韓國專利局申請的韓國專利申請案第2005-91546號及第2005-123979號相關(guān)的發(fā)明，這些申請案的全文以引用的方式并入本文中。
雖然已關(guān)于特定實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員將顯而易見，在不偏離權(quán)利要求所界定的本發(fā)明的精神及范疇的條件下可對本發(fā)明做出各種改變及修改。
權(quán)利要求
1.一種差動(dòng)放大器，其包含輸入單元，其被配置來根據(jù)第一輸入信號與第二輸入信號之間的電壓差，控制第一輸出節(jié)點(diǎn)與第二輸出節(jié)點(diǎn)的電壓電平；反饋輸入單元，其被配置來根據(jù)分別自該第一輸出節(jié)點(diǎn)及該第二輸出節(jié)點(diǎn)反饋的第一反饋信號與第二反饋信號之間的電壓差，控制該第一輸出節(jié)點(diǎn)與該第二輸出節(jié)點(diǎn)的電壓電平；及加載單元，其被配置來向該輸入單元及該反饋單元提供由該輸入單元及該反饋單元確定的電流，其中在該第一輸出節(jié)點(diǎn)及該第二輸出節(jié)點(diǎn)處加載的電壓分別作為第一輸出信號及第二輸出信號予以輸出。
2.如權(quán)利要求1所述的差動(dòng)放大器，其進(jìn)一步包含初始化單元，其被配置來響應(yīng)于使能信號而初始化該第一輸出節(jié)點(diǎn)及該第二輸出節(jié)點(diǎn)；及偏壓供應(yīng)器，其被配置來通過響應(yīng)于該使能信號而向該輸入單元、該加載單元及該反饋單元提供偏壓電流，控制該差動(dòng)放大器的啟動(dòng)。
3.如權(quán)利要求2所述的差動(dòng)放大器，其中該輸入單元包括第一輸入單元，其具備連接于該加載單元與該偏壓供應(yīng)器之間的第一及第二NMOS晶體管，以分別經(jīng)由其柵極接收該第一輸入信號及該第二輸入信號；及第二輸入單元，其具備連接于加載單元與該偏壓供應(yīng)器之間的第三及第四NMOS晶體管，以分別經(jīng)由其柵極接收該第一輸入信號及該第二輸入信號，其中該第一NMOS晶體管的第一端子連接至該第二輸出節(jié)點(diǎn)，且該第四NMOS晶體管的第一端子連接至該第一輸出節(jié)點(diǎn)。
4.如權(quán)利要求3所述的差動(dòng)放大器，其中該加載單元包括第一加載單元，其具備連接于該第一輸入單元與電源電壓端子之間的第一及第二PMOS晶體管；及第二加載單元，其具備連接于該第二輸入單元與該電源電壓端子之間的第三及第四PMOS晶體管。
5.如權(quán)利要求4所述的差動(dòng)放大器，其中該第一PMOS晶體管經(jīng)由該第二輸出節(jié)點(diǎn)連接至該第一NMOS晶體管，并在其柵極處接收該第二PMOS晶體管與該第二NMOS晶體管的第一共同節(jié)點(diǎn)處的電壓。
6.如權(quán)利要求5所述的差動(dòng)放大器，其中該第二PMOS晶體管連接至該第二NMOS晶體管，并在其柵極處接收該第一共同節(jié)點(diǎn)處的該電壓。
7.如權(quán)利要求6所述的差動(dòng)放大器，其中該第三PMOS晶體管連接至該第三NMOS晶體管，并在其柵極處接收該第三PMOS晶體管與該第三NMOS晶體管之第二共同節(jié)點(diǎn)處的電壓。
8.如權(quán)利要求7所述的差動(dòng)放大器，其中該第四PMOS晶體管經(jīng)由該第一輸出節(jié)點(diǎn)連接至該第四NMOS晶體管，并在其柵極處接收該第二共同節(jié)點(diǎn)處的該電壓。
9.如權(quán)利要求8所述的差動(dòng)放大器，其中該偏壓供應(yīng)器包括連接于該輸入單元與接地電壓端子之間的多個(gè)NMOS晶體管，這些NMOS晶體管中的每一個(gè)在其柵極處接收該使能信號。
10.如權(quán)利要求9所述的差動(dòng)放大器，其中該反饋單元包括第五NMOS晶體管，其在其柵極處接收該第一反饋信號，且其第一及第二端子連接至該第一NMOS晶體管的第一及第二端子；第六NMOS晶體管，其在其柵極處接收該第二反饋信號，且其第一及第二端子連接至該第二NMOS晶體管的第一及第二端子；第七NMOS晶體管，其在其柵極處接收該第一反饋信號，且其第一及第二端子連接至該第三NMOS晶體管的第一及第二端子；及第八NMOS晶體管，其在其柵極處接收該第二反饋信號，且其第一及第二端子連接至該第四NMOS晶體管的第一及第二端子。
11.一種差動(dòng)放大器，其包含第一反饋放大單元，其被配置來響應(yīng)于使能信號而接收第一輸入信號及第二輸入信號以及第一反饋信號及第二反饋信號，并輸出第二輸出信號；第二反饋放大單元，其被配置來響應(yīng)于該使能信號而接收該第一輸入信號及該第二輸入信號以及該第一反饋信號及該第二反饋信號，并輸出第一輸出信號；及初始化單元，其被配置來響應(yīng)于該使能信號而初始化第一及第二輸出節(jié)點(diǎn)，其中，基于該第一輸出信號的該第一反饋信號在該第一輸出節(jié)點(diǎn)處加載，且基于該第二輸出信號的該第二反饋信號在該第二輸出節(jié)點(diǎn)處加載。
12.如權(quán)利要求11所述的差動(dòng)放大器，其中該第一反饋放大單元包括輸入單元，其被配置來根據(jù)該第一輸入信號與該第二輸入信號之間的電壓差來控制該第二輸出節(jié)點(diǎn)的電壓電平；反饋單元，其被配置來放大該第一反饋信號與該第二反饋信號之間的電壓差；及加載單元，其被配置來向該輸入單元及該反饋單元提供由該輸入單元及該反饋單元確定的電流。
13.如權(quán)利要求12所述的差動(dòng)放大器，其中該第一反饋放大單元進(jìn)一步包括偏壓供應(yīng)器，其被配置來響應(yīng)于該使能信號而向該輸入單元、該加載單元及該反饋單元提供偏壓電流。
14.如權(quán)利要求13所述的差動(dòng)放大器，其中該反饋單元根據(jù)該第一反饋信號與該第二反饋信號之間的該電壓差來控制該第一輸出節(jié)點(diǎn)的該電壓電平。
15.如權(quán)利要求14所述的差動(dòng)放大器，其中該輸入單元包括第一NMOS晶體管，其連接于該第二輸出節(jié)點(diǎn)與該偏壓供應(yīng)器之間，用于在其柵極處接收該第一輸入信號；及第二NMOS晶體管，其連接于該加載單元與該偏壓供應(yīng)器之間，用于在其柵極處接收該第二輸入信號。
16.如權(quán)利要求15所述的差動(dòng)放大器，其中該加載單元包括第一PMOS晶體管，其連接至該第二NMOS晶體管，在其柵極處接收該第一PMOS晶體管與該第二NMOS晶體管的共同節(jié)點(diǎn)處加載的電壓；及第二PMOS晶體管，其經(jīng)由該第二輸出節(jié)點(diǎn)連接至該第一NMOS晶體管，在其柵極處接收在該共同節(jié)點(diǎn)處加載的該電壓。
17.如權(quán)利要求16所述的差動(dòng)放大器，其中該偏壓供應(yīng)器包括第三NMOS晶體管，其連接于該第一NMOS晶體管與接地電壓端子之間，用于在其柵極處接收該使能信號；及第四NMOS晶體管，其連接于該第二NMOS晶體管與該接地電壓端子之間，用于在其柵極處接收該使能信號。
18.如權(quán)利要求17所述的差動(dòng)放大器，其中該反饋單元包括第五NMOS晶體管，其在其柵極處接收該第一反饋信號，且其第一及第二端子連接至該第一NMOS晶體管的第一及第二端子；及第六NMOS晶體管，其在其柵極處接收該第二反饋信號，且其第一及第二端子連接至該第二NMOS晶體管的第一及第二端子。
19.如權(quán)利要求12所述的差動(dòng)放大器，其中該第二反饋放大單元包括輸入單元，其被配置來根據(jù)該第一輸入信號與該第二輸入信號之間的該電壓差來控制該第一輸出節(jié)點(diǎn)的電壓電平；反饋單元，其被配置來放大該第一反饋信號與該第二反饋信號之間的電壓差；及加載單元，其被配置來向該輸入單元及該反饋單元提供由該輸入單元及該反饋單元確定的電流。
20.如權(quán)利要求19所述的差動(dòng)放大器，其中該第二反饋放大單元進(jìn)一步包括偏壓供應(yīng)器，其被配置來響應(yīng)于該使能信號而向該輸入單元、該加載單元及該反饋單元提供偏壓電流。
21.如權(quán)利要求20所述的差動(dòng)放大器，其中該反饋單元根據(jù)該第一反饋信號與該第二反饋信號之間的該電壓差來控制該第一輸出節(jié)點(diǎn)的該電壓電平。
22.如權(quán)利要求21所述的差動(dòng)放大器，其中該輸入單元包括第一NMOS晶體管，其連接于該加載單元與該偏壓供應(yīng)器之間，用于在其柵極處接收該第一輸入信號；及第二NMOS晶體管，其連接于該第一輸出節(jié)點(diǎn)與該偏壓供應(yīng)器之間，用于在其柵極處接收該第二輸入信號。
23.如權(quán)利要求22所述的差動(dòng)放大器，其中該加載單元包括第一PMOS晶體管，其連接至該第一NMOS晶體管，在其柵極處接收該第一PMOS晶體管與該第一NMOS晶體管的共同節(jié)點(diǎn)處的電壓；及第二PMOS晶體管，其經(jīng)由該第一輸出節(jié)點(diǎn)連接至該第二NMOS晶體管，在其柵極接收該共同節(jié)點(diǎn)處的該電壓。
24.如權(quán)利要求23所述的差動(dòng)放大器，其中該偏壓供應(yīng)器包括第三NMOS晶體管，其連接于該第一NMOS晶體管與接地電壓端子之間，用于在其柵極處接收該使能信號；及第四NMOS晶體管，其連接于該第二NMOS晶體管與該接地電壓端子之間，用于在其柵極處接收該使能信號。
25.如權(quán)利要求24所述的差動(dòng)放大器，其中該反饋單元包括第五NMOS晶體管，其在其柵極處接收該第一反饋信號，且其第一及第二端子連接至該第一NMOS晶體管的第一及第二端子；及第六NMOS晶體管，其在其柵極處接收該第二反饋信號，且其第一及第二端子連接至該第二NMOS晶體管的第一及第二端子。
全文摘要
本發(fā)明提供一種差動(dòng)放大器，其包括放大單元及反饋單元。該放大單元放大第一輸入信號與第二輸入信號之間的電壓差，并輸出第一輸出信號及第二輸出信號。該反饋單元放大基于該第一輸出信號的第一反饋信號與基于該第二輸出信號的第二反饋信號之間的電壓差。
文檔編號H03F3/45GK1941614SQ20061013172
公開日2007年4月4日 申請日期2006年9月29日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者河成周 申請人:海力士半導(dǎo)體有限公司