專利名稱：應用于比較器的磁滯電路及其放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種磁滯電路(hysteresis circuit)，特別是涉及一種應用于 比較器的磁滯電路及其放大器電路。
背景技術(shù)：
為了解決比較器電路因噪聲干擾造成輸出誤判現(xiàn)象，常見作法是利用比較 器內(nèi)部電路加上正回饋機制來制造磁滯現(xiàn)象，以達到抗噪聲的功用，請參照圖 1,為一般磁滯電路的信號轉(zhuǎn)換示意圖，其中橫軸代表輸入電壓信號Vin，縱 軸代表輸出電壓信號Vout，當輸出電壓信號Vout為低準位電壓Vol時，則輸 入電壓信號Vin必須上升到高于一上限門限(threshold)電壓值Vth，輸出電 壓信號Vout才會從低準位電壓Vol轉(zhuǎn)換為高準位電壓Voh。
當輸出電壓信號Vout為高準位電壓Voh時，則輸入電壓信號Vin必需下 降到低于一下限門限電壓值Vtl，輸出電壓信號Vout才會從高準位電壓Voh 轉(zhuǎn)換為低準位電壓Vol,故當比較器的輸入電壓信號Vin具有噪聲干擾時，通 過磁滯電路產(chǎn)生的磁滯現(xiàn)象比較器不易受到噪聲干擾而誤操作。
接下來，請參照圖2A，為一般磁滯電路示意圖，于比較器20的正回饋路 徑上設(shè)置一個磁滯電路10，以使比較器20抵抗噪聲干擾，其中輸入比較器20 的參考電壓信號Vref由電源穩(wěn)壓電路30產(chǎn)生，而磁滯電路10由電阻Rl所構(gòu) 成，此磁滯電路10雖然具有成本低與結(jié)構(gòu)簡單的優(yōu)點，但由于設(shè)置電阻R1 的關(guān)系，使得比較器20的輸入電壓信號Vin受到電阻Rl、電阻R2與電阻R3 的影響，進而降低比較器20磁滯范圍的精確度。
于是產(chǎn)生了另一種磁滯電路設(shè)計方式，請參照圖2B，為另一種磁滯電路 示意圖，主要針對磁滯電路11進行設(shè)計，其磁滯電路11由電阻Rl與二極管 D所構(gòu)成，如此，比較器20的輸入電壓信號Vin雖然不會受到電阻Rl的影響， 但卻會因為二極管D具有順向壓降(forward voltage dr叩)的關(guān)系，同樣降低 比較器20磁滯范圍的精確度。
因此，當比較器采用一般磁滯電路設(shè)計時，會因為磁滯電路中電路組件的 特性，產(chǎn)生比較器的磁滯范圍受到影響而不精確的問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的的技術(shù)問題在于,提供一種應用于比較器的磁滯電路及 其放大器電路，讓比較器的門限比較電壓不受到磁滯電路的影響，以使比較器 的磁滯范圍更為精確。
為了實現(xiàn)上述目的，本發(fā)明公開了一種應用于比較器的磁滯電路，該比較 器具有一第一輸入端、 一第二輸入端及一輸出端，該第一輸入端接收一輸入電
壓信號，該第二輸入端接收一參考電壓信號，該比較器根據(jù)該輸入電壓信號與 該參考電壓信號的差，由該輸出端輸出一高準位或一低準位電壓信號，包括有
—第一電阻，電性耦接于該比較器的該第一輸入端與該輸出端之間；
一二極管，電性耦接于該第一電阻；及
一運算放大器，具有一第一輸入端、 一第二輸入端與一輸出端，電性耦接 于該二極管與該比較器的輸出端之間，該運算放大器的該第一輸入端接收該高 準位或該低準位電壓信號，并由該運算放大器的該輸出端輸出該高準位或該低 準位電壓信號，以增加該比較器的該輸入電壓信號與該參考電壓信號的差。
該運算放大器與該二極管構(gòu)成一超級二極管電路，使該二極管的順向壓降 近乎于零。
該二極管具有一輸入端與一輸出端，該二極管的該輸入端電性耦接于該運 算放大器的該輸出端，該二極管的輸出端電性耦接于該第一電阻與該運算放大 器的該第二輸入端。
當該輸入電壓信號大于該參考電壓信號時，該比較器的該輸出端輸出該高 準位電壓信號。
當該輸入電壓信號低于該參考電壓信號時，該比較器的該輸出端輸出該低 準位電壓信號。
本發(fā)明還公開了一種放大器電路，包括有
一第一運算放大器，具有一第一輸入端、 一第二輸入端及一輸出端，該第 一輸入端接收一輸入電壓信號，該第二輸入端接收一參考電壓信號，該第--運 算放大器根據(jù)該輸入電壓信號與該參考電壓信號的差，由該輸出端輸出一高準
位或一低準位電壓信號；及
一磁滯電路，電性耦接于該第一運算放大器的該第一輸入端與該輸出端之 間，其中該磁滯電路包含有
一第一電阻，電性耦接于該第一運算放大器的該第一輸入端與該輸出端之
間；
一二極管，電性耦接于該第一電阻；及
一第二運算放大器，具有一第一輸入端、-一第二輸入端與一輸出端，電性 耦接于該二極管與該第一運算放大器的輸出端之間，該第二運算放大器的該第 一輸入端接收該高準位或該低準位電壓信號，并由該第二運算放大器的該輸出 端輸出該高準位或該低準位電壓信號，以增加該第一運算放大器的該輸入電壓 信號與該參考電壓信號的差。
該第二運算放大器與該二極管構(gòu)成一超級二極管電路，使該二極管的順向 壓降近乎于零。
該二極管具有一輸入端與一輸出端，該二極管的該輸入端電性耦接于該第 二運算放大器的該輸出端，該二極管的輸出端電性耦接于該第一電阻與該第二 運算放大器的該第二輸入端。
當該輸入電壓信號大于該參考電壓信號時，該第一 運算放大器的該輸出端 輸出該高準位電壓信號。
當該輸入電壓信號低于該參考電壓信號時,該第--運算放大器的該輸出端 輸出該低準位電壓信號。
本發(fā)明的應用于比較器的磁滯電路及其放大器電路，利用運算放大器與二 極管構(gòu)成超級二極管電路的特性，使原先磁滯電路中的二極管順向壓降近乎為 零，如此，即可使比較器的回饋電壓信號不受磁滯電路的影響，以提升比較器 的磁滯范圍精確度，且相對于現(xiàn)有的磁滯電路設(shè)計，本發(fā)明的磁滯電路結(jié)構(gòu)僅 需再設(shè)置一個運算放大器即可完成，具有電路結(jié)構(gòu)簡單的優(yōu)點。


圖1為現(xiàn)有技術(shù)的磁滯電路的信號轉(zhuǎn)換示意圖2A為現(xiàn)有技術(shù)的磁滯電路示意圖2B為現(xiàn)有技術(shù)的另一磁滯電路示意圖3為本發(fā)明實施例的磁滯電路示意圖；及
圖4為本發(fā)明實施例的放大器電路示意圖。
其中，

10 磁滯電路 11磁滯電路
12磁滯電路 20 比較器
30 電源穩(wěn)壓電路 D二極管
0P 運算放大器 OP1 第一運算放大器
OP2第二運算放大器 R1 第一電阻
R2 第二電阻 R3 第一電阻
R4 第四電阻 R5 第五電阻
R6 第六電阻 Vin 輸入電壓信號
Vout輸出電壓信號 Voh高準位電壓
Vtl下限門限電壓值 Vth 上限門限電壓值
ZD 齊納二極管
具體實施例方式
請參照圖3，為本發(fā)明實施例的磁滯電路示意圖。如圖3所示，本發(fā)明的 磁滯電路12包括有第一電阻Rl、 二極管D及運算放大器0P，以下就各電路組 件連接關(guān)系作說明
第一電阻R1具有第一端與第二端，第一電阻R1的第一端電性耦接于下一 級電路，而第一電阻Rl的第二端電性耦接于二極管D的輸出端。
二極管D具有一輸入端(即正端)與一輸出端(即負端)，二極管D的輸入端 電性耦接于運算放大器0P的輸出端，而二極管D的輸出端電性耦接于第一電 阻Rl的第二端與運算放大器0P的第二輸入端。
運算放大器0P具有第一輸入端(即正相輸入端)、第二輸入端(即反相輸入 端)與輸出端，運算放大器OP的第一輸入端電性耦接于上一級電路，而運算放 大器0P的第二輸入端電性耦接于二極管D的輸出端，而運算放大器0P的輸出 端電性耦接于二極管D的輸入端。
接下來，請參照圖4，為本發(fā)明實施例的放大器電路示意圖。如圖4所示，
本發(fā)明的放大器電路包括有第一運算放大器OPl及磁滯電路12，以下就各電 路組件連接關(guān)系作說明
第一運算放大器0P1具有第一輸入端(即正相輸入端)、第二輸入端(即反 相輸入端)及輸出端，第一運算放大器0P1的第--輸入端電性耦接于第一電阻
Rl的第一端、第二電阻R2的第二端與第三電阻R3的第一端，而第一運算放 大器0P1的第二輸入端電性耦接至電源穩(wěn)壓電路30，并接收電源穩(wěn)壓電路30 輸出的參考電壓信號Vref，而第一運算放大器0P1的輸出端電性耦接于第二 運算放大器0P2的第一輸入端與第四電阻R4的第- -端。
第二電阻R2的第一端接收一輸入電壓信號Vin，第三電阻R3的第二端電 性耦接至接地端，第四電阻R4的第二端提供輸出電壓信號Vout，第二運算放 大器0P2具有第一輸入端(即正相輸入端)、第二輸入端(即反相輸入端)與輸出 端，第二運算放大器0P2的第一輸入端電性耦接于第一運算放大器0P1的輸出 端與第四電阻R4的第一端，而第二運算放大器0P2的第二輸入端電性耦接于 二極管D的輸出端，而第二運算放大器0P2的輸出端電性耦接于二極管I)的輸 入端，二極管D的輸出端電性耦接于第一電阻Rl.的第二端與第二運算放大器 0P2的第二輸入端。
電源穩(wěn)壓電路30包括有齊納二極管ZD、第五電阻R5、第六電阻R6與電容C。
首先，電容C的第一端電性耦接至第五電阻R5的第一端，而電容C的第 二端電性耦接至第六電阻R6的第二端，第五電阻R5的第一端電性耦接至齊納 二極管ZD的第一端(即負端)、第一運算放大器0P1的第二輸入端與第七電阻 R7的第二端，第五電阻R5的第二端電性耦接至齊納二極管ZD的第三端與第 六電阻R6的第一端，第六電阻R6的第二端電性耦接至齊納二極管ZD的第二 端(即正端)與接地端，其中電容C與第五電阻R5、第六電阻R6構(gòu)成一并聯(lián)回 路，而五電阻R5、第六電阻R6與齊納二極管ZD構(gòu)成一并聯(lián)回路。
以下說明電路工作原理
當?shù)谝贿\算放大器0P1的第一輸入端接收輸入電壓信號Vin時，第一運算 放大器0P1將輸入電壓信號Vin與參考電壓信號Vref進行比較，于輸入電壓 信號Vin大于參考電壓信號Vref時，由第一運算放大器0P1的輸出端輸出高 準位電壓信號Voh，而此高準位電壓信號Voh經(jīng)由第二運算放大器0P2、 二極管D與第一電阻Rl構(gòu)成的回饋路徑輸入至第一運算放大器0P1的第 一輸入端 后，增加輸入第一運算放大器0P1的輸入電壓信號Vin與參考電壓信號Vref 的差值，如此，第一運算放大器0P1的輸出不會受到噪聲干擾而產(chǎn)生誤操作。
同理，于輸入電壓信號Vin小于參考電壓信號Vref時，則第一運算放大 器0P1的輸出端輸出低準位電壓信號Vol,而此低準位電壓信號Vol經(jīng)由第二 運算放大器0P2、 二極管D與第一電阻Rl構(gòu)成的回饋路徑輸入至第一運算放 大器0P1的第一輸入端后，增加輸入第一運算放大器0P1的輸入電壓信號Vin 與參考電壓信號Vref的差值，如此，第一運算放大器0P1的輸出不會受到噪 聲干擾而產(chǎn)生誤操作。
其中磁滯電路12中的第二運算放大器0P2與二極管構(gòu)成一個超級二極管 (super diode)電路，故二極管D的順向電壓降幾近等于零，因此磁滯電路12 不會影響輸入至第一運算放大器0P1的回饋電壓信號。
綜上所述，本發(fā)明的應用于比較器的磁滯電路及其放大器電路，主要可改 善由正回饋電阻與二極管組合而成的磁滯電路具有影響回饋電壓信號的問題， 進而使比較器的磁滯范圍更為精確。
雖然本發(fā)明以前述的較佳實施例公開如上，并非用以限定本發(fā)明，任何本 領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與修改， 因此本發(fā)明的專利保護范圍須視本說明書所附的權(quán)利要求所界定者為準。
權(quán)利要求
1、一種應用于比較器的磁滯電路，該比較器具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端接收一輸入電壓信號，該第二輸入端接收一參考電壓信號，該比較器根據(jù)該輸入電壓信號與該參考電壓信號的差，由該輸出端輸出一高準位或一低準位電壓信號，其特征在于，該磁滯電路包括有一第一電阻，電性耦接于該比較器的該第一輸入端與該輸出端之間；一二極管，電性耦接于該第一電阻；及一運算放大器，具有一第一輸入端、一第二輸入端與一輸出端，電性耦接于該二極管與該比較器的輸出端之間，該運算放大器的該第一輸入端接收該高準位或該低準位電壓信號，并由該運算放大器的該輸出端輸出該高準位或該低準位電壓信號，以增加該比較器的該輸入電壓信號與該參考電壓信號的差。
2、 如權(quán)利要求1所述的應用于比較器的磁滯電路，其特征在于，該運算 放大器與該二極管構(gòu)成一超級二極管電路，使該二極管的順向壓降近乎于零。
3、 如權(quán)利要求1所述的應用于比較器的磁滯電路，其特征在于，該二極 管具有一輸入端與一輸出端，該二極管的該輸入端電性耦接于該運算放大器的該輸出端，該二極管的輸出端電性耦接于該第一電阻與該運算放大器的該第二 輸入端。
4、 如權(quán)利要求1所述的應用于比較器的磁滯電路，其特征在于，當該輸 入電壓信號大于該參考電壓信號時，該比較器的該輸出端輸出該高準位電壓信 號。
5、 如權(quán)利要求1所述的應用于比較器的磁滯電路，其特征在于，當該輸 入電壓信號低于該參考電壓信號時，該比較器的該輸出端輸出該低準位電壓信 號。
6、 一種放大器電路，其特征在于，包括有一第一運算放大器，具有一第一輸入端、 一第二輸入端及一輸出端，該第 一輸入端接收一輸入電壓信號，該第二輸入端接收一參考電壓信號，該第一運 算放大器根據(jù)該輸入電壓信號與該參考電壓信號的差，由該輸出端輸出一高準位或一低準位電壓信號；及一磁滯電路，電性耦接于該第一運算放大器的該第一輸入端與該輸出端之間，其中該磁滯電路包含有一第--電阻，電性耦接于該第一運算放大器的該第一輸入端與該輸出端之間；一二極管，電性耦接于該第一電阻；及—第二運算放大器，具有一第一輸入端、 一第二輸入端與一輸出端，電性 耦接于該二極管與該第一運算放大器的輸出端之間，該第二運算放大器的該第 一輸入端接收該高準位或該低準位電壓信號，并由該第二運算放大器的該輸出 端輸出該高準位或該低準位電壓信號，以增加該第--運算放大器的該輸入電壓 信號與該參考電壓信號的差。
7、 如權(quán)利要求6所述的放大器電路，其特征在于，該第二運算放大器與該二極管構(gòu)成一超級二極管電路，使該二極管的順向壓降近乎于零。
8、 如權(quán)利要求6所述的放大器電路，其特征在于，該二極管具有一輸入 端與一輸出端，該二極管的該輸入端電性耦接于該第二運算放大器的該輸出 端，該二極管的輸出端電性耦接于該第一電阻與該第二運算放大器的該第二輸入端o
9、 如權(quán)利要求6所述的放大器電路，其特征在于，當該輸入電壓信號大 于該參考電壓信號時，該第一運算放大器的該輸出端輸出該高準位電壓信號。
10、 如權(quán)利要求6所述的放大器電路，其特征在于，當該輸入電壓信號低 于該參考電壓信號時，該第一運算放大器的該輸出端輸出該低準位電壓信號。
全文摘要
本發(fā)明公開了一種應用于比較器的磁滯電路及其放大器電路，該磁滯電路包括有一第一電阻，電性耦接于該比較器的該第一輸入端與該輸出端之間；一二極管，電性耦接于該第一電阻；及一運算放大器，具有一第一輸入端、第二輸入端與一輸出端，電性耦接于該二極管與該比較器的輸出端之間，該運算放大器的該第一輸入端接收該高準位或該低準位電壓信號，并由該運算放大器的該輸出端輸出該高準位或該低準位電壓信號，以增加該比較器的該輸入電壓信號與該參考電壓信號的差。本發(fā)明于比較器的正回饋路徑上設(shè)置一個磁滯電路，使比較器可抵抗噪聲的干擾，且此磁滯電路具有不影響回饋電壓信號的特性，以使比較器的磁滯范圍更為精確。
文檔編號H03K5/22GK101197563SQ20061016089
公開日2008年6月11日 申請日期2006年12月8日 優(yōu)先權(quán)日2006年12月8日
發(fā)明者范振順 申請人:英業(yè)達股份有限公司