專利名稱：輸出緩沖電路以及包括該輸出緩沖電路的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輸出緩沖電路以及包括輸出緩沖電路的電系統(tǒng)。
背景技術(shù)：
一般地，半導體集成電路包括輸出緩沖電路，用于通過輸出端來輸出在半導體集成電路內(nèi)生成的信號。已經(jīng)提出了各種方法，用于抑制在從輸出緩沖電路輸出的信號中生成的過沖和下沖。
圖6示出了現(xiàn)有的輸出緩沖電路，其中的過沖和下沖得到了抑制。
圖6中所示輸出緩沖電路100包括具有源極S和漏極D的P-溝道輸出晶體管11，其中VDD電位被提供給該源極S，并且漏極D與輸出端22相連。該輸出緩沖電路100還包括具有源極S和漏極D的N-溝道輸出晶體管12，其中GND電位被提供給該源極S，并且漏極D與輸出端22相連。
該輸出緩沖電路100還包括電容器元件19和20，其中該電容器元件19和20都具有與輸出端22相連的第一端。
進一步，該輸出緩沖電路100包括反相器17和18。該反相器17通過改變P-溝道輸出晶體管11的柵極G的電位來控制該P-溝道輸出晶體管11。該反相器18通過改變N-溝道輸出晶體管12的柵極G的電位來控制該N-溝道輸出晶體管12。在這樣構(gòu)成的輸出緩沖電路中，過沖和下沖得到了抑制，這將在下面進行說明。
一開始，輸入信號A被假定為‘L’電平。因此，反相器17和18都輸出‘H’電平信號，并且節(jié)點N1(P-溝道輸出晶體管的柵極)和節(jié)點N2(N-溝道輸出晶體管的柵極)都為‘H’電平。由于‘H’電平信號被提供給該P-溝道輸出晶體管11和N-溝道輸出晶體管12的柵極G，因此該P-溝道輸出晶體管11和N-溝道輸出晶體管12分別處于OFF和ON狀態(tài)。因此，位于22的輸出信號為‘L’電平。
接著，輸入信號A從‘L’電平變?yōu)椤瓾’電平。結(jié)果，節(jié)點N1和N2的電平都變?yōu)椤甃’。因此，P-溝道輸出晶體管11和N-溝道輸出晶體管12分別變?yōu)镺N和OFF狀態(tài)，并且輸出信號B1從‘L’電平變?yōu)椤瓾’電平。這里，由于在輸出端22和節(jié)點N1之間提供了電容器元件19，因此當輸出信號B1變?yōu)椤瓾’電平時產(chǎn)生的過沖就會通過電容器元件19被反饋給節(jié)點N1。結(jié)果，該過沖就得到了抑制。
接下來，輸入信號A從‘H’電平變?yōu)椤甃’電平。結(jié)果，節(jié)點N1和N2的電平都變?yōu)椤瓾’。因此，P-溝道輸出晶體管11和N-溝道輸出晶體管12分別變?yōu)镺FF和ON狀態(tài)，并且輸出信號B1從‘H’電平變?yōu)椤甃’電平。這里，由于在輸出端22和節(jié)點N2之間提供了電容器元件20，因此當輸出信號B1變?yōu)椤甃’電平時產(chǎn)生的下沖就會通過電容器元件20被反饋給節(jié)點N2。結(jié)果，該下沖就得到了抑制。
例如，美國專利No.5121000(專利文獻1)中就提出了一種CMOS輸出緩沖電路，其就利用了這種方法來抑制過沖以及下沖。

發(fā)明內(nèi)容要解決的問題但是，專利文獻1中披露的方法具有以下問題。
在輸入信號A為‘L’電平期間，節(jié)點N1為‘H’電平，并且輸出信號B1為‘L’電平。這樣，在電容器元件19的端子之間就加上了對應(yīng)于‘H’和‘L’電平之差的電壓。因此，對應(yīng)于該電壓的電荷就被存儲在電容器元件19中。之后，雖然當輸入信號A從‘L’電平變?yōu)椤瓾’電平時節(jié)點N1開始從‘H’電平變?yōu)椤甃’電平，但是在節(jié)點N1變?yōu)椤甃’電平之前需要有對存儲在電容器元件19中的電荷進行放電的時間。結(jié)果，在對存儲在電容器元件19中的電荷進行放電所需的時間期間，節(jié)點N1的電平從‘H’到‘L’電平的變化就被延遲。類似地，雖然當輸入信號A從‘H’電平變?yōu)椤甃’電平時節(jié)點N2開始從‘L’電平變?yōu)椤瓾’電平，但是在節(jié)點N2變?yōu)椤瓾’電平之前需要有對存儲在電容器元件20中的電荷進行放電的時間。結(jié)果，在對存儲在電容器元件20中的電荷進行放電所需的時間期間，節(jié)點N2的電平從‘L’到‘H’電平的變化就被延遲。
因此，輸出信號B1的時序就被延遲，并且降低了輸出信號B1的轉(zhuǎn)換速率。
本發(fā)明的目的就是要解決上述問題。也就是說，本發(fā)明的一個典型目的就是要提供輸出緩沖電路，其能夠防止輸出信號的延遲或轉(zhuǎn)換速率的降低，同時抑制了過沖和下沖。
解決該問題的方式為了解決上述問題，根據(jù)本發(fā)明的各種典型實施例提供了輸出緩沖電路，包括輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD和GND電位之一，漏極與輸出端相連；電容器元件，具有與該輸出端相連的第一端，以及第二端；驅(qū)動電路，用于通過改變輸出晶體管的柵極的電位來控制該輸出晶體管；第一開關(guān)，用于當其處于ON狀態(tài)時將電容器元件的第二端與輸出晶體管的柵極相連；以及第二開關(guān)，用于當其處于ON狀態(tài)時將該VDD和GND電位中的另一個提供給電容器元件的第二端。該驅(qū)動電路工作使得在第一周期期間該輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第一周期的第二周期期間該輸出晶體管處于OFF狀態(tài)。在第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，以及在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)。
根據(jù)各種典型實施例，該驅(qū)動電路可以包括反相器，用于接收輸入信號并將反相后的輸入信號提供給輸出晶體管的柵極；并且第一和第二開關(guān)的每個與輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間切換。
為了提出并解決上述問題，根據(jù)本發(fā)明的各種典型實施例提供了一種系統(tǒng)，該系統(tǒng)包括輸出緩沖電路和電阻器。該輸出緩沖電路包括輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD和GND電位之一，該漏極與輸出端相連，所述輸出端通過電阻器被提供有VDD和GND電位中的另一個；電容器元件，具有與該輸出端相連的第一端，以及第二端；驅(qū)動電路，用于通過改變輸出晶體管的柵極的電位來控制該輸出晶體管；第一開關(guān)，用于當其處于ON狀態(tài)時將電容器元件的第二端與輸出晶體管的柵極相連；以及第二開關(guān)，用于當其處于ON狀態(tài)時將該VDD和GND電位中的另一個提供給電容器元件的第二端。該驅(qū)動電路工作使得在第一周期期間該輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第一周期的第二周期期間該輸出晶體管處于OFF狀態(tài)。在第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，以及在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)。
為提出并解決上述問題，根據(jù)本發(fā)明的各種典型實施例提供了一種輸出緩沖電路，包括P-溝道輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD電位，漏極與輸出端相連；N-溝道輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有GND電位，漏極與輸出端相連；第一和第二電容器元件，每個具有與該輸出端相連的第一端，以及第二端；第一驅(qū)動電路，用于通過改變P-溝道輸出晶體管的柵極的電位來控制該P-溝道輸出晶體管；第二驅(qū)動電路，用于通過改變N-溝道輸出晶體管的柵極的電位來控制該N-溝道輸出晶體管；第一開關(guān)，用于當其處于ON狀態(tài)時將第一電容器元件的第二端與P-溝道輸出晶體管的柵極相連；第二開關(guān)，用于當其處于ON狀態(tài)時將該GND電位提供給該第一電容器元件的第二端；第三開關(guān)，用于當其處于ON狀態(tài)時將第二電容器元件的第二端與N-溝道輸出晶體管的柵極相連；以及第四開關(guān)，用于當其處于ON狀態(tài)時將該VDD電位提供給該第二電容器元件的第二端。該第一驅(qū)動電路工作使得在第一周期期間該P-溝道輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第一周期的第二周期期間該P-溝道輸出晶體管處于OFF狀態(tài)。該第二驅(qū)動電路工作使得在第三周期期間該N-溝道輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第三周期的第四周期期間該N-溝道輸出晶體管處于OFF狀態(tài)。在第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，并且在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)。在第三周期期間該第三開關(guān)處于ON狀態(tài)并且第四開關(guān)處于OFF狀態(tài)，并且在第四周期期間該第三開關(guān)處于OFF狀態(tài)并且第四開關(guān)處于ON狀態(tài)。
根據(jù)各種典型實施例，該第一驅(qū)動電路可以包括第一反相器，用于接收第一輸入信號并將反相后的第一輸入信號提供給P-溝道輸出晶體管的柵極，該第一和第二開關(guān)中的每個與第一輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間進行切換。該第二驅(qū)動電路可以包括第二反相器，用于接收第二輸入信號并將反相后的第二輸入信號提供給N-溝道輸出晶體管的柵極，該第三和第四開關(guān)中的每個與第二輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間進行切換。
發(fā)明效果根據(jù)本發(fā)明的輸出緩沖電路能夠抑制輸出信號的延遲或轉(zhuǎn)換速率的降低，同時抑制過沖和下沖。

圖1為示出根據(jù)本發(fā)明第一典型實施例的第一典型輸出緩沖電路的電路圖；圖2為示出根據(jù)本發(fā)明第二典型實施例的第二典型輸出緩沖電路的電路圖；圖3為用于說明在先于第一周期的第二周期期間圖2中所示的典型輸出緩沖電路的工作的電路圖；圖4為用于說明第一周期期間圖2中所示的典型輸出緩沖電路的工作的電路圖；圖5為示出根據(jù)第二典型實施例的典型輸出緩沖電路的輸出波形以及現(xiàn)有輸出緩沖電路的輸出波形的圖；以及圖6為示出現(xiàn)有輸出緩沖電路的電路圖，其中過沖和下沖得到了抑制。
附圖標記1，2 輸出緩沖電路11 P-溝道輸出晶體管12 N-溝道輸出晶體管17，18 反相器19，20 電容器元件21 輸入端22 輸出端具體實施方式下面將參照附圖來說明根據(jù)本發(fā)明的實施例。
圖1為示出根據(jù)本發(fā)明第一典型實施例的第一典型輸出緩沖電路的電路圖。
圖1中所示的輸出緩沖電路1包括N-溝道輸出晶體管12，其為根據(jù)本申請的一些權(quán)利要求的輸出晶體管的例子，具有被提供GND電位的源極S以及與輸出端22相連的漏極D。在輸出緩沖電路的外部提供的上拉電阻器R的一端也與輸出端22相連。該上拉電阻器R的另一端被提供VDD電位。這樣，在包括該輸出緩沖電路和上拉電阻器R的系統(tǒng)中，通過電阻器R將VDD電位提供給該輸出端22。
該輸出緩沖電路還包括電容器元件20，其一端與輸出端22相連。
該輸出緩沖電路1中還提供反相器18，其為根據(jù)本申請的一些權(quán)利要求的驅(qū)動電路的例子。通過輸入端21將輸入信號A輸入給反相器18。該反相器18改變N-溝道輸出晶體管12的柵極G的電位，并控制該N-溝道輸出晶體管12。
該輸出緩沖電路1進一步包括P-溝道晶體管14，其為根據(jù)本申請的一些權(quán)利要求的第一開關(guān)的例子，以及P-溝道晶體管16，根據(jù)本申請的一些權(quán)利要求的第二開關(guān)的例子。該P-溝道晶體管14將電容器元件20的另一端與N-溝道輸出晶體管12的柵極G相連。該P-溝道晶體管16將VDD電位提供給電容器元件20的另一端。
該輸入信號也被輸入給P-溝道晶體管14，并且被反相的輸入信號AN，其具有在邏輯上與輸入信號A的電平反相的電平，被輸入給P-溝道晶體管16。
與圖6中所示的現(xiàn)有輸出緩沖電路100的情況類似，在輸入信號A從‘H’電平變?yōu)椤甃’電平之后一個周期(第一周期)期間，該反相器18將節(jié)點N2(N-溝道輸出晶體管12的柵極)的電平從‘L’電平變?yōu)椤瓾’電平。換句話說，在第一周期期間，該反相器18工作使得N-溝道輸出晶體管12從OFF狀態(tài)變?yōu)镺N狀態(tài)。并且，由于輸入信號A以及反相后的輸入信號AN分別被輸入給P-溝道晶體管14和16，因此在第一周期期間該P-溝道晶體管14處于ON狀態(tài)并且P-溝道晶體管16處于OFF狀態(tài)。
另一方面，在先于第一周期的一個周期(第二周期)期間，輸入信號為‘H’電平。因此，該N-溝道輸出晶體管12處于OFF狀態(tài)。換句話說，第二周期期間，該反相器18工作使得該N-溝道輸出晶體管12處于OFF狀態(tài)。并且，由于輸入信號A以及反相后的輸入信號AN分別被輸入給P-溝道晶體管14和16，因此在第二周期期間該P-溝道晶體管14處于OFF狀態(tài)并且P-溝道晶體管16處于ON狀態(tài)。
該典型輸出緩沖電路1的工作過程如下。
在先于第一周期的第二周期期間，輸入信號A為‘H’電平。因此，節(jié)點N2為‘L’電平并且N-溝道輸出晶體管12處于OFF狀態(tài)。這里，由于通過上拉電阻器R將VDD電位提供給輸出端22，因此在輸出端22的信號B為‘H’電平。
另外，被輸入給P-溝道晶體管14和16的輸入信號A以及反相后的輸入信號AN分別為‘H’和‘L’電平。因為P-溝道晶體管16處于ON狀態(tài)，因此節(jié)點N4(電容器元件20的另一端)為‘H’電平。因此，電容器元件20的兩端都為‘H’電平。結(jié)果，沒有電荷被存儲在電容器元件20中。
這樣，該電容器元件20變?yōu)槿缦聽顟B(tài)在第二周期期間沒有電荷被存儲，并且接著該輸出緩沖電路2進入第一周期。在第一周期期間，輸入信號A從‘H’電平變?yōu)椤甃’電平。結(jié)果，節(jié)點N2開始從‘L’電平變?yōu)椤瓾’電平。進一步，反相后的輸入信號AN從‘L’電平變?yōu)椤瓾’電平。
由于該輸入信號A以及反相的輸入信號AN分別變?yōu)椤甃’和‘H’電平，因此P-溝道晶體管14和16分別變?yōu)镺N和OFF狀態(tài)。由于，P-溝道晶體管14變?yōu)镺N狀態(tài)，因此該輸出端22通過電容器元件20與節(jié)點N2相連。該電容器元件20在輸出端22和節(jié)點N2之間提供模擬連接。也就是說，該輸出端22和節(jié)點N2的電位并不是一直相同，而是可以根據(jù)存儲在電容器元件20中的電荷而不同。
這里，如上所述，當進行連接時，該電容器元件20處于沒有電荷被存儲的狀態(tài)。進一步，在節(jié)點N2的電平從‘L’變?yōu)椤瓾’電平期間該N-溝道輸出晶體管12仍舊處于OFF狀態(tài)。因此，該輸出端22保持在‘H’電平。結(jié)果，與電容器元件20的連接并不會延遲節(jié)點N2的電平到‘H’電平的變化。這樣，節(jié)點N2的電平就能夠迅速地變?yōu)椤瓾’電平。
節(jié)點N2的電平到‘H’電平的變化將N-溝道輸出晶體管12從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且在輸出端22的信號B從‘H’電平變?yōu)椤甃’電平。通過電容器元件20將在信號B到‘L’電平的變化期間產(chǎn)生的下沖反饋給節(jié)點N2。因此，下沖得到了抑制。
在圖1所示的輸出緩沖電路1中，如這樣說明的，節(jié)點N2從‘L’電平到‘H’電平的響應(yīng)時間很短。也就是說，防止了輸出信號B的延遲或者轉(zhuǎn)換速率的降低，同時抑制了下沖。
這里，在根據(jù)本發(fā)明第一典型實施例的圖1中所示的典型輸出緩沖電路1中，P-溝道晶體管被用作第一和第二開關(guān)。并且，被輸入給驅(qū)動電路的輸入信號A，以及反相后的輸入信號AN被輸入給這些晶體管的柵極。因此，當輸入信號A的邏輯電平的變化時，該第一和第二開關(guān)同步地在ON和OFF狀態(tài)之間切換。因此，在圖1所示的輸出緩沖電路1中，在輸入信號A為‘L’電平期間該第一開關(guān)保持ON狀態(tài)，并且在輸入信號A為‘H’電平期間該第二開關(guān)保持ON狀態(tài)。這樣構(gòu)成的典型輸出緩沖電路具有簡單結(jié)構(gòu)。
但是，在根據(jù)本發(fā)明的各種典型輸出緩沖電路中，當輸入信號的邏輯電平的變化時，該第一和第二開關(guān)與并非必須地同步地在ON和OFF狀態(tài)之間切換。
從上面的說明中可以很容易地理解，在第一周期期間，該第一開關(guān)需要處于ON狀態(tài)。在該第一周期期間，該輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且由于輸出端電平的變化而產(chǎn)生了下沖。因此，如果在第一周期期間，該第一開關(guān)處于ON狀態(tài)，則在輸出端產(chǎn)生的下沖可以通過電容器元件而被反饋給輸出晶體管的柵極，并且該下沖就能夠被抑制。
類似地，在先于該第一周期的第二周期期間，該第二開關(guān)需要處于ON狀態(tài)，使得可以在沒有電荷被存儲在電容器元件中的狀態(tài)下從第二周期進入第一周期。結(jié)果，就能防止第一周期期間內(nèi)的響應(yīng)延遲以及轉(zhuǎn)化速率的降低。
這里，在第二周期期間，通過降低第二開關(guān)(P-溝道晶體管16)的電阻值，使得電容器元件兩端的電位彼此相等，就可以有效地將存儲在電容器元件中的電荷量降低為零。但是，在根據(jù)本發(fā)明的各種典型輸出緩沖電路中，在第二周期期間不需要將存儲在電容器元件中的電荷量完全降低為零。
在圖6中的100所示的現(xiàn)有輸出電路中，對應(yīng)于‘H’和‘L’電平之差的電荷量被存儲在電容器元件19中。當該輸出緩沖電路進入第一周期時，會導致長延遲和轉(zhuǎn)化速率顯著降低。相反，根據(jù)本發(fā)明的各種典型輸出緩沖電路，通過降低在先于第一周期的第二周期內(nèi)在電容器元件中存儲的電荷量，就能夠抑制響應(yīng)時間的延遲以及轉(zhuǎn)換速率的降低。換句話說，第二周期中在電容器元件內(nèi)保留的可接受的電荷量取決于該典型輸出緩沖電路的所需響應(yīng)時間以及轉(zhuǎn)換速率。
在根據(jù)本發(fā)明第一典型實施例的圖1中所示的典型輸出緩沖電路1中，一級反相器18被用作驅(qū)動電路。但是，在根據(jù)本發(fā)明的各種典型輸出緩沖電路中，該驅(qū)動器電路并不僅限于一級反相器。例如，其中由多個反相器串聯(lián)在一塊的緩沖器或反相器，可以被用作驅(qū)動電路。還有，例如，在其中輸入端之一被用作使能信號輸入端的NAND門可以被用作驅(qū)動電路，其中，當使能信號被輸入給該使能輸入端時，該NAND門起到反相器的作用。
進一步，根據(jù)本發(fā)明第一典型實施例的圖1中所示的典型輸出緩沖電路1使用N-溝道輸出晶體管12作為輸出晶體管。也可以通過使用P-溝道晶體管作為輸出晶體管來構(gòu)造根據(jù)本發(fā)明第一典型實施例的各種典型輸出緩沖電路。
圖2示出了根據(jù)本發(fā)明第二典型實施例的典型輸出緩沖電路。
圖2中所示的典型輸出緩沖電路2包括P-溝道輸出晶體管11和N-溝道輸出晶體管12。該P-溝道輸出晶體管11的源極S被提供了VDD電位，并且它的漏極D與輸出端22相連。該N-溝道輸出晶體管12的源極S被提供了GND電位，并且它的漏極D與輸出端22相連。
該典型輸出緩沖電路2還包括電容器元件19和20，電容器元件19和20分別為根據(jù)本申請的一些權(quán)利要求的第一和第二電容器元件的例子。每個電容器元件19和20的一端與輸出端22相連。
該典型輸出緩沖電路2還包括反相器17和18，反相器17和18分別為根據(jù)本申請的一些權(quán)利要求的第一和第二驅(qū)動器電路的例子。該反相器17和18對輸入信號A進行反相，其中該輸入信號為根據(jù)本申請的一些權(quán)利要求的第一和第二輸入信號的例子，并將反相后的輸入信號分別提供給P-溝道輸出晶體管11和N-溝道輸出晶體管12的柵極G。該反相器17改變P-溝道輸出晶體管11的柵極G的電位并控制該P-溝道輸出晶體管11。該反相器18改變N-溝道輸出晶體管12的柵極G的電位并控制該N-溝道輸出晶體管12。
該典型輸出緩沖電路2還包括N-溝道晶體管13和15，N-溝道晶體管13和15分別為根據(jù)本申請的一些權(quán)利要求的第一和第二開關(guān)的例子。該N-溝道晶體管13將的電容器元件19的另一端與P-溝道輸出晶體管11的柵極G相連。該N-溝道晶體管15將GND電位提供給電容器元件19的另一端。
該典型輸出緩沖電路2還包括P-溝道晶體管14和16，P-溝道晶體管14和16分別為根據(jù)本申請的一些權(quán)利要求的第三和第四開關(guān)的例子。該P-溝道晶體管14將的電容器元件20的另一端與N-溝道輸出晶體管的柵極G相連。該P-溝道晶體管16將VDD電位提供給電容器元件20的另一端。
通過輸出緩沖電路2的輸入端21將輸入信號A輸入給第一和第二反相器17和18。該輸入信號A也被輸入給N-溝道晶體管13和P-溝道晶體管14。另一方面，反相后的輸入信號AN被輸入給N-溝道晶體管15和P-溝道晶體管16。
與圖6中所示的現(xiàn)有輸出緩沖電路100的情況類似，在輸入信號A從‘L’電平變?yōu)椤瓾’電平之后一個周期(第一周期)期間，該反相器17將節(jié)點N1(P-溝道輸出晶體管11的柵極)的電平從‘H’電平變?yōu)椤甃’電平。換句話說，在第一周期期間，該反相器17工作使得P-溝道輸出晶體管11從OFF狀態(tài)變?yōu)镺N狀態(tài)。并且，由于輸入信號A以及反相后的輸入信號AN分別被輸入給N-溝道晶體管13和15，因此在第一周期期間該N-溝道晶體管13處于ON狀態(tài)并且N-溝道晶體管15處于OFF狀態(tài)。需要注意的是，在該第一周期期間，輸出端22的信號B從‘L’電平變?yōu)椤瓾’電平。
進一步，在輸入信號A從‘H’電平變?yōu)椤甃’電平之后的一個周期(第三周期)期間，反相器18將節(jié)點N2(N-溝道輸出晶體管12的柵極)的電平從‘L’電平變?yōu)椤瓾’電平。換句話說，在第三周期期間，該反相器18工作使得該N-溝道輸出晶體管12從OFF狀態(tài)進入ON狀態(tài)。并且，由于輸入信號A以及反相后的輸入信號AN分別被輸入給P-溝道晶體管14和16，因此在第三周期期間該P-溝道晶體管14處于ON狀態(tài)并且P-溝道晶體管16處于OFF狀態(tài)。需要注意的是，在該第三周期期間，輸出端22的信號B從‘H’電平變?yōu)椤甃’電平。
當輸入信號A的邏輯電平的變化時，該N-溝道晶體管13和15同步地在ON和OFF狀態(tài)之間切換。當反相輸入信號AN的邏輯電平的變化時，該N-溝道晶體管13和15也同步地在ON和OFF狀態(tài)之間切換。進一步地，當輸入信號A的邏輯電平的變化時，該P-溝道晶體管14和16同步地在ON和OFF狀態(tài)之間切換。當反相輸入信號AN的邏輯電平的變化時，該P-溝道晶體管14和16也同步地在ON和OFF狀態(tài)之間切換。
下面將參照圖3和4來進一步說明這樣構(gòu)成的典型輸出緩沖電路2的工作。
圖3說明了在先于第一周期的第二周期期間圖2中所示的典型輸出緩沖電路的工作。圖4說明了在第一周期期間圖2中所示的典型輸出緩沖電路的工作。
在圖3和4中，用虛線示出了處于OFF狀態(tài)的P-溝道晶體管14或16以及N-溝道晶體管13或15。
在圖3所示的典型輸出緩沖電路2中，在先于第一周期的第二周期期間，輸入信號A為‘L’電平。因此，節(jié)點N1和N2都為‘H’電平。結(jié)果，該P-溝道輸出晶體管11以及N-溝道輸出晶體管12分別處于OFF和ON狀態(tài)，并且輸出端22的信號B為‘L’電平。換句話說，在第二周期，反相器17工作使得P-溝道輸出晶體管17處于OFF狀態(tài)。
進一步，輸入給N-溝道晶體管13的輸入信號A以及輸入給N-溝道晶體管15的反相后的輸入信號AN分別為‘L’和‘H’電平。因此，N-溝道晶體管13和15分別處于OFF和ON狀態(tài)。結(jié)果，節(jié)點N3(電容器元件19的另一端)為‘L’電平并且電容器元件19中沒有存儲電荷。
這樣，該典型輸出緩沖電路2就變成了如下狀態(tài)在第二周期期間沒有電荷被存儲在電容器元件19中，并接著進入第一周期。下面將參照圖4來說明在第一周期期間的工作。
在第一周期期間，輸入信號A變?yōu)椤瓾’電平，并且節(jié)點N1開始從‘H’電平變?yōu)椤甃’電平。
進一步，輸入給N-溝道晶體管13的輸入信號A以及輸入給N-溝道晶體管15的反相后的輸入信號AN分別為‘H’和‘L’電平。因此，N-溝道晶體管13和15分別切換至ON和OFF狀態(tài)。該處于ON狀態(tài)的N-溝道晶體管13通過電容器元件19在輸出端22與節(jié)點N1之間提供模擬連接。
如上所述，該電容器元件19在第二周期期間變成了沒有電荷被存儲的狀態(tài)。另外，在節(jié)點N1從‘H’電平變?yōu)椤甃’電平期間，P-溝道輸出晶體管11仍舊處于OFF狀態(tài)，并且輸出端22保持‘L’電平。因此，即使連接了電容器元件19，節(jié)點N1到‘L’電平的變化也不會被延遲。結(jié)果，節(jié)點N1迅速地變?yōu)椤甃’電平。節(jié)點N1到‘L’電平的變化導致了P-溝道輸出晶體管11從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且輸出端22的信號B從‘L’電平變?yōu)椤瓾’電平。由于通過電容器元件19將在信號B從‘L’電平變?yōu)椤瓾’電平期間生成的過沖反饋給節(jié)點N1，因此該過沖得到了抑制。
如上所述，在圖2所示的典型輸出緩沖電路2中，節(jié)點N1迅速地從‘H’電平變?yōu)椤甃’電平。因此，可以防止輸出信號B的延遲以及轉(zhuǎn)化速率的降低，同時抑制了過沖。
接下來，將說明在第三周期以及先于該第三周期的第四周期期間該典型輸出緩沖電路2的工作。首先，將參照圖4來說明第四周期中的工作。
在先于第三周期的第四周期期間，輸入信號A為‘H’電平。因此，節(jié)點N1和N2為‘L’電平，P-溝道輸出晶體管11和N-溝道輸出晶體管12分別處于ON和OFF狀態(tài)，并且輸出端22的信號B為‘H’電平。換句話說，在第四周期期間，反相器18工作使得該N-溝道輸出晶體管18處于OFF狀態(tài)。
進一步，輸入給P-溝道晶體管14的輸入信號A以及輸入給P-溝道晶體管16的反相后的輸入信號AN分別為‘H’和‘L’電平。因此，P-溝道晶體管14和P-溝道晶體管16分別處于OFF和ON狀態(tài)。由于P-溝道晶體管16處于ON狀態(tài)，因此節(jié)點N4(電容器元件20的另一端)為‘H’電平，并且沒有電荷被存儲在電容器元件20中。
這樣，該典型輸出緩沖電路2就變成了如下狀態(tài)在第四周期期間沒有電荷被存儲在電容器元件20中，并接著進入第三周期。下面將參照圖3來說明在第三周期期間的工作。
在第三周期期間，輸入信號A變?yōu)椤甃’電平，并且節(jié)點N2開始從‘L’電平變?yōu)椤瓾’電平。
進一步，輸入給P-溝道晶體管14的輸入信號A以及輸入給P-溝道晶體管16的反相后的輸入信號AN分別為‘L’和‘H’電平。因此，P-溝道晶體管14和16分別切換至ON和OFF狀態(tài)。該處于ON狀態(tài)的P-溝道晶體管14通過電容器元件20在輸出端22與節(jié)點N2之間提供模擬連接。
如上所述，該電容器元件20在第四周期期間變成了沒有電荷被存儲的狀態(tài)。另外，在節(jié)點N2從‘L’電平變?yōu)椤瓾’電平期間，N-溝道輸出晶體管12仍舊處于OFF狀態(tài)，并且輸出端22保持‘H’電平。因此，即使連接了電容器元件20，節(jié)點N2到‘H’電平的變化也不會被延遲。結(jié)果，節(jié)點N2迅速地變?yōu)椤瓾’電平。節(jié)點N2到‘H’電平的變化導致了N-溝道輸出晶體管12從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且輸出端22的信號B從‘H’電平變?yōu)椤甃’電平。由于通過電容器元件20將在信號B從‘H’電平變?yōu)椤甃’電平期間生成的下沖反饋給節(jié)點N2，因此該下沖得到了抑制。
如上所述，在圖2所示的典型輸出緩沖電路2中，節(jié)點N2迅速地從‘L’電平變?yōu)椤瓾’電平。因此，可以防止輸出信號B的延遲以及轉(zhuǎn)化速率的降低，同時抑制了下沖。
圖5示出了根據(jù)該典型實施例的典型輸出緩沖電路的輸出信號波形以及現(xiàn)有輸出緩沖電路的輸出波形的圖。
圖5中所示的輸出波形B為在圖2中所示的典型輸出緩沖電路2的輸出端22的波形的仿真結(jié)果。這里，在假設(shè)輸出緩沖電路2的驅(qū)動能力為4mA的情況下進行仿真。其他仿真條件如下。
反饋電容器元件(19，20)的電容1.15pF負載電容20pF電源的電感10nH另一方面，圖5中所示輸出波形B1為圖6中所示的現(xiàn)有輸出緩沖電路100的輸出波形，其中過沖和下沖都得到了抑制。
進一步，圖5中所示的輸出波形B0為現(xiàn)有輸出緩沖電路的輸出波形，其中過沖和下沖沒有得到抑制。
在根據(jù)第二實施例的典型輸出緩沖電路2中，如圖5中的輸出波形B清楚表示的，防止了輸出信號的延遲以及轉(zhuǎn)化速率的降低，同時抑制了過沖和下沖。
另一方面，在圖6中所示的現(xiàn)有輸出緩沖電路100中，如圖5中的輸出波形B1清楚表示的，雖然抑制了過沖和下沖，但該輸出信號被大大延遲，并且轉(zhuǎn)化速率也被顯著降低。
進一步，現(xiàn)有的輸出緩沖電路中，其中過沖和下沖沒有得到抑制，如輸出波形B0清楚表示的，產(chǎn)生了顯著的過沖和下沖。
迄今，已經(jīng)參照圖2，3，和4詳細地說明了根據(jù)本發(fā)明第二典型實施例的典型輸出緩沖電路。但是，與第一典型實施例相同，該第二典型并不僅限于圖2，3和4中所示的典型輸出緩沖電路2。例如，對第一典型實施例進行的說明可以類似地應(yīng)用于第二典型實施例中第二和第四周期期間的切換工作以及電容器元件中的電荷量。該說明也可以類似地應(yīng)用于第二典型實施例的驅(qū)動電路。
并且，在根據(jù)本發(fā)明第二典型實施例的典型輸出緩沖電路中，該第一和第二驅(qū)動電路可以為公共驅(qū)動電路，其中該公共驅(qū)動電路將共用輸出信號提供給P-溝道輸出晶體管和N-溝道輸出晶體管。
權(quán)利要求
1.一種輸出緩沖電路，包括輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD和GND電位之一，漏極與輸出端相連；電容器元件，具有與該輸出端相連的第一端，以及第二端；驅(qū)動電路，用于通過改變輸出晶體管的柵極的電位來控制該輸出晶體管，該驅(qū)動電路工作使得在第一周期期間該輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于該第一周期的第二周期期間該輸出晶體管處于OFF狀態(tài)；第一開關(guān)，用于當其處于ON狀態(tài)時將電容器元件的第二端與輸出晶體管的柵極相連；以及第二開關(guān)，用于當其處于ON狀態(tài)時將該VDD和GND電位中的另一個提供給電容器元件的第二端，其中，第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，以及在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)。
2.根據(jù)權(quán)利要求1的輸出緩沖電路，其中該驅(qū)動電路包括反相器，用于接收輸入信號并將反相后的輸入信號提供給輸出晶體管的柵極；以及該第一和第二開關(guān)的每個與輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間切換。
3.根據(jù)權(quán)利要求2的輸出緩沖電路，其中該第一開關(guān)為第一P-溝道晶體管，輸入信號被輸入給該第一P-溝道晶體管的柵極，以及該第二開關(guān)為第二P-溝道晶體管，反相后的輸入信號被輸入給該第二P-溝道晶體管的柵極。
4.一種包括輸出緩沖電路和電阻器的系統(tǒng)，該輸出緩沖電路包括輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD和GND電位之一，該漏極與輸出端相連，所述輸出端通過電阻器被提供有VDD和GND電位中的另一個；電容器元件，具有與該輸出端相連的第一端，以及第二端；驅(qū)動電路，用于通過改變輸出晶體管的柵極的電位來控制該輸出晶體管，該驅(qū)動電路工作使得在第一周期期間該輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第一周期的第二周期期間該輸出晶體管處于OFF狀態(tài)；第一開關(guān)，用于當其處于ON狀態(tài)時將電容器元件的第二端與輸出晶體管的柵極相連；以及第二開關(guān)，用于當其處于ON狀態(tài)時將該VDD和GND電位中的另一個提供給電容器元件的第二端，其中，在第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，以及在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)。
5.根據(jù)權(quán)利要求4的系統(tǒng)，其中該驅(qū)動電路包括反相器，用于接收輸入信號并將反相后的輸入信號提供給輸出晶體管的柵極；以及該第一和第二開關(guān)的每個與輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間切換。
6.根據(jù)權(quán)利要求5的系統(tǒng)，其中該第一開關(guān)為第一P-溝道晶體管，輸入信號被輸入給該第一P-溝道晶體管的柵極，以及該第二開關(guān)為第二P-溝道晶體管，反相后的輸入信號被輸入給該第二P-溝道晶體管的柵極。
7.一種輸出緩沖電路，包括P-溝道輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有VDD電位，漏極與輸出端相連；N-溝道輸出晶體管，具有源極、漏極和柵極，其中該源極被提供有GND電位，漏極與輸出端相連；第一和第二電容器元件，每個具有與該輸出端相連的第一端，以及第二端；第一驅(qū)動電路，用于通過改變P-溝道輸出晶體管的柵極的電位來控制該P-溝道輸出晶體管，該第一驅(qū)動電路工作使得在第一周期期間該P-溝道輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于第一周期的第二周期期間該P-溝道輸出晶體管處于OFF狀態(tài)；第二驅(qū)動電路，用于通過改變N-溝道輸出晶體管的柵極的電位來控制該N-溝道輸出晶體管，該第二驅(qū)動電路工作使得在第三周期期間該N-溝道輸出晶體管從OFF狀態(tài)變?yōu)镺N狀態(tài)，并且使得在先于該第三周期的第四周期期間該N-溝道輸出晶體管處于OFF狀態(tài)；第一開關(guān)，用于當其處于ON狀態(tài)時將第一電容器元件的第二端與P-溝道輸出晶體管的柵極相連；第二開關(guān)，用于當其處于ON狀態(tài)時將該GND電位提供給該第一電容器元件的第二端；第三開關(guān)，用于當其處于ON狀態(tài)時將第二電容器元件的第二端與N-溝道輸出晶體管的柵極相連；以及第四開關(guān)，用于當其處于ON狀態(tài)時將該VDD電位提供給該第二電容器元件的第二端；其中在第一周期期間該第一開關(guān)處于ON狀態(tài)并且第二開關(guān)處于OFF狀態(tài)，以及在第二周期期間該第一開關(guān)處于OFF狀態(tài)并且第二開關(guān)處于ON狀態(tài)；以及在第三周期期間該第三開關(guān)處于ON狀態(tài)并且第四開關(guān)處于OFF狀態(tài)，以及在第四周期期間該第三開關(guān)處于OFF狀態(tài)并且第四開關(guān)處于ON狀態(tài)。
8.根據(jù)權(quán)利要求7的輸出緩沖電路，其中該第一驅(qū)動電路和第二驅(qū)動電路組成了一個公共驅(qū)動電路。
9.根據(jù)權(quán)利要求7的輸出緩沖電路，其中該第一驅(qū)動電路包括第一反相器，用于接收第一輸入信號并將反相后的第一輸入信號提供給P-溝道輸出晶體管的柵極，其中，該第一和第二開關(guān)中的每個與第一輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間進行切換；以及該第二驅(qū)動電路包括第二反相器，用于接收第二輸入信號并將反相后的第二輸入信號提供給N-溝道輸出晶體管的柵極，其中，該第三和第四開關(guān)中的每個與第二輸入信號的邏輯電平的變化同步地在ON和OFF狀態(tài)之間進行切換。
10.根據(jù)權(quán)利要求9的輸出緩沖電路，其中該第一開關(guān)為第一P-溝道晶體管，第一輸入信號被輸入給該第一P-溝道晶體管的柵極，并且該第二開關(guān)為第二P-溝道晶體管，反相后的第一輸入信號被輸入給該第二P-溝道晶體管的柵極；以及該第三開關(guān)為第一N-溝道晶體管，第二輸入信號被輸入給該第一N-溝道晶體管的柵極，并且該第四開關(guān)為第二N-溝道晶體管，反相后的第二輸入信號被輸入給該第二N-溝道晶體管的柵極。
全文摘要
提供了一種輸出緩沖電路，其中可以防止輸出信號的延遲以及轉(zhuǎn)換速率的減低，同時抑制了過沖和下沖。根據(jù)一個典型實施例，在N－溝道輸出晶體管的柵極從‘L’電平變?yōu)椤瓾’電平的第一周期中，該柵極通過電容器元件與輸出端相連，使得過沖被抑制。另外，通過在先于第一周期的第二周期期間使得電容器元件處于沒有電荷被存儲的狀態(tài)，就可以防止輸出信號的延遲以及轉(zhuǎn)換速率的降低。
文檔編號H03K19/003GK101047378SQ20071009141
公開日2007年10月3日 申請日期2007年3月28日 優(yōu)先權(quán)日2006年3月29日
發(fā)明者倉升智明 申請人:川崎微電子股份有限公司