專利名稱：：邏輯門、掃描驅(qū)動(dòng)器以及使用其的有機(jī)發(fā)光二極管顯示器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明的實(shí)施例涉及邏輯門、掃描驅(qū)動(dòng)器以及使用其的有機(jī)發(fā)光二極管顯示器。特別地，本發(fā)明的實(shí)施例涉及可以通過(guò)使用PMOS晶體管而實(shí)現(xiàn)的邏輯門，和掃描驅(qū)動(dòng)器以及使用其的有機(jī)發(fā)光二極管(0LED)顯示器。
背景技術(shù)：
：最近，呈現(xiàn)出減小的重量和體積的(這正是陰極射線管(CRT)的缺點(diǎn))各種平板顯示器已經(jīng)發(fā)展起來(lái)。平板顯示器包括，例如液晶顯示器(LCD)、場(chǎng)發(fā)射顯示器(FED)、等離子顯示板(PDP)、以及OLED顯示器。0LED顯示器利用通過(guò)重組電子和空穴而發(fā)光的有機(jī)發(fā)光二極管。0LED顯示器具有高響應(yīng)速率和低功耗的優(yōu)點(diǎn)。OLED顯示器可以包括像素、數(shù)據(jù)驅(qū)動(dòng)器和掃描驅(qū)動(dòng)器。像素可以以矩陣的形式排列。數(shù)據(jù)驅(qū)動(dòng)器可以驅(qū)動(dòng)耦合到像素的數(shù)據(jù)線，并且掃描驅(qū)動(dòng)器可以驅(qū)動(dòng)同樣耦合到像素的掃描線。數(shù)據(jù)驅(qū)動(dòng)器可以在每一個(gè)水平時(shí)間段提供與數(shù)據(jù)相對(duì)應(yīng)的數(shù)據(jù)信號(hào)，因此使像素顯示預(yù)定圖像。掃描驅(qū)動(dòng)器可以在每一個(gè)水平時(shí)間段提供掃描信號(hào)以選擇向哪個(gè)像素提供數(shù)據(jù)信號(hào)。由于OLED顯示器尺寸的增加，最好在0LED面板上形成掃描驅(qū)動(dòng)器以減小尺寸、重量及其生產(chǎn)成本。然而，由于傳統(tǒng)的掃描驅(qū)動(dòng)器包括PMOS晶體管和麗0S晶體管，所以難以在面板上形成這樣的掃描驅(qū)動(dòng)器。因此，存在對(duì)由單一類型的M0S晶體管形成的掃描驅(qū)動(dòng)器的需求。
發(fā)明內(nèi)容因此，本發(fā)明涉及邏輯門、掃描驅(qū)動(dòng)器以及使用其的有機(jī)發(fā)光二極管顯示器，其基本上克服了由現(xiàn)有技術(shù)的局限和缺點(diǎn)而帶來(lái)的一個(gè)或者多個(gè)問(wèn)題。因此，本發(fā)明的實(shí)施例的一個(gè)特征是提供適用于集成到平板顯示器并包括一種類型的晶體管的邏輯門。因此，本發(fā)明的實(shí)施例的另一個(gè)特征是提供具有包括一種類型的晶體管的邏輯門的掃描驅(qū)動(dòng)器。因此，本發(fā)明的實(shí)施例的又一個(gè)特征是提供包括作為同一面板的部分的像素電路和掃描驅(qū)動(dòng)器邏輯門的顯示器。本發(fā)明的至少一個(gè)上述和其它特征以及優(yōu)點(diǎn)可以通過(guò)提供邏輯門而實(shí)現(xiàn)，其包括第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)、并且配置成與至少一個(gè)輸入信號(hào)對(duì)應(yīng)地控制第一電源和邏輯門的第一節(jié)點(diǎn)之間的連接；第二驅(qū)動(dòng)器，耦合到第一節(jié)點(diǎn)和第二電源、并配置成控制第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制第一輸入端子和第一電源之間的連接；控制晶體管，配置成控制第三驅(qū)動(dòng)器和第二電源之間的連接；第四驅(qū)動(dòng)器，配置成控制控制晶體管的柵極電極和第二電源之間的連接；以及第二電容器，耦合在控制晶體管的第一電極和控制晶體管的柵極電極之間，其中控制晶體管和第一驅(qū)動(dòng)器、第二驅(qū)動(dòng)器、第三驅(qū)動(dòng)器和第四驅(qū)動(dòng)器中的所有晶體管是同一類型的M0S晶體管。控制晶體管和第一驅(qū)動(dòng)器、第二驅(qū)動(dòng)器、第三驅(qū)動(dòng)器和第四驅(qū)動(dòng)器中的晶體管可以是PMOS晶體管。第一驅(qū)動(dòng)器可以包括多個(gè)串聯(lián)耦合在第一電源和第一節(jié)點(diǎn)之間的晶體管，并且晶體管可以配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)地操作。第一驅(qū)動(dòng)器包括第一晶體管，配置成與第一輸入信號(hào)對(duì)應(yīng)地操作；第二晶體管，配置成與第二輸入信號(hào)對(duì)應(yīng)地操作；第三晶體管，配置成與第三輸入信號(hào)對(duì)應(yīng)地操作。當(dāng)?shù)谝或?qū)動(dòng)器將第一電源連接到第一節(jié)點(diǎn)時(shí)，第二驅(qū)動(dòng)器可以配置成將第一節(jié)點(diǎn)保持在第一電源的電壓，而在其它時(shí)期，第二驅(qū)動(dòng)器可以配置成將第一節(jié)點(diǎn)保持在第二電源的電壓。第二驅(qū)動(dòng)器可以包括第四晶體管，配置成控制第一節(jié)點(diǎn)和第二電源之間的連接；第五晶體管，具有耦合到第四晶體管的柵極電極的第一電極并且具有耦合到第二電源的第二電極和柵極電極；以及第一電容器，耦合在第一電極和第四晶體管的柵極電極之間。第四晶體管的長(zhǎng)寬比可以設(shè)置為比第一晶體管、第二晶體管、以及第三晶體管的范圍更窄的范圍。第二驅(qū)動(dòng)器可以包括第四晶體管，配置成控制第一節(jié)點(diǎn)和第二電源之間的連接；第一電容器，耦合在第四晶體管的第一電極和柵極電極之間；第二十晶體管、第二十一晶體管以及第二十二晶體管，其中第二十、第二十一、以及第二十二晶體管可以串聯(lián)耦合在第四晶體管的第一電極和柵極電極之間，并且可以配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)地操作；以及第二十三晶體管、第二十四晶體管以及第二十五晶體管，其中第二十三、第二十四、以及第二十五晶體管可以并聯(lián)耦合在第四晶體管的柵極電極和第二電源之間，并且可以配置成與多個(gè)輸入條信號(hào)對(duì)應(yīng)地操作。第三驅(qū)動(dòng)器可以包括第六晶體管，配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)控制第一電源和控制晶體管的第一電極之間的連接。第三驅(qū)動(dòng)器還可以包括第七晶體管，配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制控制晶體管的第一電極和柵極電極之間的連接。第三驅(qū)動(dòng)器包括第三十晶體管、第三十一晶體管、第三十二晶體管、以及第三十三晶體管，第三十晶體管可以配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制第一電源和第四驅(qū)動(dòng)器之間的連接，第三十一晶體管可以配置成控制第一電源和第三十三晶體管之間的連接，并且可以具有耦合到第三十晶體管的第二電極的柵極電極，第三十三晶體管可以配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制在第三十一晶體管和第二電源之間的連接，并且第三十二晶體管可以配置成控制控制晶體管和第一電源之間的連接，并且可以具有耦合到第三十一晶體管的第二電極的柵極電極?？刂凭w管的柵極電極可以耦合到第三十晶體管的第二電極。第四驅(qū)動(dòng)器可以包括串聯(lián)耦合在控制晶體管的柵極電極和第二電源之間的多個(gè)晶體管，并且這些晶體管可以配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)地操作。第四驅(qū)動(dòng)器可以包括第九晶體管，配置成與第一輸入信號(hào)對(duì)應(yīng)地操作；第十晶體管，配置成與第二輸入信號(hào)對(duì)應(yīng)地操作；以及第十一晶體管，配置成與第三輸入信號(hào)對(duì)應(yīng)地操作。第四驅(qū)動(dòng)器可以包括第九晶體管，具有耦合到控制晶體管的柵極電極的第一電極，并且可以具有耦合到第二電源的第二電極和柵極電極?？刂凭w管的長(zhǎng)/寬比可以設(shè)置為比第三驅(qū)動(dòng)器中所包括的至少一個(gè)晶體管的范圍更窄的范圍。本發(fā)明的至少一個(gè)上述和其它特征以及優(yōu)點(diǎn)還可以通過(guò)提供掃描驅(qū)動(dòng)器來(lái)實(shí)現(xiàn)，其包括至少一個(gè)解碼器，具有多個(gè)配置成提供多個(gè)第一信號(hào)的第一0R門，以及配置成在第一信號(hào)上執(zhí)行OR操作并且提供多個(gè)掃描信號(hào)的多個(gè)第二0R門，其中在每一個(gè)第一OR門和第二0R門中的所有晶體管都是同一類型的M0S晶體管。在每一個(gè)第一0R門和第二0R門中的晶體管可以是PMOS晶體管。至少一個(gè)解碼器可以配置成接收除驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)條信號(hào)之外的至少一個(gè)外部提供的信號(hào)，并且驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)條信號(hào)可以設(shè)置為比LOW極性的時(shí)間段長(zhǎng)的HIGH極性的時(shí)間段。每一個(gè)第一OR門和每一個(gè)第二OR門可以包括第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)、并且配置成與至少一個(gè)輸入信號(hào)對(duì)應(yīng)地控制第一電源和邏輯門的第一節(jié)點(diǎn)之間的連接；第二驅(qū)動(dòng)器，耦合到第一節(jié)點(diǎn)和第二電源、并且配置成控制第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制輸出端子和第一電源之間的連接；控制晶體管，配置成控制第三驅(qū)動(dòng)器和第二電源之間的連接；的第四驅(qū)動(dòng)器，配置成控制控制晶體管的柵極電極和第二電源之間的連接；以及第二電容器，耦合在控制晶體管的第一電極和控制晶體管的柵極電極之間，其中控制晶體管和在第一驅(qū)動(dòng)器、第二驅(qū)動(dòng)器、第三驅(qū)動(dòng)器以及第四驅(qū)動(dòng)器中的所有晶體管是同一類型的MOS晶體管。本發(fā)明的至少一個(gè)上述和其它特征以及優(yōu)點(diǎn)還可以通過(guò)提供有機(jī)發(fā)光二極管顯示器來(lái)進(jìn)一步實(shí)現(xiàn)，其包括像素電路，耦合到相應(yīng)的數(shù)據(jù)線和掃描線；數(shù)據(jù)驅(qū)動(dòng)器，配置成向數(shù)據(jù)線提供數(shù)據(jù)信號(hào)；以及掃描驅(qū)動(dòng)器，配置成向掃描線提供掃描信號(hào)，其中掃描驅(qū)動(dòng)器包括至少一個(gè)解碼器，其具有配置成提供多個(gè)第一信號(hào)的多個(gè)第一OR門，以及配置成在第一信號(hào)上執(zhí)行OR操作并且提供多個(gè)掃描信號(hào)的多個(gè)第二OR門，其中在每一個(gè)第一OR門和第二0R門中的所有晶體管都是同一類型的M0S晶體管。.每一個(gè)像素電路可以包括至少一個(gè)晶體管，并且第二0R門和像素電路可以是同一面板的部分。第一0R門和數(shù)據(jù)驅(qū)動(dòng)器可以是同一芯片的部分。掃描驅(qū)動(dòng)器可以包括PM0S晶體管，并且掃描驅(qū)動(dòng)器中的PM0S晶體管可以與像素電路中的晶體管同時(shí)形成。至少一個(gè)解碼器可以設(shè)置成接收除驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)條信號(hào)之外的至少一個(gè)外部提供的信號(hào)，并且驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)條信號(hào)可以設(shè)置為比LOW極性的時(shí)間段長(zhǎng)的HIGH極性的時(shí)間段。每一個(gè)第一0R門和每一個(gè)第二OR門可以包括第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)、并配置成與至少一個(gè)輸入信號(hào)對(duì)應(yīng)地控制第一電源和邏輯門的第一節(jié)點(diǎn)之間的連接；第二驅(qū)動(dòng)器，耦合到第一節(jié)點(diǎn)和第二電源、并配置成控制第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制輸出端子和第一電源之間的連接；控制晶體管，配置成控制第三驅(qū)動(dòng)器和第二電源之間的連接；第四驅(qū)動(dòng)器，配置成控制控制晶體管的柵極電極和第二電源之間的連接；以及第二電容器，耦合在控制晶體管的第一電極和控制晶體管的柵極電極之間，其中該控制晶體管和在第一驅(qū)動(dòng)器、第二驅(qū)動(dòng)器、第三驅(qū)動(dòng)器和第四驅(qū)動(dòng)器里的所有晶體管可以是同一類型的M0S晶體管。第一驅(qū)動(dòng)器可以包括多個(gè)晶體管，串聯(lián)耦合在第一電源和第一節(jié)點(diǎn)之間,并且這些晶體管可以配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)地操作。當(dāng)?shù)谝或?qū)動(dòng)器將第一電源連接到第一節(jié)點(diǎn)時(shí)，第二驅(qū)動(dòng)器可以配置成將第一節(jié)點(diǎn)保持在第一電源的電壓，而在其它時(shí)期第二驅(qū)動(dòng)器可以配置成將第一節(jié)點(diǎn)保持在第二電源的電壓。第三驅(qū)動(dòng)器可以配置成與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制第一電源和控制晶體管的第一電極之間的連接。第四驅(qū)動(dòng)器可以包括多個(gè)耦合在控制晶體管的柵極電極和第二電源之間的晶體管，并且這些晶體管可以配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)地操作。顯示器可以包括多個(gè)解碼器，顯示器可以配置成向解碼器提供多個(gè)輸入信號(hào)，輸入信號(hào)可以具有不同的頻率，并且接收高頻輸入信號(hào)的解碼器可以放置得比接收低頻輸入信號(hào)的解碼器更接近第二0R門。參照附圖，通過(guò)對(duì)其具體實(shí)施例的詳細(xì)描述，本發(fā)明的上述和其它特征以及優(yōu)點(diǎn)對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)將變得更加明顯，其中圖1圖解根據(jù)本發(fā)明的第一實(shí)施例的OR門的電路圖；圖2圖解根據(jù)本發(fā)明的第二實(shí)施例的OR門的電路圖；圖3圖解根據(jù)本發(fā)明的第三實(shí)施例的OR門的電路圖；圖4圖解根據(jù)本發(fā)明的第四實(shí)施例的OR門的電路圖；圖5圖解根據(jù)本發(fā)明的第五實(shí)施例的OR門的電路圖；圖6圖解根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器的電路圖；圖7圖解根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)波形；圖8圖解圖6所示的第一OR門的連接的示意圖；圖9A圖解根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)波形的詳細(xì)視圖；圖9B圖解根據(jù)本發(fā)明的另一實(shí)施例的驅(qū)動(dòng)波形；以及圖10圖解根據(jù)本發(fā)明的實(shí)施例的有機(jī)發(fā)光二極管顯示器的示意圖。具體實(shí)施方式2006年8月8日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的名稱為"LogicGate，ScanDriverandOrganicLightEmittingDiodeDisplayUsingtheSame,"的韓國(guó)專利申請(qǐng)No.10-2006-0074586,將其全部通過(guò)引用的方式合并在此?，F(xiàn)在將參考附圖在下文中對(duì)本發(fā)明進(jìn)行更全面的說(shuō)明，附圖中圖解了本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以以不同的形式實(shí)施并且不應(yīng)該解釋為受限于這里提出的實(shí)施例。而是，提供這些實(shí)施例使得公開(kāi)將充分和完整,并且向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在元件描述為耦合到第二元件的地方，該元件可以直接耦合到第二元件，或者可以通過(guò)一個(gè)和多個(gè)其它元件間接耦合到第二元件。而且，在元件描述為耦合到第二元件的地方，可以理解的是該元件可以電耦合，例如在晶體管、電容器、電源、節(jié)點(diǎn)等的情況中。在附圖中，可以為了清楚而省略元件。自始至終，同樣的附圖標(biāo)記表示同樣的元件。現(xiàn)在將要描述本發(fā)明的實(shí)施例，其中在特定的電路中的晶體管都是PM0S晶體管。對(duì)于這里使用的這些電路，第一電源(VDD)的極性是HIGH(高)極性，而第二電源(VSS)的極性是L0W(低)極性，即第二電源(VSS)的電壓低于第一電源(VDD)的電壓。圖1圖解根據(jù)本發(fā)明的第一實(shí)施例的0R門的電路圖。根據(jù)本發(fā)明的第一實(shí)施例的0R門可以通過(guò)使用都是同一類型的M0S晶體管，例如都是PM0S晶體管的晶體管來(lái)實(shí)現(xiàn)。參考圖1,0R門可以包括第八晶體管(M8)(控制晶體管)，用于控制施加到輸出端子(Vout)的電壓；第一驅(qū)動(dòng)器IO,排列在第一電源(VDD)和第一節(jié)點(diǎn)(Nl)之間并控制第一節(jié)點(diǎn)(Nl)到第一電源(VDD)的連接以對(duì)應(yīng)于第一輸入信號(hào)UN1)、第二輸入信號(hào)(IN2)和第三輸入信號(hào)(IN3)的極性(HIGH或LOW);第二驅(qū)動(dòng)器12,排列在第一節(jié)點(diǎn)(Nl)和第二電源(VSS)之間以控制第一節(jié)點(diǎn)(Nl)的電壓；第三驅(qū)動(dòng)器14,耦合在第八晶體管(M8)的第一電極和第一電源(VDD)之間并控制第一電源(VDD)到第八晶體管(M8)的第一電極的連接以對(duì)應(yīng)于第一節(jié)點(diǎn)(Nl)的電壓；以及第四驅(qū)動(dòng)器16,耦合在第八晶體管(M8)的柵極電極和第二電源(VSS)之間并控制第二電源(VSS)到第八晶體管(M8)的柵極電極之間的連接以對(duì)應(yīng)于第一輸入信號(hào)UN1)、第二輸入信號(hào)(IN2)和第三輸入信號(hào)(IN3)的極性(HIGH或LOW)。在通過(guò)施加到其柵極電極的電壓使其導(dǎo)通或截止時(shí)，第八晶體管(M8)可以控制施加到輸出端子(Vout)的電壓。例如，第八晶體管(M8)可以在第一電源(VDD)的電壓施加到其柵極電極的時(shí)候截止，而在第二電源(VSS)的電壓施加到其柵極電極的時(shí)候?qū)?。第一?qū)動(dòng)器10可以包括第一晶體管(M1)、第二晶體管(M2)和第三晶體管(M3),其可以串聯(lián)摔給在第一電源(VDD)和第一節(jié)點(diǎn)(Nl)之間。在第一驅(qū)動(dòng)器10中，第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以在第一輸入信號(hào)(IN1)、第J^敘入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)都具有LOW極性時(shí)互相I給。更具體地，第一晶體管(Ml)可以在第一輸入信號(hào)(INI)具有L0W極性時(shí)導(dǎo)通，第二晶體管(M2)可以在第二輸入信號(hào)(IN2)具有L0W極性時(shí)導(dǎo)通，并且第三晶體管(M3)可以在第三輸入信號(hào)(IN3)具有LOW極性時(shí)導(dǎo)通。因此，由于第一晶體管(Ml)、第二晶體管(M2)以及第三晶體管(M3)可以串賴^^在第一電源(VDD)和第一節(jié)點(diǎn)(Nl)之間，所以第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以在每一個(gè)第一輸入信號(hào)(IN1)、第二4命入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)互相耦合。第^^^區(qū)動(dòng)器12可以包括第四晶體管(M4)，l給在第一節(jié)點(diǎn)(Nl)和第二電源(VSS)之間；第五晶體管(MS),^^在第四晶體管(M"的柵極電極和第二電源(VSS)之間；以及第一電容器(Cl),4給在第四晶體管(M4)的柵極電極和第四晶體管(M4)的第一電極之間。第_^4區(qū)動(dòng)器12可以在第一電源(VDD)的電壓施加到第一節(jié)點(diǎn)(Nl)時(shí)維持第一電源(VDD)的電壓，否則以第二電源(VSS)的電壓維持第一節(jié)點(diǎn)(Nl)的電壓。更具體地，第五晶體管(M5)的第一電極可以^^到第四晶體管(M4)的柵極電極，并且第五晶體管(M5)的柵極電極和第二電極可以#給到第二電源(VSS)。因此，第五晶體管(M5)可以作為二報(bào)管專給，一般以第二電源(VSS)的電壓維持第四晶體管(M4)的4冊(cè)極電極的電壓。當(dāng)?shù)谝浑娫?VDD)和第一節(jié)點(diǎn)(Nl)通過(guò)第一驅(qū)動(dòng)器10電解耦時(shí)，第四晶體管(M4)可以將第一節(jié)點(diǎn)(Nl)的電壓維持在LOW極性。當(dāng)?shù)谝浑娫?VDD)和第一節(jié)點(diǎn)(Nl)通過(guò)第一驅(qū)動(dòng)器10互相電耦合時(shí)，第四晶體管(M4)可以將第一節(jié)點(diǎn)(Nl)的電壓保持在HIGH極性。第四晶體管(M4)的寬/長(zhǎng)比(W/L)可以設(shè)置為比每一個(gè)第一晶體管(Ml)、第二晶體管(M2)以及第三晶體管(M"的寬/長(zhǎng)比(W/L)更窄的范圍。第一電源(VDD)的電壓可以在第一電源(VDD);^。到第一節(jié)點(diǎn)(Nl)上時(shí)穩(wěn)定地維持。第一電容器(Cl)可以在第四晶體管(MO的第一電極和柵極電極之間充電壓，其可以穩(wěn)定第四晶體管(M4)的揭作。當(dāng)?shù)谝浑娫?VDD)的電壓施加到第一節(jié)點(diǎn)(Nl)上時(shí)，可以由第四晶體管(M4)引起漏電流。當(dāng)?shù)谝浑娫?VDD);^口到第一節(jié)點(diǎn)(N1)上時(shí)，所有第一輸入信號(hào)(IN1)、第ji^入信號(hào)(IN2)以Af三輸入信號(hào)(IN3)具有L0W極性。然而，由于在系統(tǒng)操作期間這些輸入信號(hào)的LOW極性時(shí)期可以是非常短的，所以漏電流不會(huì)引起大功耗。第三驅(qū)動(dòng)器14可以包括在第一電源(VDD)和第八晶體管(M8)的第一電極之間的第六晶體管(M6)。第三驅(qū)動(dòng)器14還包括^^在第六晶體管(M6)的柵極電極和第二電極之間的第七晶體管(M7)。第三驅(qū)動(dòng)器14可以與^。到第一節(jié)點(diǎn)(N1)上的電壓對(duì)應(yīng)iW空制第八晶體管(M8)的第一電招到第一電源(VDD)的連接。更M地，第六晶體管(M6)和第七晶體管(M7)可以在向第一節(jié)點(diǎn)(Nl);^oL0W極性的電壓時(shí)導(dǎo)通，否則截止。當(dāng)?shù)诹w管(M6)導(dǎo)通時(shí)，第一電源(VDD)的電壓可以;^口到輸出端子(Vout)。當(dāng)?shù)谄呔w管(M7)導(dǎo)通時(shí)，第八晶體管(M8)的第一電極和柵極電極可以互相電耦合。因此，當(dāng)?shù)谄呔w管(M7)導(dǎo)通時(shí)，第一電源(VDD)可以淑口到第八晶體管(M8)的柵極電極并且第八晶體管(M8)可以截止。第二電容器(C2)可以^^在第八晶體管(M8)的第一電極和柵極電極之間，并且可以在第八晶體管(M8)的第一電極和柵極電極之間充電壓，其可以阻止第八晶體管(M8)產(chǎn)生的漏電流。第四驅(qū)動(dòng)器16可以包括第九晶體管(M9)、第十晶體管(M10)以及第十一晶體管(Mil),其可以串耳^給在第八晶體管(M8)的柵極電極和第二電源(VSS)之間。在第四驅(qū)動(dòng)器16中，第八晶體管W8)的柵極電極和第二電源(VSS)可以在第一輸入信號(hào)(IN1)、第J^敘入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)都具有L0W極性時(shí)互相電4給。更糾地，第九晶體管(M9)可以在第一輸入信號(hào)(IN1)具有L0W極性時(shí)導(dǎo)通，第十晶體管(M10)可以在第_^俞入信號(hào)(IN2)具有L0W極性時(shí)導(dǎo)通，并且第十一晶體管(Mil)可以在第三輸入信號(hào)(IN3)具有LOW極性時(shí)導(dǎo)通。因此，由于第九晶體管(M9)、第十晶體管(M10)以及第十一晶體管(Mil)可以串^M^在第八晶體管(M8)的柵極電極和第二電源(VSS)之間，因此第八晶體管(M8)的柵極電極和第二電源(VSS)可以在[個(gè)第一輸入信號(hào)(IN1)、第二瑜入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)互相電井給。表1表示根據(jù)本發(fā)明的實(shí)施例的0R門的真值表。表l<table>tableseeoriginaldocumentpage15</column></row><table>現(xiàn)在參考圖1和表1詳細(xì)描述OR門的操作。第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止，而在這種情況下第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以電解耦，并且第一節(jié)點(diǎn)(Nl)的電壓一般可以設(shè)置為第二電源(VSS)的電壓。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于LOW極性時(shí)，第六晶體管(M6)和第七晶體管(M7)可以導(dǎo)通。當(dāng)?shù)诹w管(M6)和第七晶體管(M7)導(dǎo)通時(shí)，第一電源(VDD)的電壓可以輸出到輸出端子(Vout)，即電壓輸出具有HIGH極性。第九晶體管(M9)、第十晶體管(MIO)、第十一晶體管(Mil)的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第_=^^入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止，而在這種情況下第八晶體管(M8)的柵極電極和第二電源(VSS)可以電解耦，并且可以維持位于HIGH極性的輸出電壓。每一個(gè)第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)可以在每一個(gè)第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有L0W極性時(shí)導(dǎo)通，而在這種情況下第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以互相電耦合，并且第一節(jié)點(diǎn)(Nl)的電壓一般可以設(shè)置為第一電源(VDD)的電壓。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于HIGH極性時(shí)，第六晶體管(M6)和第七晶體管(M7)可以截止。每一個(gè)第九晶體管(M9)、第十晶體管(MIO)、第十一晶體管(Mil)可以在每一個(gè)第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)、以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)導(dǎo)通，而在這種情況下第八晶體管(M8)可以在第二電源(VSS)的電壓施加到第八晶體管(M8)的柵極電極時(shí)導(dǎo)通，并且可以將具有LOW極性的電壓輸出到輸出端子(Vout)。如上所述，根據(jù)本發(fā)明的第一實(shí)施例的0R門可以使用全部是同一類型的M0S晶體管，例如都是PM0S晶體管的晶體管。因此，OR門可以形成在有機(jī)發(fā)光二極管顯示器的面板上，并且因此可以降低生產(chǎn)成本以及可以簡(jiǎn)化制造過(guò)程。可以理解的是，盡管圖1示出具有三個(gè)輸入的OR門，但是本發(fā)明并不限于此。輸入的數(shù)量可以通過(guò)改變每一個(gè)第一驅(qū)動(dòng)器IO和第四驅(qū)動(dòng)器16中所包括的晶體管的數(shù)量而改變。例如，可以在每一個(gè)第一驅(qū)動(dòng)器IO和第四驅(qū)動(dòng)器16中提供四個(gè)晶體管以形成具有四個(gè)輸入的OR門。圖2圖解根據(jù)本發(fā)明的第二實(shí)施例的OR門。以下的描述將集中在不同于那些上述與第一實(shí)施例有關(guān)的元件，并且為了避免重復(fù)，將不再重復(fù)上述特征的詳細(xì)描述。參考圖2,根據(jù)本發(fā)明的第二實(shí)施例的OR門可以包括第一驅(qū)動(dòng)器10、第二驅(qū)動(dòng)器l2、第三驅(qū)動(dòng)器(l4，)、第四驅(qū)動(dòng)器(16，)、以及第八晶體管(M8)(控制晶體管)。第一驅(qū)動(dòng)器IO和第二驅(qū)動(dòng)器12可以以與結(jié)合圖l的以上描述的相同的方式配置和驅(qū)動(dòng)。第三驅(qū)動(dòng)器(l4，)可以包括耦合在第一電源(VDD)和第八晶體管(M8)的第一電極之間的第六晶體管(M6)。第六晶體管(M6)可以與施加到第一節(jié)點(diǎn)(Nl)的電壓對(duì)應(yīng)地控制在第一電源(VDD)和第八晶體管(M8)的第一電極之間的連接。當(dāng)具有LOW極性的電壓施加到第一節(jié)點(diǎn)(Nl)上時(shí)，第六晶體管(M6)可以導(dǎo)通并可以將第八晶體管(M8)的第一電極電連接到第一電源(VDD)。否則，第六晶體管(M6)可以截止并且可以電中斷第一電源(VDD)和第八晶體管(M8)的第一電極。第四驅(qū)動(dòng)器(16，)可以包括耦合在第八晶體管(M8)的柵極電極和第二電源(VSS)之間的第九晶體管(M9)。尤其是，第九晶體管(M9)的第一電極可以耦合到第八晶體管(M8)的柵極電極，并且第九晶體管(M9)的柵極電極和第二電極可以耦合到第二電源(VSS)。第九晶體管(M9)可以作為二極管耦合，以將第八晶體管(M8)的柵極電極的電壓一般保持在第二電源(VSS)的電壓。當(dāng)?shù)诹w管(M6)截止時(shí)，第八晶體管(M8)可以將第二電源(VSS)的電壓保持在LOW極性，而當(dāng)?shù)诹w管(M6)導(dǎo)通時(shí)可以將輸出端子(Vout)的電壓保持在HIGH極性。第八晶體管(M8)的寬/長(zhǎng)比(W/L)可以設(shè)置為比第六晶體管(M6)的寬/長(zhǎng)比(W/L)更窄的范圍。通過(guò)將第八晶體管(M8)的寬/長(zhǎng)比設(shè)置為比第六晶體管(M6)更窄的范圍，第一電源(VDD)的電壓可以在第一電源(VDD)的電壓施加到輸出端子(Vout)時(shí)穩(wěn)定地維持?，F(xiàn)在將參考圖2和表1詳細(xì)描述0R門的操作。第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1),第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止，而在這種情況下第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以電解耦，并且第一節(jié)點(diǎn)(Nl)的電壓一般可以設(shè)置為第二電源(VSS)的電壓。第六晶體管(M6)可以在第一節(jié)點(diǎn)(Nl)的電壓位于LOW極性時(shí)導(dǎo)通，并且第一電源(VDD)的電壓可以在第六晶體管(M6)導(dǎo)通時(shí)輸出到輸出端子(Vout)。每一個(gè)第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)可以在每一個(gè)第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)導(dǎo)通，而在這種情況下第一電源(VDD)和第一節(jié)點(diǎn)(Nl)可以互相電耦合，并且第一節(jié)點(diǎn)(Nl)的電壓一般可以設(shè)置為第一電源(VDD)的電壓。第六晶體管(M6)可以在第一節(jié)點(diǎn)(N1)的電壓具有HIGH極性時(shí)截止，并且在第六晶體管(M6)截止時(shí)，輸出端子(Vout)的電壓可以減小到第二電源(VSS)的電壓。圖3圖解根據(jù)本發(fā)明的第三實(shí)施例的0R門的電路圖。以下描述將集中在不同于那些上述與第一實(shí)施例有關(guān)的元件，并且為了避免重復(fù)，將不再重復(fù)上述特征的詳細(xì)描述。參考圖3,根據(jù)本發(fā)明的第三實(shí)施例的0R門可以包括第一驅(qū)動(dòng)器10、第二驅(qū)動(dòng)器(12，)、第三驅(qū)動(dòng)器14、第四驅(qū)動(dòng)器16以及第八晶體管(M8)。第一驅(qū)動(dòng)器IO、第三驅(qū)動(dòng)器14、第四驅(qū)動(dòng)器16以及第八晶體管(M8)可以以與結(jié)合圖1的上述描述的相同的方式配置和驅(qū)動(dòng)。第二驅(qū)動(dòng)器(12，)可以包括第四晶體管(M4),耦合在第一節(jié)點(diǎn)(Nl)和第二電源(VSS)之間；第二十晶體管(M20)、第二十一晶體管(M21)以及第二十二晶體管(M22),串聯(lián)耦合在第四晶體管(M4)的第一電極和柵極電極之間；第一電容器(Cl),耦合在第四晶體管(M4)的第一電極和柵極電極之間；以及第二十三晶體管(M23)、第二十四晶體管(M24)以及第二十五晶體管(M25)，并聯(lián)耦合在第四晶體管(MO的柵極電極和第二電源(VSS)之間。第二驅(qū)動(dòng)器(12，)可以與輸入信號(hào)(IN1至IN3)和輸入條信號(hào)(/IN1至/IN3)對(duì)應(yīng)地控制第一節(jié)點(diǎn)(Nl)的電壓。第二十晶體管(M20)可以由第一輸入信號(hào)(IN1)控制，第二十一晶體管(M21)可以由第二輸入信號(hào)(IN2)控制，以及第二十二晶體管(M22)可以由第三輸入信號(hào)(IN3)控制。當(dāng)?shù)谝惠斎胄盘?hào)(IN1)到第三輸入信號(hào)(IN3)的每一個(gè)具有LOW極性時(shí)，第二十晶體管(M20)到第二十二晶體管(M22)可以將第四晶體管(M4)的柵極電極電連接到第一節(jié)點(diǎn)(Nl)。第二十三晶體管(M23)可以由第一輸入條信號(hào)(/IN1)控制，第二十四晶體管(M24)可以由第二輸入條信號(hào)(/IN2)控制，以及第二十五晶體管(M25)可以由第三輸入條信號(hào)(/IN3)控制。當(dāng)?shù)谝惠斎霔l信號(hào)(/IN1)到第三輸入條信號(hào)(/IN3)的任意一個(gè)具有LOW極性時(shí)，第二十三晶體管(M23)到第二十五晶體管(M25)可以將第二電源(VSS)電連接到第四晶體管(M4)的4冊(cè)極電極。現(xiàn)在將參考圖3和表1詳細(xì)描述0R門的操作。任意一個(gè)第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止。任意一個(gè)第二十晶體管(M20)、第二十一晶體管(M21)、第二十二晶體管(M22)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第^l俞入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止。任意一個(gè)第二十三晶體管(M23)、第二十四晶體管(M24)、第二十五晶體管(M25)可以在對(duì)應(yīng)的第一輸入條信號(hào)(/IN1)、第二褕入剝言號(hào)(/IN2)以及第三條輸入信號(hào)(/IN3)之一位于LOW極性時(shí)截止。當(dāng)向第四晶體管(M4)的柵極電極上施加位于LOW極性的電壓時(shí)，第四晶體管(M4)可以導(dǎo)通并且可以向第一節(jié)點(diǎn)(Nl)施加位于LOW極性的電壓。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于LOW極性時(shí)，第六晶體管(M6)和第七晶體管(M7)可以導(dǎo)通。當(dāng)?shù)诹w管(M6)和第七晶體管(M7)導(dǎo)通時(shí)，可以向輸出端子(Vout)輸出第一電源(VDD)的電壓。當(dāng)?shù)谝惠斎胄盘?hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)，第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)可以導(dǎo)通。當(dāng)?shù)谝惠斎胄盘?hào)(IN1)、第J^T入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)，第二十晶體管(M20)、第二十一晶體管(M21)、第二十二晶體管(M22)可以導(dǎo)通。當(dāng)?shù)谒木w管(MO截止時(shí)，第一節(jié)點(diǎn)(Nl)的電壓可以設(shè)置為HIGH才及'1"生。當(dāng)對(duì)應(yīng)的第一輸入條信號(hào)(/IN1)到第三輸入條信號(hào)(/IN3)之一具有HIGH極性時(shí)，也就是說(shuō)，當(dāng)每一個(gè)第一輸入信號(hào)(IN1)、第_^1命入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)，第二十三晶體管(M23)到第二十五晶體管(M25)的每一個(gè)可以截止。因此，第四晶體管(MO可以穩(wěn)定地維持在截止?fàn)顟B(tài)。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于HIGH極性時(shí)，第六晶體管(M6)和第七晶體管(M7)可以截止。此時(shí)，當(dāng)?shù)诰啪w管(M9)到第十一晶體管(Mil)中的每一個(gè)導(dǎo)通時(shí)，可以向第八晶體管(M8)的柵極電極施加第二電源(VSS)的電壓，并且因此第八晶體管(M8)可以導(dǎo)通。當(dāng)?shù)诎司w管(M8)導(dǎo)通時(shí)，可以向輸出端子(Vout)施加第二電源(VSS)的電壓。圖4圖解根據(jù)本發(fā)明的第四實(shí)施例的OR門的電路圖。以下描述將集中在不同于那些上述與第一實(shí)施例有關(guān)的元件，并且為了避免重復(fù)，將不再重復(fù)上述特征的詳細(xì)描述。參考圖4,根據(jù)本發(fā)明的第四實(shí)施例的OR門可以包括第一驅(qū)動(dòng)器10、第二驅(qū)動(dòng)器12、第三驅(qū)動(dòng)器(14，，)、第四驅(qū)動(dòng)器16以及第八晶體管(M8)。第一驅(qū)動(dòng)器10、第二驅(qū)動(dòng)器12以及第四驅(qū)動(dòng)器16可以以與結(jié)合圖1的以上描述的相同的方式配置和驅(qū)動(dòng)。當(dāng)與第一節(jié)點(diǎn)(Nl)的電壓對(duì)應(yīng)地來(lái)控制第八晶體管(M8)是導(dǎo)通還是截止時(shí)，第三驅(qū)動(dòng)器(14，，)可以控制施加到輸出端子(Vout)上的電壓。第三驅(qū)動(dòng)器(14，，)可以包括第三十晶體管(M30)，耦合在第四驅(qū)動(dòng)器16和第一電源(VDD)之間；第三十一晶體管(M31)和第三十三晶體管(M33),耦合在第一電源(VDD)和第二電源(VSS)之間；以及第三十二晶體管(M32),耦合在輸出端子(Vout)和第一電源(VDD)之間。第三十晶體管(M30)可以耦合在第一電源(VDD)和第四驅(qū)動(dòng)器16之間，并且可以與第一節(jié)點(diǎn)(Nl)的電壓對(duì)應(yīng)地導(dǎo)通或截止。當(dāng)?shù)谌w管(M30)導(dǎo)通時(shí)，第二節(jié)點(diǎn)(N2)的電壓可以增加到第一電源(VDD)的電壓。第三十一晶體管(M31)可以控制施加到第三十二晶體管(MM)的柵極電極上的電壓，并且可以與第二節(jié)點(diǎn)(N2)的電壓對(duì)應(yīng)地導(dǎo)通或截止。第三十三晶體管(M33)可以控制施加到第三十二晶體管(M32)的柵極電極上的電壓，并且可以與第一節(jié)點(diǎn)(Nl)的電壓對(duì)應(yīng)地導(dǎo)通或截止。第三十二晶體管(M32)的柵極電極可以耦合到第三十一晶體管(M31)的第二電極以及第三十三晶體管(M33)的第一電極。第三十二晶體管(M32)可以控制輸出端子(Vout)到第一電源(VDD)的連接，并且可以與施加到其4冊(cè)極電才及上的電壓對(duì)應(yīng)地導(dǎo)通或截止。第八晶體管(M8)的柵極電極可以耦合到第二節(jié)點(diǎn)(N2)。第八晶體管(M8)可以與第二節(jié)點(diǎn)(N2)的電壓對(duì)應(yīng)地控制輸出端子(Vout)的輸出電壓?，F(xiàn)在將參考圖4和表1詳細(xì)描述OR門的操作。第一晶體管(Ml)、第二晶體管(M2)、第三晶體管(M3)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IM)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(INS)之一位于HIGH極性時(shí)截止。第九晶體管(M9)、第十晶體管(MIO)、第十一晶體管(Mil)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止。當(dāng)?shù)谝痪w管(Ml)、第二晶體管(M2)以及第三晶體管(M3)中的任意一個(gè)截止時(shí)，第一節(jié)點(diǎn)(Nl)的電壓可以位于LOW極性。當(dāng)?shù)谝还?jié)點(diǎn)(N1)的電壓位于LOW極性時(shí)，第三十晶體管(M30)和第三十三晶體管(M33)可以導(dǎo)通。當(dāng)?shù)谌w管(M30)導(dǎo)通時(shí)，第二節(jié)點(diǎn)(N2)的電壓可以設(shè)置為第一電源(VDD)。當(dāng)?shù)诙?jié)點(diǎn)(N2)的電壓設(shè)置為第一電源(VDD)時(shí)，第三十一晶體管(M31)和第八晶體管(M8)可以截止。在這種情況下，可以通過(guò)導(dǎo)通的第三十三晶體管(M33)向第三十二晶體管(M32)的柵極電極施加第二電源(VSS)的電壓，并且因此第三十二晶體管(M32)可以導(dǎo)通。當(dāng)?shù)谌w管(M32)導(dǎo)通時(shí)，可以向輸出端子(Vout)施加第一電源(VDD)的電壓。當(dāng)?shù)谝惠斎胄盘?hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)具有LOW極性時(shí)，第一晶體管(Ml)、第二晶體管(M2)以及第三晶體管(M3)可以導(dǎo)通。當(dāng)?shù)谝惠斎胄盘?hào)(IN1)、第^=4#入信號(hào)(IN2)以^三輸入信號(hào)(IN3)分別處于LOW極性時(shí)，第九晶體管(M9)、第十晶體管(M10)以及第十一晶體管(Mil)可以導(dǎo)通。當(dāng)每一個(gè)第一晶體管(Ml)、第二晶體管(M2)和第三晶體管(M3)導(dǎo)通時(shí)，第一節(jié)點(diǎn)(Nl)的電壓可以設(shè)置為HIGH極性。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓設(shè)置為HIGH極性時(shí)，第三十晶體管(M30)和第三十三晶體管(M33)可以截止。在這種情況下，第二節(jié)點(diǎn)(N2)的電壓可以設(shè)置為第二電源(VSS)的電壓。當(dāng)?shù)诙?jié)點(diǎn)(N2)的電壓設(shè)置為第二電源(VSS)的電壓時(shí)，第三十一晶體管(M31)和第八晶體管(M8)可以導(dǎo)通。當(dāng)?shù)谌痪w管(M31)導(dǎo)通時(shí)，可以向第三十二晶體管(M32)的柵極電極施加第一電源(VDD)的電壓并且第三十二晶體管(M32)可以截止。在這種情況下，可以通過(guò)導(dǎo)通的第八晶體管(M8)向輸出端子(Vout)施加第二電源(VSS)的電壓。圖5圖解根據(jù)本發(fā)明的第五實(shí)施例的OR門的電路圖。以下描述將集中在不同于那些上述與第一實(shí)施例有關(guān)的元件，并且為了避免重復(fù)，將不再重復(fù)上述特征的詳細(xì)描述。參考圖5,根據(jù)本發(fā)明的第五實(shí)施例的0R門可以包括第一驅(qū)動(dòng)器10、第二驅(qū)動(dòng)器(12，)、第三驅(qū)動(dòng)器(14'，)、第四驅(qū)動(dòng)器16以及第八晶體管(M8)。第一驅(qū)動(dòng)器10以及第四驅(qū)動(dòng)器16可以以與結(jié)合圖1的以上描述的0R門的相同的方式配置，第二驅(qū)動(dòng)器(12，)可以以與結(jié)合圖3的以上描述的0R門的相同的方式配置，以及第三驅(qū)動(dòng)器(14，')可以以與結(jié)合圖4的以上描述的0R門的相同的方式配置?，F(xiàn)在將參考圖5和表1詳細(xì)描述0R門的4乘作。第一晶體管(Ml)、第二晶體管(M2)以及第三晶體管(M3)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二^^入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)之一位于HIGH極性時(shí)截止。第二十晶體管(M20)、第二十一晶體管(M21)、第二十二晶體管(M22)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸7v信號(hào)(IN3)之一位于HIGH4及性時(shí)截止。當(dāng)?shù)谝惠斎隵f言號(hào)(/IN1)、第_=^命入剝言號(hào)(/IN2)以及第三輸入剝言號(hào)(/IN3)中的任意一個(gè)位于LOW極性時(shí)，對(duì)應(yīng)的第二十三晶體管(M23)、第二十四晶體管(M24)和第二十五晶體管(M25)中之一可以導(dǎo)通，并且因此第四晶體管(M4)可以通it^o到其柵極電feji的具有LOW極性的電壓導(dǎo)通。當(dāng)?shù)谒木w管(M4)導(dǎo)通時(shí)，位于LOW;f及性的電壓可以施加到第一節(jié)點(diǎn)(Nl)上。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于LOW極性時(shí)，第三十晶體管(M30)和第三十三晶體管(M33)可以導(dǎo)通。當(dāng)?shù)谌w管(M30)導(dǎo)通時(shí)，第二節(jié)點(diǎn)(N2)的電壓可以設(shè)置為第一電源(VDD)的電壓。當(dāng)?shù)诙?jié)點(diǎn)(N2)的電壓設(shè)置為第一電源(VDD)的電壓時(shí)，第三十一晶體管(M31)和第八晶體管(M8)可以截止。在這種情況下，可以通過(guò)導(dǎo)通的第三十三晶體管(M33)向第三十二晶體管(M32)的4冊(cè)極電極施加第二電源(VSS)的電壓。因此，第三十二晶體管(M32)可以導(dǎo)通并且可以通過(guò)第三十二晶體管(M32)向輸出端子(Vout)施加第一電源(VDD)的電壓。第一晶體管(Ml)、第二晶體管(M2)以及第三晶體管(M3)中的任意一個(gè)可以^f于應(yīng)的第一輸入信號(hào)(IN1)、第二4敘入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)中之一位于LOW極性時(shí)導(dǎo)通。第二十晶體管(M20)、第二十一晶體管(M21)、第二十二晶體管(M22)中的任意一個(gè)可以在對(duì)應(yīng)的第一輸入信號(hào)(IN1)、第二輸入信號(hào)(IN2)以及第三輸入信號(hào)(IN3)中之一位于LOW極性時(shí)導(dǎo)通。第一節(jié)點(diǎn)(Nl)的電壓可以位于HIGH極性并且第四晶體管(M4)可以截止。當(dāng)?shù)谝惠斎霔l信號(hào)(/IN1)到第三輸入條信號(hào)(/IN3)中的每一個(gè)具有HIGH極性時(shí)，也就是說(shuō)，當(dāng)?shù)谝惠斎胄盘?hào)(IN1)、第^=4命入信號(hào)(IN2)以^三輸入信號(hào)(IN3)具有LOW極性時(shí)，笫二十三晶體管(M23)到第二十五晶體管(M25)的每一個(gè)可以截止。因此，第四晶體管(M4)的截止?fàn)顟B(tài)可以穩(wěn)定地維持。當(dāng)?shù)谝还?jié)點(diǎn)(Nl)的電壓位于HIGH極性時(shí)，第三十晶體管(M30)和第三十三晶體管(M33)可以截止。在這種情況下，第二節(jié)點(diǎn)(N2)的電壓可以設(shè)置為第二電源(VSS)的電壓。當(dāng)?shù)诙?jié)點(diǎn)(N2)的電壓設(shè)置為第二電源(VSS)的電壓時(shí)，第三十一晶體管(M31)和第八晶體管(M8)可以導(dǎo)通。當(dāng)?shù)谌痪w管(M31)導(dǎo)通時(shí)，可以向第三十二晶體管(M32)的柵極電極施加第一電源(VDD)的電壓，并且因此第三十二晶體管(M32)可以截止。在這種情況下，可以通過(guò)導(dǎo)通的第八晶體管(M8)向輸出端子(Vout)施加第二電源(VSS)的電壓。圖6圖解根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器的電路圖。該掃描驅(qū)動(dòng)器可以通過(guò)使用結(jié)合圖1至5的以上描述的任意0R門來(lái)實(shí)現(xiàn)。為了描述的方便，掃描驅(qū)動(dòng)器將描述為耦合到320條掃描線(Sl至S320)，向掃描線(Sl至S320)順序地提供掃描信號(hào)。參考圖6，掃描驅(qū)動(dòng)器可以包括多個(gè)解碼器，例如解碼器30、32、34,其中的每一個(gè)可以具有多個(gè)第一OR門。掃描驅(qū)動(dòng)器還包括用于在解碼器30、32、34的輸出上執(zhí)行OR操作以產(chǎn)生掃描信號(hào)的多個(gè)第二OR門((2)0Rl到(2)0R320)。第一解碼器30和第二解碼器32的每一個(gè)可以包括三個(gè)輸入端子和八個(gè)輸出端子。第一解碼器30和第二解碼器32的每一個(gè)包括八個(gè)第一OR門(分別是(1)0R1到(1)0R8，以及(1)0R9到(1)0R16)。第三解碼器34可以包括三個(gè)輸入端子和五個(gè)輸出端子。第三解碼器34可以包括五個(gè)第一OR門((l)0R17到(1)0R21)。因此，三個(gè)解碼器可以4是供總共320個(gè)掃描信號(hào)(8x8x5)?？梢岳斫獾氖?，解碼器30、32、34中的每一個(gè)所包括的第一OR門的數(shù)量依靠連接到掃描驅(qū)動(dòng)器的掃描線(S1至S320)的數(shù)量來(lái)確定。例如，如圖6所示，可以提供二十一個(gè)第一OR門，以向320條掃描線(Sl至S320)提供掃描信號(hào)。第一解碼器30可以向第一0R門((l)0R1到(1)0R8)提供輸入到第一輸入端子(al)、第二輸入端子(a2)、以及第三輸入端子U3)的輸入信號(hào)。在本發(fā)明的實(shí)施例中，相應(yīng)的輸入條信號(hào)可以由耦合到每一個(gè)輸入端子(al,a2,a3)的反相器(INV1，INV2,INV3)產(chǎn)生。第二解碼器32可以向第一OR門((1)0R9到(1)0R16)提供輸入到第四輸入端子(a4)、第五輸入端子U5)、以及第六輸入端子(a6)的輸入信號(hào)。在本發(fā)明的實(shí)施例中，相應(yīng)的輸入條信號(hào)可以由連接到每一個(gè)輸入端子(a4,a5,a6)的反相器(INV4,INV5,INV6)產(chǎn)生。第三解碼器34可以向第一OR門((1)0R17到(1)OR21)提供輸入到第七輸入端子(a7)、第八輸入端子(a8)、以及第九輸入端子(a9)的輸入信號(hào)。在本發(fā)明的實(shí)施例中，相應(yīng)的輸入條信號(hào)可以由耦合到每一個(gè)輸入端子(a7,a8,a9)的反相器(INV7，INV8，INV9)產(chǎn)生。每一個(gè)第二0R門((2)0R1到(2)0R320)可以接收三個(gè)輸入信號(hào)，也就是從第一解碼器30、第二解碼器32以及第三解碼器34的每一個(gè)輸出的信號(hào)，并且可以通過(guò)在三個(gè)接收的信號(hào)上執(zhí)行OR操作來(lái)向掃描線(Sl至S320)提供信號(hào)。這就是說(shuō)，用作第二0R門的OR門可以接收從第一OR門的端子Vout輸出的輸入信號(hào)。第二OR門可以通過(guò)其相應(yīng)的端子Vout提供掃描信號(hào)。在一種實(shí)現(xiàn)中，雖然可以分別向第二0R門提供獨(dú)立的電源，但是向第一0R門提供的第一和第二電源(VDD)和(VSS)可以與向第二0R門提供的那些一致。雖然圖6中沒(méi)有圖解，但是0R門可以包括反相器。可以向OR門提供從反相器輸出的輸入條信號(hào)。詳細(xì)地，第1第二0R門((2)0R1)可以通過(guò)在第1第一0R門((1)0R1)、第9第一OR門((1)0R9)以及第17第一OR門((1)0R17)的輸出上執(zhí)行OR操作來(lái)向第一掃描線(SI)提供掃描信號(hào)。而且，第2第二OR門((2)0R2)可以通過(guò)在第2第一0R門((l)0R2),第9第一0R門((l)0R9)以及第17第一0R門((l)0R17)的輸出上執(zhí)行OR操作來(lái)向第二掃描線(S2)提供掃描信號(hào)。類似地，第64第二OR門((2)OR64)可以通過(guò)在第8第一OR門((l)0R8)、第16第一OR門以及第17第一OR門((l)0R17)的輸出上執(zhí)行OR操作來(lái)向第六十四掃描線(S64)提供掃描信號(hào)。類似地，第32G第二OR門((2)OR320)可以通過(guò)在第8第一0R門((l)0R8),第16第一0R門((l)0R16)以及第21第一0R門((l)0R21)的輸出上執(zhí)行OR操作來(lái)向第三百二十掃描線(S320)提供掃描信號(hào)。如上所述，在根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器中，每一個(gè)第二OR門((2)0R1到(2)OR320)可以通過(guò)在解碼器30、32、3々的輸出上執(zhí)行0R操作來(lái)向相應(yīng)的掃描線(Sl至S320)提供掃描信號(hào)。圖7圖解根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)波形?？梢韵驁D6所示的掃描驅(qū)動(dòng)器的輸入端子和輸入條端子提供驅(qū)動(dòng)波形。參考圖7,可以向掃描驅(qū)動(dòng)器的輸入端子(al至a9)提供具有不同頻率的驅(qū)動(dòng)波形。在一種實(shí)現(xiàn)中，驅(qū)動(dòng)波形的頻率可以隨從第九輸入端子(a9)到第一輸入端子(al)的每一個(gè)增量加倍。例如，向第八輸入端子(a8)提供的驅(qū)動(dòng)波形的頻率可以兩倍于向第九輸入端子(a9)提供的驅(qū)動(dòng)波形的頻率，向第七輸入端子(a7)提供的驅(qū)動(dòng)波形的頻率可以兩倍于向第八輸入端子(a8)提供的驅(qū)動(dòng)波形的頻率，向第六輸入端子U6)提供的驅(qū)動(dòng)波形的頻率可以兩倍于向第七輸入端子U7)提供的驅(qū)動(dòng)波形的頻率等。在本發(fā)明的實(shí)施例中，向輸入條端子(/al至/a9)提供的驅(qū)動(dòng)波形可以由耦合到每一個(gè)輸入端子(al至a9)的反相器產(chǎn)生?？梢赃x擇的，輸入到輸入條端子的驅(qū)動(dòng)波形可以外部提供。在一種實(shí)現(xiàn)(未示出)中，可以通過(guò)使用布線來(lái)減少掃描驅(qū)動(dòng)器中的配線的寄生電容、電阻以及信號(hào)延遲，在布線中，解碼器30、32、34根據(jù)在其中應(yīng)用的波形的頻率來(lái)放置。例如，接收高頻的解碼器可以放置得更接近第二OR門((2)0R1到(2)OR320)。這樣的排列可以改善響應(yīng)時(shí)間。圖8圖解圖6所示的第一0R門的連接的示意圖，以及圖9A圖解根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)波形的詳細(xì)圖。可以向到圖6所示的掃描驅(qū)動(dòng)器的第一輸入端子(al)、第二輸入端子(a2)以及第三輸入端子(a3)提供驅(qū)動(dòng)波形。在本發(fā)明的實(shí)施例中，驅(qū)動(dòng)波形也可以輸入到第一輸入條端子(/al)、第二輸入條端子(/a2)以及第三輸入條端子(/a3),其中的每一個(gè)可以配有反相器。為了描述的方便，圖8僅示出第一解碼器30的第一OR門((1)0R1、(1)0R2)、(1)0R3、…，(1)0R8)的連接的配置。可以理解的是，第二和第三解碼器32、34的第一0R門((1)0R9到(1)0R21)的連接的配置可以通過(guò)使用適當(dāng)?shù)妮斎攵俗宇愃频卦O(shè)計(jì)。因此，如圖8所示，就像第l第一OR門((l)0R1)可以通過(guò)第三輸入端子(a3)耦合到第一輸入端子(al),第9第一0R門((l)0R9)可以通過(guò)第六輸入端子(a6)耦合到第四輸入端子(aO。類似地，第17第一0R門((l)0R17)可以通過(guò)第九輸入端子(a9)耦合到第七輸入端子(a7)。參考圖8和9A,為了順序地輸出掃描信號(hào)，第1第一0R門((1)0Rl)至第8第一0R門((1)0R8)可以順序地輸出具有L0W極性的信號(hào)。第1第一0R門((1)0R1)可以從解碼器的相應(yīng)的輸入端子(al)-(a3)接收輸入信號(hào)(IN1)-(IN3)，并且可以從解碼器的相應(yīng)的輸入條端子(/al)-(/a3)接收輸入條信號(hào)(/IN1)-(/IN3)。在操作中，在第一周期(T1)期間，第1第一0R門((1)0R1)可以從第一輸入端子(al)接收具有LOW極性的第一輸入信號(hào)(IN1),從第二輸入端子(a2)接收具有LOW極性的第二輸入信號(hào)(IN2),以及從第三輸入端子(a3)接收具有L0W極性的第三輸入信號(hào)(IN3)。因此第1第一0R門((l)0R1)可以在第一周期(Tl)期間輸出位于L0W極性的電壓。第9第一OR門((1)0R9)也可以從解碼器的相應(yīng)的輸入端子(al)-(a3)接收輸入信號(hào)(IN1)-(IN3),并且可以從解碼器的相應(yīng)的輸入條端子(/al)-(/a3)接收輸入條信號(hào)(/IN1)-(/IN3)。因此，第9第一OR門((l)0R9)可以在第一周期(Tl)期間從第四輸入端子(aO、第五輸入端子U5)、以及第六輸入端子(a6)接收具有LOW極性的電壓，并且可以輸出具有LOW極性的電壓。第17第一OR門((1)0R17)也可以從解碼器的相應(yīng)的輸入端子(al)-U3)接收輸入信號(hào)(IN1)-(IN3),并且可以從解碼器的相應(yīng)的輸入條端子(/al)-(/a3)接收輸入條信號(hào)(/IN1)-(/IN3)。因此，第17第一0R門((l)0R17)可以在第一周期(Tl)期間從第七輸入端子(a7)、第八輸入端子(a8)、以及第九輸入端子(a9)的每一個(gè)接收具有LOW極性的電壓，并且可以輸出位于LOW極性的電壓。因此，可以在第一周期期間(Tl)向第一掃描線(Sl)輸出掃描信號(hào)，也就是說(shuō)，具有LOW極性的電壓可以從第l第二0R門((2)0R1)輸出，其耦合到第1第一0R門((l)0R1)、第9第一0R門((l)0R9)以及第17第一OR門((l)0R17)中的并且其在第一周期期間(Tl)接收從那里的相應(yīng)的LOW極性的電壓。如圖9A所示，在第二周期(T2)的開(kāi)始，向第一輸入端子(al)以及輸入條端子(/al)提供的驅(qū)動(dòng)波形可以轉(zhuǎn)換到HIGH極性。然而，參考圖7，向剩余的輸入端子(a2至a9以及/a2至/a9)提供的驅(qū)動(dòng)波形可以不轉(zhuǎn)換。第2第一OR門((1)0R2)可以從解碼器的輸入條端子(/al)接收輸入信號(hào)(IN1),從解碼器的相應(yīng)的輸入端子(a2)以及(a3)接收輸入信號(hào)(IN2)和(IN3),從解碼器的輸入端子(al)接收輸入條信號(hào)(/IN1)，并且從解碼器的相應(yīng)的輸入條端子(/a2)以及(/a3)接收輸入條信號(hào)(/IN2)以及(/IN3)。因此，在第二周期(T2)期間第2第一0R門((l)OR2)可以從第一輸入條端子(/al)接收第一輸入信號(hào)(INl),也就是說(shuō)，它可以接收LOW極性信號(hào)。第2第一0R門((l)OR2)可以從第二輸入端子(a"接收第二輸入信號(hào)(IN2)并且可以從第三輸入端子(a3)接收第三輸入信號(hào)(IN3)。因此，第2第一0R門((l)0R2)可以在第二周期(T2)期間輸出具有L0W極性的電壓。第9第一0R門((l)0R9)和第17第一0R門((l)0R17)可以在第二周期(T2)期間輸出位于L0W極性的電壓。因此，掃描信號(hào)可以在第二周期(T2)期間輸出到第二掃描線(S2),也就是說(shuō)，位于LOW極性的電壓可以從第2第二OR門((2)0R2)輸出，其耦合到第2第一0R門((l)0R2)、第9第一0R門((1)0R9)、以及第17第一0R門((l)0R17)中的每一個(gè)，并且其在第二周期期間(T2)從那里接收相應(yīng)的LOW極性的電壓。第8第一OR門((1)0R8)可以接收從第一輸入條端子(/al)提供的驅(qū)動(dòng)信號(hào)作為第一輸入信號(hào)(IN1)，接收從第二輸入條端子(/a2)提供的驅(qū)動(dòng)信號(hào)作為第二輸入信號(hào)(IN2),并且接收從第三輸入條端子(/a3)提供的驅(qū)動(dòng)信號(hào)作為第三輸入信號(hào)UN3),并且可以類似地/人相應(yīng)的輸入端子(al)至(a3)接收輸入條信號(hào)(/IN1)到(/IN3)。因此，在圖7和9A所示的第八周期(T8)期間，位于LOW極性的電壓可以在第八周期(T8)期間從第8第一OR門((l)0R8)輸出。響應(yīng)于在第八周期(T8)期間向第四輸入端子(a4)、第五輸入端子(a5)以及第六輸入端子(a6)提供的位于LOW極性的電壓，位于LOW的電壓可以從第9第一0R門((l)0R9)輸出。另外，響應(yīng)于在第八周期(T8)期間向第七輸入端子(a7)、第八輸入端子(a8)以及第九輸入端子(a9)提供的位于LOW極性的電壓，位于LOW極性的電壓可以從第17第一0R門((1)0R17)輸出。因此，第8第二OR門((2)0R8)可以在第八周期(T8)期間輸出具有LOW極性的電壓，即掃描信號(hào)至第八掃描線(S8),其耦合到第8第一0R門((1)0R8)、第9第一OR門((1)0R9)以及第17第一OR門((1)0R17)。如上所述，根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器可以向掃描線(S1到S320)順序地提供掃描信號(hào)。掃描驅(qū)動(dòng)器可以包括其中所有晶體管都是PMOS晶體管的0R門。因此，掃描驅(qū)動(dòng)器可以形成在有機(jī)發(fā)光二極管顯示器的面板上。以上已經(jīng)描述了掃描信號(hào)順序地纟是供到掃描線(Sl到S320)上的示例性連接配置，但是本發(fā)明的實(shí)施例并不限制于此。例如，根據(jù)本發(fā)明的另一個(gè)實(shí)施例的掃描驅(qū)動(dòng)器可以配置成以數(shù)字模式驅(qū)動(dòng)顯示器，例如有機(jī)發(fā)光二極管顯示器。在數(shù)字模式下，顯示器可以通過(guò)提供數(shù)據(jù)信號(hào)'T，或"0"并且控制每一個(gè)像素的發(fā)射時(shí)間來(lái)重現(xiàn)預(yù)定圖像。然而，在使用子幀(subframe)單元驅(qū)動(dòng)這樣的數(shù)字模式顯示器的情況下可能會(huì)產(chǎn)生輪廓噪聲(contournoise)等。所以，最好向線提供掃描信號(hào)，而不必順序地提供掃描信號(hào)。可以理解的是，根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器提供非連續(xù)掃描信號(hào)而實(shí)現(xiàn)，并且可以通過(guò)改變圖7所示的驅(qū)動(dòng)波形和/或圖6所示的連接配置來(lái)向任意掃描線提供掃描信號(hào)。例如，使用向后面是第六十掃描線(S60)的第十掃描線(S10)提供掃描信號(hào)的方法可以減小非發(fā)射時(shí)間以減少或消除輪廓噪聲。第1第二OR門((2)0R1)可以耦合到第十掃描線(S10),并且第2第二0R門((2)0R2)可以耦合到第六十掃描線(S60)。所以，可以向第十掃描線(S10)提供掃描信號(hào)，然后向第六十掃描線(S60)。因此，可以通過(guò)改變第二OR門((2)0R1到(2)OR320)的連接位置來(lái)向預(yù)定點(diǎn)提供掃描信號(hào)。所以，根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器可以提供適用于數(shù)字地驅(qū)動(dòng)顯示器的掃描信號(hào)。圖9B圖解根據(jù)本發(fā)明的另一個(gè)實(shí)施例的驅(qū)動(dòng)波形。如圖9B所示，波形位于HIGH極性期間的時(shí)間段可以大于波形位于LOW極性期間的時(shí)間段。這樣的波形可以用于圖7示出的每一個(gè)端子(al到a9,/al到/a9)上。作為特殊的示例，在向第一輸入端子(al)提供的驅(qū)動(dòng)波形中，HIGH極性可以設(shè)置為長(zhǎng)于LOW極性的時(shí)間段的時(shí)間段。而且，在向第一輸入條端子(/al)提供的驅(qū)動(dòng)波形中，HIGH極性可以設(shè)置為長(zhǎng)于LOW極性的時(shí)間段的時(shí)間段?？梢岳斫獾氖?，在這種情況下，向第一輸出條端子(/al)提供的驅(qū)動(dòng)波形可以不通過(guò)上述的反相器產(chǎn)生，而是可以由外部提供的替代。如果在驅(qū)動(dòng)波形中，HIGH極性的時(shí)間段設(shè)置為長(zhǎng)于LOW極性的時(shí)間段，那么可以阻止由延遲等引起的LOW時(shí)間段的HIGH極性的重疊，并且因此可以提供更加穩(wěn)定的驅(qū)動(dòng)。圖10圖解根據(jù)本發(fā)明的實(shí)施例的有機(jī)發(fā)光二極管顯示器的示意圖。參考圖10,有機(jī)發(fā)光二極管顯示器可以包括像素單元130,其包括形成在掃描線(Sl到Sn)和數(shù)據(jù)線(Dl到Dm)的交叉區(qū)域的像素140;掃描驅(qū)動(dòng)器110,用于驅(qū)動(dòng)掃描線(Sl到Sn);數(shù)據(jù)驅(qū)動(dòng)器120，用于驅(qū)動(dòng)數(shù)據(jù)線(Dl到Dm);以及定時(shí)控制器150,用于控制掃描驅(qū)動(dòng)器110和數(shù)據(jù)驅(qū)動(dòng)器120。數(shù)據(jù)驅(qū)動(dòng)器120可以響應(yīng)于從定時(shí)控制器150提供的數(shù)據(jù)驅(qū)動(dòng)信號(hào)(DSC)產(chǎn)生數(shù)據(jù)信號(hào)，并且可以向數(shù)據(jù)線(Dl到Dm)提供產(chǎn)生的數(shù)據(jù)信號(hào)。響應(yīng)于一條線，數(shù)據(jù)驅(qū)動(dòng)器120可以在每一個(gè)水平周期(1H)向數(shù)據(jù)線(Dl到Dm)提供數(shù)據(jù)信號(hào)。掃描驅(qū)動(dòng)器110可以響應(yīng)于從定時(shí)控制器150提供的掃描驅(qū)動(dòng)信號(hào)(SCS)(例如，具有相似于圖7所示的驅(qū)動(dòng)波形的波形的信號(hào))產(chǎn)生掃描信號(hào)，并且可以向掃描線(Sl到Sn)提供產(chǎn)生的掃描信號(hào)?？梢皂樞虻叵驋呙杈€(Sl到Sn)提供在掃描驅(qū)動(dòng)器110中產(chǎn)生的掃描信號(hào)，或者可以以另一順序提供。如上所述，掃描驅(qū)動(dòng)器110可以包括具有全都是PMOS晶體管的晶體管的OR門，并且可以形成在顯示器的面板上。在另一種實(shí)現(xiàn)中，為了減少面板的安裝區(qū)域(mountingarea),用于掃描驅(qū)動(dòng)器110的解碼器30、32、34可以形成在數(shù)據(jù)驅(qū)動(dòng)器120上，例如，以芯片、或者集成電路的形式。因此，可以形成數(shù)據(jù)驅(qū)動(dòng)器120以在數(shù)據(jù)驅(qū)動(dòng)器120芯片中包括解碼器30、32、34。掃描驅(qū)動(dòng)器110可以通過(guò)將解碼器30、32、34與形成在顯示器的面板，例如包括像素電路的面板上的第二OR門電耦合而被穩(wěn)定地驅(qū)動(dòng)。定時(shí)控制器150可以與外部提供的同步信號(hào)對(duì)應(yīng)地產(chǎn)生數(shù)據(jù)驅(qū)動(dòng)控制信號(hào)(DCS)和掃描驅(qū)動(dòng)控制信號(hào)(SCS)?？梢詫⒂啥〞r(shí)控制器150產(chǎn)生的數(shù)據(jù)驅(qū)動(dòng)控制信號(hào)(DCS)提供給數(shù)據(jù)驅(qū)動(dòng)器120，并且可以將掃描驅(qū)動(dòng)控制信號(hào)(SCS)提供給掃描驅(qū)動(dòng)器110。定時(shí)控制器150可以重新安排外部提供的數(shù)據(jù)并且將數(shù)據(jù)提供給數(shù)據(jù)驅(qū)動(dòng)器120。像素單元130可以接收來(lái)自第一驅(qū)動(dòng)電源(ELVDD)和第二驅(qū)動(dòng)電源(ELVSS)(外部提供)的功率，并且可以將第一驅(qū)動(dòng)電源(ELVDD)和第二驅(qū)動(dòng)電源(ELVSS)提供給每一個(gè)像素140。像素140可以與數(shù)據(jù)信號(hào)對(duì)應(yīng)地接收第一驅(qū)動(dòng)電源(ELVDD)和第二驅(qū)動(dòng)電源(ELVSS),并且可以控制電流從第一驅(qū)動(dòng)電源(ELVDD)通過(guò)有機(jī)發(fā)光二極管流向第二驅(qū)動(dòng)電源(ELVSS)。每一個(gè)像素140可以包括一個(gè)或者多個(gè)晶體管。在本發(fā)明的實(shí)施例中，像素140中包含的所有晶體管和掃描驅(qū)動(dòng)器110中包含的所有晶體管可以是同一類型的晶體管，例如PMOS晶體管。如上所述，根據(jù)本發(fā)明的實(shí)施例的邏輯門可以用于掃描驅(qū)動(dòng)器，其中OR邏輯門都是同一類型的MOS晶體管，例如都是PMOS晶體管。由于所有掃描驅(qū)動(dòng)器中的晶體管是如像素電路中使用的同一類型的晶體管，例如PMOS晶體管，因此，掃描驅(qū)動(dòng)器可以形成在面板上，而不帶來(lái)掩模(mask)數(shù)量的增加。而且，掃描驅(qū)動(dòng)器形成包括具有PMOS晶體管的像素電路的顯示器的一部分的情況下，OR門PMOS晶體管可以同時(shí)形成作為像素電路PMOS晶體管。因此，可以降低生產(chǎn)成本。根據(jù)本發(fā)明的實(shí)施例的掃描驅(qū)動(dòng)器可以配置為通過(guò)改變驅(qū)動(dòng)波形和/或OR門來(lái)向掃描線提供掃描信號(hào)的特定順序。因此，掃描驅(qū)動(dòng)器可以適用于各種驅(qū)動(dòng)裝置。這里已經(jīng)對(duì)本發(fā)明的示例性實(shí)施例進(jìn)行了公開(kāi)，并且盡管使用了特定術(shù)語(yǔ)，但是它們僅僅是以普遍的和描述性的意思進(jìn)行使用和解釋的，而非限制性的。因此，對(duì)于本領(lǐng)域技術(shù)人員可以理解，在不脫離在以下權(quán)利要求中提出的本發(fā)明的精神和范圍的情況下，在形式和細(xì)節(jié)上的可以做出各種改變。權(quán)利要求1、一種邏輯門，包括第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)，并且配置成與該至少一個(gè)輸入信號(hào)對(duì)應(yīng)地控制第一電源和該邏輯門的第一節(jié)點(diǎn)之間的連接；第二驅(qū)動(dòng)器，耦合到該第一節(jié)點(diǎn)和第二電源，并且配置成控制該第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)地控制在輸出端子和該第一電源之間的連接；控制晶體管，配置成控制該第三驅(qū)動(dòng)器和該第二電源之間的連接；第四驅(qū)動(dòng)器，配置成控制該控制晶體管的柵極電極和該第二電源之間的連接；以及第二電容器，耦合在該控制晶體管的第一電極和該控制晶體管的該柵極電極之間，其中該控制晶體管和在該第一驅(qū)動(dòng)器、該第二驅(qū)動(dòng)器、該第三驅(qū)動(dòng)器以及該第四驅(qū)動(dòng)器中的所有晶體管是同一類型的MOS晶體管。2、如權(quán)利要求l所述的邏輯門，其中該控制晶體管和在該第一驅(qū)動(dòng)器、該第二驅(qū)動(dòng)器、該第三驅(qū)動(dòng)器以及該第四驅(qū)動(dòng)器中的所有晶體管是PMOS晶體管。3、如權(quán)利要求l所述的邏輯門，其中該第一驅(qū)動(dòng)器包括串耳^給在該第一電源和該第一節(jié)點(diǎn)之間的多個(gè)晶體管，以及該晶體管配置成與多個(gè)輸入信號(hào)對(duì)應(yīng):NM喿作。4、如權(quán)利要求3所述的邏輯門，其中該第一驅(qū)動(dòng)器包括第一晶體管，配置成與第一輸入信號(hào)對(duì)應(yīng);W喿作；第二晶體管，配置成與第J^r入信號(hào)對(duì)應(yīng)iW乘作；第三晶體管，配置成與第三輸入信號(hào)對(duì)應(yīng)^4喿作。5、如權(quán)利要求4所述的邏輯門，其中當(dāng)該第一驅(qū)動(dòng)器將該第一電源連接到該第一節(jié)點(diǎn)時(shí)，該第_^4區(qū)動(dòng)器配置成將該第一節(jié)點(diǎn)保持在該第一電源的電壓，以及在其它時(shí)期，該第^^區(qū)動(dòng)器配置成將該第一節(jié)點(diǎn)^t寺在該第二電源的電壓。6、如權(quán)利要求5所述的邏輯門，其中該第_^驅(qū)動(dòng)器包括第四晶體管，配置成控制該第一節(jié)點(diǎn)和該第二電源之間的連接；第五晶體管，具有粉^到該第四晶體管的柵極電極的第一電極，并且具有壽給到該第二電源的第二電極和柵極電極；以及第一電容器，^^在該第四晶體管的第一電極和該柵極電極之間。7、如權(quán)利要求6所述的邏輯門，其中該第四晶體管的長(zhǎng)/寬比設(shè)置為比該第一晶體管、該第二晶體管、以及該第三晶體管的長(zhǎng)/寬比更窄的范圍。8、如權(quán)利要求5所述的邏輯門，其中該第-^驅(qū)動(dòng)器包括第四晶體管，配置成控制該第一節(jié)點(diǎn)和該第二電源之間的連接；第一電容器，津^^在該第四晶體管的第一電極和柵極電極之間；第二十晶體管、第二十一晶體管以及第二十二晶體管，其中該第二十、第二十一、以及第二十二晶體管串耳絲^^在該第四晶體管的該第一電極和該柵極電極之間，并且酉己置成與多個(gè)輸入信號(hào)對(duì)應(yīng)i^^f乍；以及第二十三晶體管、第二十四晶體管以及第二十五晶體管，其中該第二十三、第二十四、以及第二十五晶體管串斜給在該第四晶體管的該柵極電極和該第二電源之間，并且配置成與多個(gè)輸入制言號(hào)對(duì)應(yīng)i似乘怍。9、如權(quán)利要求l所述的邏輯門，其中該第三驅(qū)動(dòng)器包括第六晶體管，其配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)地控制該第一電源和該控制晶體管的該第一電極之間的連接。10、如權(quán)利要求9所述的邏輯門，其中該第三驅(qū)動(dòng)器還包括第七晶體管，配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)^y空制該控制晶體管的該第一電極和該柵極電極之間的連接。11、如權(quán)利要求l所述的邏輯門，其中該第三驅(qū)動(dòng)器包括第三十晶體管、第三十一晶體管、'第三十二晶體管、以及第三十三晶體管，該第三十晶體管配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)地控制該第一電源和該第四驅(qū)動(dòng)器之間的連接；該第三十一晶體管配置成控制該第一電源和該第三十三晶體管之間的連接，并且具有^^到該第三十晶體管的第二電極的柵極電極，該第三十三晶體管配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)i^空制該第三十一晶體管和該第二電源之間的連接，以及該第三十二晶體管配置成控制該控制晶體管和該第一電源之間的連接，并且具有壽給到該第三十一晶體管的第二電極的柵極電極。12、如權(quán)利要求ll所述的邏輯門，其中該控制晶體管的該柵極電4^給到該第三十晶體管的該第二電極。13、如權(quán)利要求l所述的邏輯門，其中該第四驅(qū)動(dòng)器包括在該控制串聯(lián)井^^在晶體管的該柵極電極和該第二電源之間的多個(gè)晶體管，以及該晶體管配置成與多個(gè)輸入信號(hào)對(duì)應(yīng):NM喿怍。14、如權(quán)利要求13所述的邏輯門，其中該第四驅(qū)動(dòng)器包括第九晶體管，配置成與第一輸入信號(hào)對(duì)應(yīng)i4l喿怍；第十晶體管，配置成與第二^r入信號(hào)對(duì)應(yīng)^W喿作；以及第十一晶體管，配置成與第三輸入信號(hào)對(duì)應(yīng)^^喿作。15、如權(quán)利要求l所述的邏輯門，其中該第四驅(qū)動(dòng)器包括第九晶體管，其具有耦合到該控制晶體管的該柵極電極的第一電極，并且具有l(wèi)給到該第二電源的第二電才及禾4冊(cè)才及電才及。16、如權(quán)利要求15所述的邏輯門，其中該控制晶體管的長(zhǎng)/寬比設(shè)置為比該第三驅(qū)動(dòng)器中所包括的至少一個(gè)晶體管的長(zhǎng)/寬比更窄的范圍。17、一種掃描驅(qū)動(dòng)器，包括至少一個(gè)解碼器，具有配置成提供多個(gè)第叫言號(hào)的多個(gè)第一OR門；以及多個(gè)第二0R門，配置成在該第"H言號(hào)上M^亍0R才剁乍并提供多個(gè)掃描信號(hào)，其中在^"個(gè)該第一0R門和該第二0R門中的所有晶體管是同一類型的MOS晶體管。18、如權(quán)利要求17所述的掃描驅(qū)動(dòng)器，其中在^—個(gè)該第一0R門和該第二0R門中的所有晶體管是PMOS晶體管。19、如權(quán)利要求17所述的掃描驅(qū)動(dòng)器，其中該至少一個(gè)解碼器配置成接收除驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)條信號(hào)^卜的至少一個(gè)外部提供的信號(hào)，以及該驅(qū)動(dòng)信號(hào)和該驅(qū)動(dòng)^j言號(hào)被設(shè)置為比LOW極性的時(shí)間段長(zhǎng)的HIGH極性的時(shí)間段。20、如權(quán)利要求17所述的掃描驅(qū)動(dòng)器，其中每一個(gè)第一OR門和每一個(gè)第二OR門包4舌第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)，并且配置成與該至少一個(gè)輸入信號(hào)對(duì)應(yīng)地控制第一電源和該邏輯門的第一節(jié)點(diǎn)之間的連接；第^^4區(qū)動(dòng)器，^^到該第一節(jié)點(diǎn)和第二電源，并且配置成控制該第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng):^y空制在輸出端子和該第一電源之間的連4妻；控制晶體管，配置成控制該第三驅(qū)動(dòng)器和該第二電源之間的連接；第四驅(qū)動(dòng)器，配置成控制該控制晶體管的柵極電極和該第二電源之間的連接；以及第二電容器，M^在該控制晶體管的第一電極和該控制晶體管的該柵極電極之間，其中該控制晶體管和在該第一驅(qū)動(dòng)器，該第^^驅(qū)動(dòng)器，該第三驅(qū)動(dòng)器以及該第四驅(qū)動(dòng)器中的所有晶體管是同一類型的M0S晶體管。21、一種有4幾發(fā)^^及管顯示器，包括像素電路，M^到相應(yīng)的數(shù)據(jù)線和掃描線；數(shù)據(jù)驅(qū)動(dòng)器，配置成向該數(shù)據(jù)線提^l史據(jù)信號(hào)；以及掃描驅(qū)動(dòng)器，配置成向該掃描線^^^掃描信號(hào)，其中該掃描驅(qū)動(dòng)器包含至少一個(gè)解碼器，具有配置成提供多個(gè)第H言號(hào)的多個(gè)第一OR門，以及多個(gè)第二0R門，配置成在該第一信號(hào)上^Vf亍0R才刻乍并提供多個(gè)掃描信其中在[個(gè)該第一OR門和該第二0R門中的所有晶體管是MOS晶體管的同一類型。22、如權(quán)利要求21所述的有機(jī)發(fā)it^極管顯示器，其中每一個(gè)該像素電路包括至少一個(gè)晶體管，以及該第二0R門和該像素電路是同一面板的部分。23、如權(quán)利要求22所述的有機(jī)發(fā)it^及管顯示器，其中該第一OR門和該數(shù)據(jù)驅(qū)動(dòng)器是同一芯片的部分。24、如權(quán)利要求21所述的有機(jī)發(fā)it^及管顯示器，其中該掃描驅(qū)動(dòng)器包括PMOS晶體管，以及在該掃描驅(qū)動(dòng)器中的該P(yáng)M0S晶體管與該像素電路中的該晶體管同時(shí)形成。25、如權(quán)利要求21所述的有機(jī)發(fā)it^及管顯示器，其中該至少一個(gè)解碼器配置成接^j^驅(qū)動(dòng)信號(hào)和驅(qū)動(dòng)剝言號(hào)^卜的至少一個(gè)外部提供的信號(hào)，以及該驅(qū)動(dòng)信號(hào)和該驅(qū)動(dòng)制言號(hào)被設(shè)置為比LOW極性的時(shí)間段長(zhǎng)的HIGH極性的時(shí)間段。26.如權(quán)利要求21所述的有才咸光J^及管顯示器，其中f個(gè)第一OR門和每一個(gè)第二OR門包括第一驅(qū)動(dòng)器，配置成接收至少一個(gè)輸入信號(hào)，并且配置成與該至少一個(gè)輸入信號(hào)對(duì)應(yīng)^y空制第一電源和該邏輯門的第一節(jié)點(diǎn)之間的連接；第j^驅(qū)動(dòng)器，津^到該第一節(jié)點(diǎn)和第二電源，并且配置成控制該第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)地控制輸出端子和該第一電源之間的連才妻；控制晶體管，配置成控制該第三驅(qū)動(dòng)器和該第二電源之間的連接；第四驅(qū)動(dòng)器，配置成控制該控制晶體管的柵極電極和該第二電源之間的連接；以及第二電容器，^^在該控制晶體管的第一電極和該控制晶體管的該柵極電極之間，其中該控制晶體管和在該第一驅(qū)動(dòng)器、該第^^弓區(qū)動(dòng)器、該第三驅(qū)動(dòng)器以及該第四驅(qū)動(dòng)器中的所有晶體管是同一類型的MOS晶體管。27.如權(quán)利要求26所述的有機(jī)發(fā)it^及管顯示器，其中該第一馬區(qū)動(dòng)器包括在該第一電源和該第一節(jié)點(diǎn)之間串腐馬合的多個(gè)晶體管，以及該晶體管配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)i似乘怍。28.如權(quán)利要求26所述的有機(jī)發(fā)it^f及管顯示器，其中當(dāng)該第一驅(qū)動(dòng)器將該第一電源連接到該第一節(jié)點(diǎn)時(shí)，該第^T4區(qū)動(dòng)器配置成將該第一節(jié)點(diǎn)保持在該第一電源的電壓，以及在其它時(shí)期，該第^^4區(qū)動(dòng)器配置成將該第一節(jié)點(diǎn)保持在該第二電源的電壓。29.如權(quán)利要求26所述的有機(jī)發(fā)光二極管顯示器，其中該第三驅(qū)動(dòng)器配置成與該第一節(jié)點(diǎn)的該電壓對(duì)應(yīng)地控制該第一電源和該控制晶體管的該第一電極之間的連接。30.如權(quán)利要求26所述的有積發(fā)^t^及管顯示器，其中該第四驅(qū)動(dòng)器包括4^^在該控制晶體管的該柵極電極和該第二電源之間的多個(gè)晶體管，以及該晶體管配置成與多個(gè)輸入信號(hào)對(duì)應(yīng)iW乘作。31.如權(quán)利要求21所述的有機(jī)發(fā)it^^及管顯示器，其中該顯示器包括多個(gè)解碼器；該顯示器配置成向該解碼器提供多個(gè)輸入信號(hào)，該輸入信號(hào)具有不同頻率，并且接收高頻輸入信號(hào)的解碼器放置得比接收^^貞輸入信號(hào)的解碼器更接近該第二OR門。全文摘要公開(kāi)了邏輯門、掃描驅(qū)動(dòng)器以及使用其的有機(jī)發(fā)光二極管顯示器。邏輯門包括第一驅(qū)動(dòng)器，接收輸入信號(hào)，并且與輸入信號(hào)對(duì)應(yīng)地控制在第一電源和第一節(jié)點(diǎn)之間的連接；第二驅(qū)動(dòng)器，耦合到第一節(jié)點(diǎn)和第二電源，并且控制第一節(jié)點(diǎn)的電壓；第三驅(qū)動(dòng)器，與第一節(jié)點(diǎn)的電壓對(duì)應(yīng)地控制在輸出端子和該第一電源之間的連接；控制晶體管，控制第三驅(qū)動(dòng)器與第二電源之間的連接；第四驅(qū)動(dòng)器，控制控制晶體管的柵極電極和第二電源之間的連接；以及第二電容器，在控制晶體管的第一電極和控制晶體管的柵極電極之間，其中該晶體管是同一類型的MOS晶體管。文檔編號(hào)H03K19/0944GK101227188SQ20071015960公開(kāi)日2008年7月23日申請(qǐng)日期2007年8月8日優(yōu)先權(quán)日2006年8月8日發(fā)明者崔相武,李王棗,鄭寶容,金炯秀申請(qǐng)人:三星Sdi株式會(huì)社