掃描驅(qū)動(dòng)器及使用該掃描驅(qū)動(dòng)器的有機(jī)發(fā)光顯示器的制造方法
【專利說(shuō)明】
[0001]
技術(shù)領(lǐng)域
本發(fā)明涉及有機(jī)發(fā)光管顯示器，特別是涉及一種能夠減少掃描驅(qū)動(dòng)器功耗的掃描驅(qū)動(dòng)器及使用該掃描驅(qū)動(dòng)器的有機(jī)發(fā)光顯示器。
[0002]
【背景技術(shù)】
有機(jī)發(fā)光顯示器中所使用的發(fā)光器件為有機(jī)發(fā)光二極管(Organic Light-EmittingD1de,簡(jiǎn)稱0LED)。相比現(xiàn)在的主流平板顯示技術(shù)薄膜晶體管(Thin Film Transistor,簡(jiǎn)稱TFT)液晶顯示器，OLED具有高對(duì)比度，廣視角，低功耗，體積更薄等優(yōu)點(diǎn)，有望成為繼LCD之后的下一代平板顯示技術(shù)，是目前平板顯示技術(shù)中受到關(guān)注最多的技術(shù)之一?，F(xiàn)有掃描驅(qū)動(dòng)電路由多個(gè)晶體管、起始信號(hào)線IN，時(shí)序時(shí)鐘線CLK1、CLK2，電源高電平VGH和電源低電平VGL組成。當(dāng)時(shí)序時(shí)鐘線CLK1、CLK2發(fā)生跳變時(shí)，由于晶體管存在寄生電容，會(huì)造成該電路產(chǎn)生微弱的反向電流。因此當(dāng)整個(gè)屏體N行共同工作時(shí)，會(huì)產(chǎn)生幾毫安甚至更高的反向電流，使得屏體顯示不均，且功耗過(guò)高。
[0003]

【發(fā)明內(nèi)容】

針對(duì)傳統(tǒng)技術(shù)中存在的掃描驅(qū)動(dòng)器功耗過(guò)高的問(wèn)題，提供一種減少OLED顯不器掃描驅(qū)動(dòng)器的反向電流的裝置。
[0004]—種掃描驅(qū)動(dòng)器包括:多個(gè)接收具有相反相位的第一時(shí)序時(shí)鐘線的信號(hào)和第二時(shí)序時(shí)鐘線的信號(hào)的級(jí)聯(lián)結(jié)構(gòu)，級(jí)聯(lián)結(jié)構(gòu)依次產(chǎn)生輸出信號(hào)，其中每個(gè)級(jí)聯(lián)結(jié)構(gòu)包括:與起始信號(hào)線或前一級(jí)聯(lián)結(jié)構(gòu)的掃描輸出線相連的第一晶體管，第一晶體管包括與第一時(shí)序時(shí)鐘線相連的柵極；與第二時(shí)序時(shí)鐘線及掃描輸出線相連的第二晶體管，第二晶體管包括與第一晶體管的輸出端相連的柵極；與電源高電平VGH相連的第三晶體管，第三晶體管包括與第二晶體管的輸出端相連的柵極；與電源低電平VGL及第三晶體管的輸出端相連的第四晶體管，第四晶體管包括第一時(shí)序時(shí)鐘線相連的柵極；與電源高電平VGH及掃描輸出線相連的第五晶體管，第五晶體管包括與第四晶體管的輸出端及第三晶體管的輸出端相連的柵極；連接于第一晶體管輸出端和掃描輸出線之間的第一電容器。
[0005]優(yōu)選地，每個(gè)級(jí)聯(lián)結(jié)構(gòu)還包括:連接于第一晶體管輸出端和固定電位之間的第二電容器。
[0006]優(yōu)選地，固定電位為電源低電平VGL。
[0007]優(yōu)選地，固定電位為電源高電平VGH。
[0008]優(yōu)選地，奇數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第一時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第二時(shí)序時(shí)鐘線相連，偶數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第二時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第一時(shí)序時(shí)鐘線相連。
[0009]優(yōu)選地，晶體管為雙向PMOS管或雙向P型薄膜場(chǎng)效應(yīng)晶體管。
[0010]一種有機(jī)發(fā)光顯示器，包括:與數(shù)據(jù)線和掃描輸出線連接的像素陣列；向數(shù)據(jù)線提供數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器；向掃描輸出線提供掃描信號(hào)的掃描驅(qū)動(dòng)器；向掃描驅(qū)動(dòng)器提供時(shí)序信號(hào)及電源高電平VGH和電源低電平VGL的時(shí)序驅(qū)動(dòng)器。
[0011]本發(fā)明具有以下有益效果:通過(guò)在Ml的輸出端及掃描輸出線之間增加第一電容器Cl，使得第一電容器Cl在第二時(shí)序時(shí)鐘線發(fā)生跳變時(shí)，阻止M2微導(dǎo)通，從而減少了掃描驅(qū)動(dòng)器的反向電流，減小功耗，改善了屏體的顯示品質(zhì)。
[0012]
【附圖說(shuō)明】
圖1為本發(fā)明有機(jī)發(fā)光顯示器實(shí)施例的電路圖；
圖2為有機(jī)發(fā)光顯示器中像素顯示單元的電路圖；
圖3為本發(fā)明掃描驅(qū)動(dòng)器的電路圖；
圖4為圖3中級(jí)聯(lián)結(jié)構(gòu)I第一實(shí)施例的電路圖；
圖5為圖4級(jí)聯(lián)結(jié)構(gòu)I在一幀內(nèi)的電路時(shí)序圖；
圖6為圖3中級(jí)聯(lián)結(jié)構(gòu)I第二實(shí)施例的電路圖；
圖7為圖3中級(jí)聯(lián)結(jié)構(gòu)I第三實(shí)施例的電路圖。
[0013]
【具體實(shí)施方式】
圖1為本發(fā)明有機(jī)發(fā)光顯示器實(shí)施例的電路圖，如圖1所示，該有機(jī)發(fā)光顯示器包括向數(shù)據(jù)線提供數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器110、依次向掃描輸出線提供掃描信號(hào)的掃描驅(qū)動(dòng)器111、向掃描驅(qū)動(dòng)器111提供時(shí)序信號(hào)和電源高電平VGH、電源低電平VGL的時(shí)序控制器112以及多個(gè)像素的顯示單元113。掃描驅(qū)動(dòng)電路的作用是依次產(chǎn)生提供給顯示面板掃描信號(hào)以驅(qū)動(dòng)顯示面板中的像素。
[0014]圖2為有機(jī)發(fā)光顯示器中像素顯示單元的電路圖，如圖2所示，該像素電路中包括晶體管Tl、晶體管T2、電容CO。其中Tl的柵極與掃描驅(qū)動(dòng)器的掃描輸出線相連，Tl的源極與數(shù)據(jù)驅(qū)動(dòng)器的數(shù)據(jù)線相連。電容CO—端與固定電源相連，另一端與Tl的漏極相連。T2的柵極與Tl的漏極相連，其源極與固定電源相連，漏極與OLED相連。
[0015]該電路的工作原理為:掃描驅(qū)動(dòng)器通過(guò)掃描輸出線向Tl提供掃描信號(hào)，數(shù)據(jù)驅(qū)動(dòng)器向Tl提供數(shù)據(jù)信號(hào)，當(dāng)Tl導(dǎo)通時(shí)，數(shù)據(jù)電壓傳輸?shù)絋2柵極，TFT T2產(chǎn)生相應(yīng)的電流流向OLED，從而使得OLED發(fā)光。
[0016]掃描驅(qū)動(dòng)器111采用以下實(shí)施例中的掃描驅(qū)動(dòng)器。
[0017]圖3為本發(fā)明掃描驅(qū)動(dòng)器的電路圖，如圖3所示，掃描驅(qū)動(dòng)器中包括多個(gè)級(jí)聯(lián)結(jié)構(gòu)，每個(gè)級(jí)聯(lián)結(jié)構(gòu)均與具有相反相位的時(shí)序時(shí)鐘線CLKl和CLK2連接，每個(gè)級(jí)聯(lián)結(jié)構(gòu)依次產(chǎn)生輸出信號(hào)至掃描輸出線SI至SN。
[0018]優(yōu)選地，奇數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第一時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第二時(shí)序時(shí)鐘線相連，偶數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第二時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第一時(shí)序時(shí)鐘線相連。
[0019]或奇數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第二時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第一時(shí)序時(shí)鐘線相連，偶數(shù)級(jí)聯(lián)結(jié)構(gòu)的第一時(shí)鐘端與第一時(shí)序時(shí)鐘線相連，第二時(shí)鐘端與第二時(shí)序時(shí)鐘線相連。
[0020]圖4為圖3中級(jí)聯(lián)結(jié)構(gòu)I第一實(shí)施例的電路圖，如圖4所示，級(jí)聯(lián)結(jié)構(gòu)I中包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第一電容器Cl、起始信號(hào)線IN、第一時(shí)序時(shí)鐘線CLK1、第二時(shí)序時(shí)鐘線CLK2、電源高電平VGH以及電源低電平VGL。
[0021]其中，第一晶體管Ml的柵極與第一時(shí)序時(shí)鐘線CLKl相連，Ml的源極與起始信號(hào)線IN相連，漏極與第二晶體管M2的柵極連接。第二晶體管M2的源極與第二時(shí)序時(shí)鐘線CLK2相連，漏極與掃描輸出線相連。第三晶體管M3的柵極與第二晶體管的漏極相連，源極與電源高電平VGH相連，漏極與第四晶體管M4的源極相連。第四晶體管M4的柵極與第一時(shí)序時(shí)鐘線CLKl相連，源極與M3的漏極相連，M4的漏極與電源低電平VGL相連。第五晶體管M5的柵極與M4的源極相連，M5的源極與電源高電平VGH相連，M5的漏極與掃描輸出線相連。第一電容器Cl 一端連接于Ml的漏極,另一端連接于掃描輸出線。
[0022]優(yōu)選地，晶體管M1、M2、M3、M4、M5采用雙向PMOS管或雙向P型薄膜場(chǎng)效應(yīng)晶體管，其源極與漏極可互換。
[0023]圖5為圖4級(jí)聯(lián)結(jié)構(gòu)在一幀內(nèi)的電路時(shí)序圖，如圖5所示，IN為起始信號(hào)線的時(shí)序圖，CLKl為第一時(shí)序時(shí)鐘線的時(shí)序圖，CLK2為第二時(shí)序時(shí)鐘線的時(shí)序圖，NI為Ml的輸出端的時(shí)序圖，SI至SN分別為級(jí)聯(lián)結(jié)構(gòu)I至級(jí)聯(lián)結(jié)構(gòu)η掃描輸出線信號(hào)的時(shí)序圖。級(jí)聯(lián)結(jié)構(gòu)I的電路的工作原理為:
當(dāng)起始信號(hào)線IN信號(hào)跳變?yōu)榈碗娖健LKl為低電平、CLK2為高電平時(shí)，Ml導(dǎo)通，其輸出電壓NI為低電平VGL+Vth (Vth為Ml的閾值電壓絕對(duì)值)。電容Cl被充電。M2的柵極為低電平，源極為高電平，因此M2導(dǎo)通，從而SI輸出高電平。同時(shí)由于CLKl為低電平，M4也導(dǎo)通并輸出低電平至M5的柵極，從而導(dǎo)致M5導(dǎo)通，因此M5輸出高電平VGH至SI。
[0024]當(dāng)起始信號(hào)線IN信號(hào)跳變?yōu)楦唠娖剑珻LKl為高電平，CLK2為低電平時(shí)，Ml截止。當(dāng)CLK2為高電平時(shí)，NI由于電容Cl放電能夠暫時(shí)保持低電平VGL+Vth (Vth為Ml的閾值電壓絕對(duì)值)，M2保持導(dǎo)通狀態(tài)；iCLK2從高變?yōu)榈碗娖綍r(shí)，由于電容Cl的耦合作用，NI端電壓從VGL+Vth下降為2VGL+Vth (Vth為Ml的閾值電壓絕對(duì)值)，M2依然保持導(dǎo)通狀態(tài)，因此M2的漏極輸出低電平至SI。M3的柵極為低電平，源極為高電平VGH，因此M3導(dǎo)通并輸出高電平。導(dǎo)致M5的柵極為高電平，使得M5截止。因此可保持SI輸出穩(wěn)定的低電平。
[0025]當(dāng)起始信號(hào)線IN繼續(xù)保持高電平，而CLKl為低電平，CLK2為高電平時(shí)，Ml導(dǎo)通，NI端變?yōu)楦唠娖?，Cl再次被充電。M2的柵極變?yōu)楦唠娖綄?dǎo)致截止。而M4由于CLKl變?yōu)榈碗娖蕉粚?dǎo)通，并輸出低電平至M5的柵極。M5被導(dǎo)通，并輸出高電平VGH至SI。當(dāng)CLKl為高電平，CLK2為低電平時(shí)，Ml截止，NI端保持高電平因此M2也截止。且由于Cl放電阻止了 M2微導(dǎo)通。CLKl為高電平，M4截止。M4漏極保持低電壓，因此M5繼續(xù)保持導(dǎo)通，SI繼續(xù)輸出高電平。
[0026]以此類推，當(dāng)起始信號(hào)線IN在一幀內(nèi)保持高電平時(shí)，SI持續(xù)輸出高電平。
[0027]當(dāng)電容Cl不存在時(shí)，CLKl變?yōu)楦唠娖胶?，Ml截止，NI端電壓會(huì)迅速下降。M2中存在寄生電容，因此會(huì)導(dǎo)致CLK2在從高電平變?yōu)榈碗娖降倪^(guò)程中，M2微導(dǎo)通，M5本來(lái)就導(dǎo)通，于是出現(xiàn)從VGH到OUT端，O