專利名稱：確定接通閾的方法和執(zhí)行該方法的電子電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于將輸入信號轉(zhuǎn)換成輸出信號的電子電路裝 置，并且尤其是涉及數(shù)字輸入信號被輸入其中的電子電路裝置，其 中所述數(shù)字輸入信號在達到某個開關(guān)閾時轉(zhuǎn)接數(shù)字輸出信號。本發(fā)明專門涉及一種電子電路裝置，用于將笫一電壓電平的輸 入電壓信號轉(zhuǎn)換成第二電壓電平的輸出電壓信號，其中，設(shè)置用于 在第一電壓電平時輸入所述輸入電壓信號的輸入單元、用于將輸入 信號的第一電壓電平與接通閾值進行比較的閾值比較單元、和用于 根據(jù)輸入電壓信號的第一電壓電平與接通閾值的比較來輸出輸出信 號的輸出單元。
背景技術(shù)：
用于將第一電壓電平的輸入電壓信號轉(zhuǎn)換成第二電壓電平的輸 出電壓信號的電子電路裝置是公知的。這種常規(guī)的電子電路裝置允許將具有例如80 V至300 V的寬輸入電壓范圍的輸入電壓信號轉(zhuǎn)換 成相應(yīng)的輸出電壓信號.為了電子電路裝置可以處理如此寬的輸入 電壓范圍的電壓信號，電子電路裝置的輸入端必須具有高歐姆性輸 入端，即電子電路裝置必須相對于要處理的或要放大的輸入電壓信 號具有高輸入阻抗。然而，在現(xiàn)有技術(shù)中所建議的用于處理在寬輸入電壓范圍中的 輸入電壓信號的解決方案具有眾多的缺點。常規(guī)的電路裝置的一個 主要的缺點在于，高輸入阻抗導(dǎo)致了電路裝置的大的易受干擾性. 高歐姆性輸入端尤其相對于在信道、交叉調(diào)制效應(yīng)、噪聲和電場與 磁場的雜散之間的串?dāng)_是極其敏感的。但是在許多情況下，例如當(dāng)應(yīng)準確地檢測接通時刻時，則絕對 需要無干擾地識別要處理的輸入電壓信號的電平的變換.這尤其在 檢測數(shù)字的或二進制的信號時是特別重要的.在不同的應(yīng)用中，這 樣的數(shù)字的或二進制的信號也可以具有大的輸入電壓范圍，正如在 上面詳細說明的那樣。為了改進常規(guī)的電子電路裝置的干擾安全性，在現(xiàn)有技術(shù)中建
議了，減小這種電子電路裝置的輸入阻抗.這在所探討的輸入電壓范圍(80 V-300 V)的情況下不合理地導(dǎo)致了高的電流，并因此導(dǎo)致 了高的損耗功率，通過減小輸入阻抗，雖然稍為減輕了對于諸如串 擾、交叉調(diào)制、噪聲分量、電場或磁場的雜散的上述干擾的敏感性 以及與電磁相容性相聯(lián)系的問題，但是對于許多應(yīng)用，不能容忍由 于在較小的輸入阻抗中提高的輸入電流而造成的損耗功率增加. 發(fā)明內(nèi)容本發(fā)明的任務(wù)因此是，提供一種用于針對大的輸入電壓范圍將 輸入電壓信號轉(zhuǎn)換成輸出電壓信號的電子電路裝置，該電子電路裝 置相對于輸入電壓信號的干擾是不敏感的，根據(jù)本發(fā)明，通過具有權(quán)利要求1所述特征的用于將第一電壓 電平的輸入電壓信號轉(zhuǎn)換成第二電壓電平的輸出信號的電子電路裝 置來解決該任務(wù).還通過在權(quán)利要求7中所說明的方法來解決該任 務(wù)。由從屬權(quán)利要求得出本發(fā)明其它的擴展方案.本發(fā)明的基本思想在于，如此來轉(zhuǎn)接電子電路裝置的輸入阻 抗，使得可以無干擾地檢測接通時刻，并且同時避免由于過高的輸 入電流而造成的高損耗功率.通過以下方式來避免過高的輸入電 流，即在位于接通時刻之后的一個延時持續(xù)時間的其它時刻來轉(zhuǎn)接 輸入阻抗。因此有利的是，在接通時刻可以提供電子電路裝置的低輸入阻 抗，而在稍后的時刻、即在可靠的和不受干擾所影響的接通之后， 可以將高輸入阻抗提供到電子電路裝置中，使得在可靠的接通之 后，輸入電流不過度上升，并且因此可以避免損耗功率的提高，用于將笫一電壓電平的輸入電壓信號轉(zhuǎn)換成笫二電壓電平的輸 出信號的本發(fā)明電子電路裝置，基本上具有a) 輸入單元，用于在第一電壓電平時輸入輸入電壓信號；b) 閾值比較單元，用于將輸入電壓信號的第一電壓電平與接通 閾值進行比較；和c) 輸出單元，用于根據(jù)輸入電壓信號的笫一電壓電平與接通閾 值的比較來輸出輸出信號，d) 其中，提供輸入阻抗轉(zhuǎn)接單元，用于在時刻(410)之后的
預(yù)先規(guī)定的延時持續(xù)時間(411)之后將電路裝置的輸入阻抗從低的 值轉(zhuǎn)接到高的值上，其中在所述時刻，輸入電壓信號(101)的第一 電壓電平已超過了接通閾值(404 ).此外，用于將第一電壓電平的輸入電壓信號轉(zhuǎn)換成第二電壓電 平的輸出信號的本發(fā)明方法，基本上具有以下的步驟a) 在第一電壓電平時，借助輸入單元來輸入輸入電壓信號；b) 借助閾值比較單元，將輸入電壓信號的第一電壓電平與接通 閾值進行比較；和c) 借助輸出單元，根據(jù)輸入電壓信號的第一電壓電平與接通閾 值的比較來輸出輸出信號，d) 其中，在時刻(410)之后的預(yù)先規(guī)定的延時持續(xù)時間(411) 之后，將電路裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值上，其中在所 述時刻時，輸入電壓信號(101)的第一電壓電平已超過了接通閾值(404)。在從屬權(quán)利要求中可以得到本發(fā)明相應(yīng)主題的有利的改進方案 和改善方案。根據(jù)本發(fā)明的一種優(yōu)選的改進方案，提供觸發(fā)單元，其中該觸 發(fā)單元給輸入阻抗轉(zhuǎn)接單元輸送轉(zhuǎn)接信號，用于如果輸入電壓信號 的第一電壓電平超過接通閾值，在預(yù)先規(guī)定的延時持續(xù)時間之后將 電路裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值.根據(jù)本發(fā)明的另一優(yōu)選的改進方案，提供了通過耦合器設(shè)備相 耦合的初級側(cè)電路設(shè)備和次級側(cè)電路設(shè)備。初級側(cè)電路設(shè)備在此含 有用于轉(zhuǎn)接電路裝置的輸入阻抗的輸入阻抗轉(zhuǎn)接單元.優(yōu)選地將耦 合器設(shè)備構(gòu)成為磁耦合器.以更優(yōu)選的方式將耦合器設(shè)備構(gòu)成為光 電耦合器.根據(jù)本發(fā)明的又一優(yōu)選的改進方案，閾值比較單元如此地具有 電路滯后，使得關(guān)斷閾值在電壓上位于接通閾值之下.根據(jù)本發(fā)明的又一優(yōu)選的改進方案，只要輸入電壓信號的第一 電壓電平小于接通閾值，電路裝置的輸入阻抗則具有低的值。如果 輸入電壓信號的第一電壓電平超過接通閾值，電路裝置的輸入阻抗 以合理的方式具有高的值.根據(jù)本發(fā)明的又一優(yōu)選的改進方案，如果輸入電壓信號的笫一電壓電平超過接通閾值，在接通時刻，輸入阻抗轉(zhuǎn)接單元將電路裝 置的輸入阻抗從低的值轉(zhuǎn)接到高的值上。優(yōu)選地，如果輸入電壓信號的第一電壓電平已超過了接通閾 值，在接通時刻之后經(jīng)過了延時持續(xù)時間之后，在轉(zhuǎn)接時刻將電路 裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值上.根據(jù)本發(fā)明的又一優(yōu)選的改進方案，如果輸入電壓信號的第一 電壓電平已超過了接通閾值，在接通時刻之后經(jīng)過了延時持續(xù)時間 之后，在轉(zhuǎn)接時刻轉(zhuǎn)接輸出信號。在從接通時刻直至轉(zhuǎn)接時刻的延時持續(xù)時間期間，進入電路裝 置的輸入電流有利地采用比在轉(zhuǎn)接時刻之后高的電流值.以此方式，通過用于將輸入電壓信號轉(zhuǎn)換成輸出信號的本發(fā)明 電子電路裝置和通過相應(yīng)的轉(zhuǎn)換方法能夠在沒有干擾的影響的情況 下精確地確定接通時刻，其中避免了損耗功率的提高。


本發(fā)明的實施例在附圖中示出和在以下的說明書中予以詳細闡述。在附圖中圖1展示了根據(jù)本發(fā)明優(yōu)選實施形式用于將輸入電壓信號轉(zhuǎn)換 成輸出信號的電子電路裝置的框圖；和圖2展示了根據(jù)本發(fā)明優(yōu)選實施例用于示出與圖1中所示的電 路裝置有關(guān)的輸入信號和輸出信號的流程圖.在圖中相同的參考符號表示了相同的、或功能相同的元件或步。
具體實施方式
圖1展示了根據(jù)本發(fā)明優(yōu)選實施例用于將輸入電壓信號轉(zhuǎn)換成 輸出信號的電子電路裝置的示意框圖，如在圖1所展示的那樣，初 級側(cè)電路設(shè)備100通過耦合器i殳備300與次級側(cè)電路i丈備200相連接。耦合器設(shè)備300可以構(gòu)成為光電耦合器或構(gòu)成為GMR耦合器 (巨磁阻(Giant Magnetic Resistance)，磁阻耦合器)，把要處理 的輸入電壓信號401施加到初級側(cè)電路設(shè)備100上，該輸入電壓信號 401產(chǎn)生進入電路裝置的輸入電流403.輸入單元101用來輸入輸入
電壓信號401和輸入電流403.首先將輸入信號輸送給初級側(cè)濾波器單元102，在所述初級側(cè)濾 波器單元中濾除輸入電壓信號的嚴重的干擾.本發(fā)明電子電路裝置 的重要元件是用參考符號103表示的輸入阻抗轉(zhuǎn)接單元。由下面要 說明的觸發(fā)單元106將轉(zhuǎn)接信號417輸送給輸入阻抗轉(zhuǎn)接單元。根據(jù)轉(zhuǎn)接信號417，在輸入阻抗轉(zhuǎn)接單元103中實現(xiàn)電子電路裝 置的輸入阻抗的的轉(zhuǎn)接、即在將輸入電壓信號401或輸入電流403 輸入到輸入單元101中時所看到的輸入阻抗從低的輸入阻抗值向高 的輸入阻抗值的轉(zhuǎn)接并且反之亦然.要指出的是，如果應(yīng)以盡可能小的外部千擾影響來檢測輸入電 壓信號的電平變換，則需要低的輸入阻抗值，而如果應(yīng)限制流入電 路裝置中的輸入電流403并且因此應(yīng)避免過度的損耗功率，則需要 輸入阻抗的高的值.閾值比較單元104連接在輸入阻抗轉(zhuǎn)接單元103之后，如下面 參照圖2 (a)所闡述的那樣，在閾值比較單元104中不僅實現(xiàn)在接 通輸出信號402時輸入電壓信號401與接通閾值404的比較，而且實 現(xiàn)在關(guān)斷輸出信號402時輸入電壓信號401與關(guān)斷閾值405的比較.通過電流源控制信號來控制連接在閾值比較單元104之后的電 流源105,該電流源105將電流作為傳輸信號416輸送給耦合器設(shè)備 300。此外，由閾值比較單元104通過觸發(fā)單元控制信號4"動作的 觸發(fā)單元106連接在閾值比較單元104之后。以下根據(jù)圖2 (a)、 2 (b)和2 (c)來闡述接通過程、轉(zhuǎn)接過程和關(guān)斷過程、以及相應(yīng) 的延時。在圖1中所示的次級側(cè)電路設(shè)備200具有用于對從耦合器設(shè)備 300所輸出的電信號進行濾波的次級側(cè)濾波器單元201以及控制單元 202。控制單元202處理通過耦合器設(shè)備200從初級側(cè)電路設(shè)備100 所收到的信號，并且通過輸出單元203輸出輸出信號402，以下在閨 2 (b)中表明了該輸出信號402.參照圖2 (a) 、 2 (b)和2 (c)，現(xiàn)在闡述用于將笫一電壓電 平的輸入電壓信號轉(zhuǎn)換成笫二電壓電平的輸出信號的電子電路裝置 的功能.圖2總共表明了一種時間流程圖，其中示出了輸入電壓值 407、輸出電壓值408和輸入電流值409在時間406上的時間上互相 關(guān)聯(lián)的曲線。圖2 (a)根據(jù)時間406展示了輸入電壓值407，其中在圖2 (a) 中，同時畫入了上面所提及的接通閾值404和關(guān)斷閾值405 (水平虛 線).要指明的是，在圖2 (a) - (c)中所示的電壓和電流曲線僅僅 是用于闡述本發(fā)明的基本功能原理的一個實例.在用參考符號411表示的接通時刻，實現(xiàn)了輸入電壓信號從零 電平到第一電壓電平的過渡.在輸入電壓信號401中從零電平到笫一電壓電平的該過渡應(yīng)該 導(dǎo)致，輸出信號402 (參閱圖2 (b))同樣從零電平上升到第二電 壓電平.但是，如在圖2中可以看出，只有當(dāng)在閾值比較單元104 中可調(diào)節(jié)的延時持續(xù)時間410之后，才實現(xiàn)這種上升.延時持續(xù)時 間410是在轉(zhuǎn)接時刻412和接通時刻411之間的時間間隔.如上面參 照圖1所示的那樣，觸發(fā)單元106如此來提供反饋給閾值比較單元 104，使得將轉(zhuǎn)接信號417輸送給該閾值比較單元104。當(dāng)輸入阻抗轉(zhuǎn)接單元103在接通時刻410具有低的輸入阻抗值 時，在轉(zhuǎn)接時刻412將該輸入阻抗值轉(zhuǎn)接到高的輸入阻抗值上.閾 值比較單元104通過電流源控制信號來控制電流源105，該電流源105 導(dǎo)致，通過耦合器設(shè)備300來發(fā)送傳輸信號416，所述傳輸信號416 于是在次級側(cè)導(dǎo)致輸出信號402從零電平到第二電壓電平的上升.結(jié)果是，如在圖2(b)中所示的那樣，只有在接通時刻411之 后的延時持續(xù)時間410之后，輸出信號402才跟隨輸入電壓信號401 的電壓曲線.這樣的轉(zhuǎn)接方法的基本優(yōu)點在于，在延時持續(xù)時間410 期間，施加在例如電子電路裝置的輸入單元101上的干擾對轉(zhuǎn)接時 刻沒有影響.其原因在于以下的事實，即在接通時刻411和轉(zhuǎn)接時刻412之 間的時間中，電子電路裝置具有低的輸入阻抗值，其中，如在圖2 的下面的曲線、即在圖2(c)中所示的那樣，在這里高的輸入電流 403流入電路裝置中.在轉(zhuǎn)接時刻412，將該高的輸入電流403降低為低的電流(典型 地為lmA)，使得電路裝置的損耗功率不能超過允許的最大值.在圖2 (a) - (c)中還展示了關(guān)斷時刻413，該關(guān)斷時刻413代
表了輸入電壓信號401從第一電壓電平關(guān)斷到零電平，要指明的是， 在關(guān)斷時刻，電子電路裝置的輸入阻抗采用高的值，因為在轉(zhuǎn)接時 刻412已從高的輸入阻抗值轉(zhuǎn)接到低的輸入阻抗值上，但是這從輸 入干擾的角度是不重要的，因為在關(guān)斷輸入電壓信號401情況下本 來就提供輸入單元101的低歐姆性終接.因此可能的是，無干擾地以大的可靠性來檢測輸入電壓信號401 的接通，而不過度地提高整個電子電路裝置的功率損耗.輸入阻抗轉(zhuǎn)接單元優(yōu)選地含有在控制電流下導(dǎo)通的場效應(yīng)晶體 管(FET),在圖2 (c)中所示的在延時持續(xù)時間410期間輸入電 流403的峰值可以為若干安培，而其余的輸入電流曲線403的電流值 僅僅為若干毫安(mA)。雖然以上借助優(yōu)選的實施例說明了本發(fā)明，但是本發(fā)明不局限 于此，而是可以以多種多樣的方式進行修改，本發(fā)明也不局限于所述的應(yīng)用可能性。 參考符號清單在圖中相同的參考符號表示相同的或功能相同的元件或步猓,100 初級側(cè)電路設(shè)備101 輸入單元102 初級側(cè)濾波器單元103 輸入阻抗轉(zhuǎn)接單元104 閾值比較單元105 電流源106 觸發(fā)單元200 次級側(cè)電路設(shè)備201 次級側(cè)濾波器單元202 控制單元203 輸出單元 300 耦合器設(shè)備401 輸入電壓信號402 輸出信號403 輸入電流404 接通閾值405 關(guān)斷閾值406 時間407 輸入電壓值408 輸出電壓值409 輸入電流值410 延時持續(xù)時間411 接通時刻412 轉(zhuǎn)接時刻413 關(guān)斷時刻414 電流源控制信號415 觸發(fā)單元控制信號416 傳輸信號417 轉(zhuǎn)接信號
權(quán)利要求
1.用于將第一電壓電平的輸入電壓信號(401)轉(zhuǎn)換成第二電壓電平的輸出信號(402)的電子電路裝置，具有a)輸入單元(101)，用于在所述第一電壓電平時輸入所述輸入電壓信號(401)；b)閾值比較單元(104)，用于將輸入電壓信號(101)的第一電壓電平與接通閾值(404)進行比較；和c)輸出單元(203)，用于根據(jù)輸入電壓信號(101)的第一電壓電平與接通閾值(404)的比較輸出所述輸出信號(402)，其特征在于，所述電路裝置還具有d)輸入阻抗轉(zhuǎn)接單元(103)，用于在時刻(410)之后的預(yù)先規(guī)定的延時持續(xù)時間(411)之后，將電路裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值，其中在所述時刻，輸入電壓信號(101)的第一電壓電平已超過了接通閾值(404)。
2. 按權(quán)利要求1的電路裝置，其特征在于，提供觸發(fā)單元(106)， 該觸發(fā)單元(106)給所述輸入阻抗轉(zhuǎn)接單元(103)輸送轉(zhuǎn)接信號(417)，用于在預(yù)先規(guī)定的延時持續(xù)時間(410)之后的預(yù)先規(guī)定 的延時持續(xù)時間(411)之后，將電路裝置的輸入阻抗從低的值轉(zhuǎn)接 到高的值。
3. 按權(quán)利要求1的電路裝置，其特征在于，提供通過耦合器設(shè)備 (300)相耦合的初級側(cè)電路設(shè)備(100)和次級側(cè)電路設(shè)備(200)。
4. 按權(quán)利要求3的電路裝置，其特征在于，將所述耦合器設(shè)備 (300)構(gòu)成為光電耦合器，
5. 按權(quán)利要求3的電路裝置，其特征在于，將所述耦合器設(shè)備 (300)構(gòu)成為磁耦合器。
6. 按權(quán)利要求1的電路裝置，其特征在于，所述閾值比較單元 (104)具有接通滯后。
7. 用于將笫一電壓電平的輸入電壓信號(401)轉(zhuǎn)換成笫二電壓 電平的輸出信號(402)的方法，具有以下的步驟a) 在第一電壓電平時，借助輸入單元(101)輸入所述輸入電 壓信號(401);b) 借助閾值比較單元(104)，將輸入電壓信號(101)的笫一 電壓電平與接通閾值(404)進行比較；和c) 借助輸出單元(203)，根據(jù)輸入電壓信號(101)的笫一電 壓電平與接通閾值(404)的比較輸出所述輸出信號(402)，其特征在于，所述方法具有以下的步驟d) 在時刻(410)之后的預(yù)先規(guī)定的延時持續(xù)時間(411)之后， 將電路裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值，其中在所述時刻， 輸入電壓信號(101)的第一電壓電平已超過了接通閾值(404).
8. 按權(quán)利要求7的方法，其特征在于，只要輸入電壓信號(401) 的第一電壓電平小于接通閾值，則電路裝置的輸入阻抗具有低的 值，
9. 按權(quán)利要求7的方法，其特征在于，如果輸入電壓信號(401) 的第一電壓電平超過所述接通閾值，則電路裝置的輸入阻抗具有高 的值.
10. 按權(quán)利要求7的方法，其特征在于，如果輸入電壓信號UOl) 的笫一電壓電平已超過了所述接通闞值(4(H)，則輸入阻抗轉(zhuǎn)接單 元(103)在轉(zhuǎn)接時刻(412)將電路裝置的輸入阻抗從低的值轉(zhuǎn)接 到高的值。
11. 按權(quán)利要求7的方法，其特征在于，如果輸入電壓信號(IOI) 的第一電壓電平已超過了所述接通閾值(404)，則在接通時刻(411) 之后經(jīng)過了延時持續(xù)時間(410)之后，在轉(zhuǎn)接時刻(412)將電路 裝置的輸入阻抗從高的值轉(zhuǎn)接到低的值。
12. 按權(quán)利要求7的方法，其特征在于，在接通時刻(411)之后 經(jīng)過了延時持續(xù)時間(410)之后，在轉(zhuǎn)接時刻(412)轉(zhuǎn)接所述輸 出信號(402)，其中在所述接通時刻(411)，所述輸入電壓信號 (101)的第一電壓電平超過所述接通閾值(404),
13. 按權(quán)利要求7的方法，其特征在于，在從接通時刻(411)直 至轉(zhuǎn)接時刻(412)的延時持續(xù)時間(411)期間，進入電路裝置中 的輸入電流(403)采用比在轉(zhuǎn)接時刻(412)之后更高的電流值.
全文摘要
本發(fā)明提供一種電子電路裝置，用于將第一電壓電平的輸入電壓信號(401)轉(zhuǎn)換成第二電壓電平的輸出信號(402)。提供輸入單元(101)，用于在第一電壓電平時輸入輸入電壓信號(401)，而在電子電路裝置的輸出端處布置了用于輸出輸出信號(402)的輸出單元(203)。閾值比較單元(104)用于將輸入信號(101)的第一電壓電平與接通閾值(404)進行比較。電路裝置還包含有輸入阻抗轉(zhuǎn)接單元，用于在輸入電壓信號(101)的第一電壓電平已超過了接通閾值(404)之后，在預(yù)先規(guī)定的延時持續(xù)時間(410)之后將電路裝置的輸入阻抗從低的值轉(zhuǎn)接到高的值。
文檔編號H03K19/0175GK101154943SQ20071016133
公開日2008年4月2日 申請日期2007年9月28日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者R·希林 申請人:Abb技術(shù)有限公司