專利名稱：在有限的頻率范圍內(nèi)工作的動(dòng)態(tài)分頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在有限的頻率范圍內(nèi)工作的動(dòng)態(tài)分頻電路，更具體地 講，涉及一種具有主電路和從電路的主從式分頻電路。
背景技術(shù)：
分頻電路(分頻器)是用于產(chǎn)生頻率是輸入信號(hào)頻率的整數(shù)因子的信 號(hào)的基本電路，并在用于無線電通信系統(tǒng)的頻率合成器IC的預(yù)分頻器部 分中、光通信IC的時(shí)鐘發(fā)生部分中、或者在7T/2移相器等中被廣泛使用。有兩種主要類型的分頻電路在從接近DC到高頻的頻率范圍內(nèi)工作 的靜態(tài)分頻電路和在有限的頻率范圍內(nèi)工作的動(dòng)態(tài)分頻電路。與靜態(tài)分頻 電路相比，動(dòng)態(tài)分頻電路具有低功耗和高工作速度的優(yōu)點(diǎn)，并在近年來傳 輸速度一直被提高的無線電/光通信系統(tǒng)中得到廣泛使用。在現(xiàn)有技術(shù)中，第3350337號(hào)日本專利公開了一種具有主電路和從電 路的主從式(也稱為時(shí)鐘控制反相器式)動(dòng)態(tài)分頻電路。在該現(xiàn)有技術(shù)的 主從式動(dòng)態(tài)分頻電路中，將電路的輸出反饋到主電路，通過根據(jù)施加的時(shí) 鐘信號(hào)將主電路或從電路從導(dǎo)通切換到截止或者從截止切換到導(dǎo)通來執(zhí)行 分頻操作。另一方面，第2000-022521號(hào)日本未審查的專利公布(Kokai)公開了 一種配置，在該配置中，正反饋電路被結(jié)合在動(dòng)態(tài)分頻電路中。結(jié)合正反 饋電路的動(dòng)態(tài)分頻電路能夠擴(kuò)展工作頻率范圍，但是由于需要向正反饋電 路提供電流所以功耗增加。另外，第2000-261311號(hào)日本未審查的專利公布(Kokai)(例如，見圖2)公開了一種主從式動(dòng)態(tài)分頻電路，在該主從式動(dòng)態(tài)分頻電路中，負(fù) 載電阻根據(jù)工作頻率在不同值之間數(shù)字式地切換。由于這個(gè)配置需要提供 用于切換負(fù)載電阻的控制電路和切換電路，所以不僅功耗增加而且電路尺 寸也增大。發(fā)明內(nèi)容實(shí)施例提供了一種具有主電路和從電路的分頻電路，其中，在主電路 和從電路的至少一個(gè)中的負(fù)載部分被配置成提供隨著頻率增加而減少的阻 抗。


從下面參照附圖的描述中，實(shí)施例的特征和優(yōu)點(diǎn)將被更清晰地理解， 其中-圖1是示出現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的一個(gè)示例的電路圖；圖2A和2B是用于說明圖1所示分頻電路的工作的示圖；圖3是示出現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的另一個(gè)示例的電路圖；圖4是示出圖3所示分頻電路的輸入靈敏度和頻率之間的關(guān)系的示圖；圖5是示出根據(jù)第一實(shí)施例的分頻電路的電路圖； 圖6是示出圖5所示分頻電路的負(fù)載電阻和頻率之間的關(guān)系的示圖； 圖7是示出圖5所示分頻電路的輸入靈敏度和頻率之間的關(guān)系的示 圖，用于與現(xiàn)有技術(shù)的分頻電路作比較；圖8是示出根據(jù)第二實(shí)施例的分頻電路的電路圖； 圖9是示出根據(jù)第三實(shí)施例的分頻電路的電路圖； 圖IO是示出根據(jù)第四實(shí)施例的分頻電路的電路圖； 圖ll是示出根據(jù)第五實(shí)施例的分頻電路的電路圖； 圖12是示出根據(jù)第六實(shí)施例的分頻電路的電路圖； 圖13是示出根據(jù)第七實(shí)施例的分頻電路的電路圖。
具體實(shí)施方式
在詳細(xì)描述實(shí)施例之前，將參照圖1至圖4描述現(xiàn)有技術(shù)的主從式動(dòng) 態(tài)分頻電路的示例以及它們相關(guān)的問題。圖1是示出現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的一個(gè)示例的電路圖，圖2A和2B是用于說明圖1所示分頻電路的工作的示圖。在圖1中，標(biāo)號(hào) 100是主電路，200是從電路，GND是高電勢電源(地電勢，例如0 伏)，Vss是低電勢電源(例如，-1.6伏)，CL是從電路的負(fù)載電容，RL 是從電路的負(fù)載電阻，Vb是控制偏壓。圖2A示出了高速工作(電路正常 工作)的情況，圖2B示出了低速工作(電路沒有正常工作)的情況。如圖1所示，現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的一個(gè)示例包括主電路 100和從電路200;這里，主電路100包括電阻器R101至R103、 二極管 D101和D102、以及晶體管(n溝道MOS晶體管)T101至T107 (T108)，從電路200包括電阻器R201至R203、 二極管D201和D202、 以及晶體管T201至T207。圖l所示電路是用負(fù)電源電壓(Vss)驅(qū)動(dòng)的差 分分頻電路，但這里所作的描述也適用于用正電源電壓驅(qū)動(dòng)的差分分頻電 路或者單端分頻電路的情況。這里，差分時(shí)鐘IN (P)和IN (N)分別施加到晶體管T103和T203 的柵極，從電路200的差分輸出(分頻電路的輸出OUT (P)禾P OUT (N))施加到主電路100中的差分對晶體管T101和T102的柵極，而主 電路100的差分輸出施加到從電路200中的差分對晶體管T201和T202的 柵極?？刂破珘篤b施加到晶體管T106至T108、 T206和T207的柵極。首先，如圖2A所示，在主從式動(dòng)態(tài)分頻電路中，例如，當(dāng)時(shí)鐘的邏 輯電平(負(fù)邏輯時(shí)鐘IN (N))為高"H"并且從電路200導(dǎo)通時(shí)，主電路 100的輸出被提供到從電路200，并且如果假設(shè)從電路200是放大器，則 在從輸出端(在圖1中，正邏輯從輸出OUT (P))出現(xiàn)與從電路200的 放大因子成比例的信號(hào)。接著，如圖2B所示，在主從式動(dòng)態(tài)分頻電路中，例如，當(dāng)時(shí)鐘的邏 輯電平(負(fù)邏輯時(shí)鐘IN (N))為低"L"并且從電路200截止時(shí)，從電路 200的輸出(正邏輯從輸出OUT (P))以時(shí)間常數(shù)RLCL衰減。負(fù)邏輯從輸出OUT (N)類似地以時(shí)間常數(shù)RlCl衰減，并且主電路100的輸出也 以相似的方式衰減。在主從式分頻電路中，如上所述，由于輸出信號(hào)以時(shí)間常數(shù)RiJ3l衰 減，所以出現(xiàn)下面的情況即，當(dāng)時(shí)鐘頻率高時(shí)，如圖2A所示，在輸出 信號(hào)完全衰減(完全放電)之前發(fā)生時(shí)鐘(負(fù)邏輯時(shí)鐘IN (N))的下一 個(gè)從低到高的跳變，從而電路正常地執(zhí)行分頻操作，但是當(dāng)時(shí)鐘頻率低 時(shí)，如圖2B所示，在時(shí)鐘(負(fù)邏輯時(shí)鐘IN (N))的下一個(gè)從低到高跳 變發(fā)生之前，輸出信號(hào)完全衰減(完全放電)，因而電路不能正常地執(zhí)行 分頻操作。以這種方式，雖然動(dòng)態(tài)分頻電路由于通過對負(fù)載電容等的充電和放電 來確定其狀態(tài)而具有低功耗和高工作速度的優(yōu)點(diǎn)，但是它涉及的問題是工 作頻率受到電路的充電/放電性能和電容值限制，因此，工作頻率范圍一般 較窄。另一方面，在靜態(tài)分頻電路的情況下，如較早所描述的，如果時(shí)鐘改 變，則例如通過正反饋電路來保持初始電勢。也就是說，在靜態(tài)分頻電路 中，利用正反饋電路實(shí)現(xiàn)穩(wěn)定的工作，但是產(chǎn)生的問題是功耗和芯片面積 增加。圖3是示出現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的另一個(gè)示例的電路圖， 圖4是示出圖3所示分頻電路的輸入靈敏度和頻率之間的關(guān)系的示圖。圖 3所示電路是在早先引用的第2000-261311號(hào)日本未審查的專利公布中公 開的電路，即用正電源電壓(Vcc)驅(qū)動(dòng)的差分分頻電路，并使用NPN雙 極型晶體管作為晶體管。如圖3所示，現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的另一示例包括主電路 101和從電路201;這里，主電路101包括電阻器R111至R113和R120以 及晶體管(NPN雙極型晶體管)Till至T113,從電路201包括電阻器 R211至R213和R220以及晶體管T212至T213。標(biāo)號(hào)CS指電流源。電阻器Rlll至R113 —起形成主電路101中的負(fù)載裝置111，相似 地，電阻器R211至R213—起形成從電路201中的負(fù)載裝置211。這里， 主電路101中的負(fù)載裝置111和從電路201中的負(fù)載裝置211中的每個(gè)被配置成能夠使負(fù)載的大小在不同值之間切換。更具體地講，在主電路101的負(fù)載裝置111 (叢電路201的負(fù)載裝置211)中，當(dāng)端子VR懸空時(shí)，由電阻器R112禾卩R113 (電阻器R212和 R213)的合成電阻(例如，負(fù)載電阻RL=900fl)形成電源線(Vcc)和輸 出端V0+ (V0—)之間的負(fù)載，從而增加了電壓幅度，以便能夠處理低 的工作頻率，當(dāng)端子VR連接到電源線(Vcc)時(shí)，由電阻器Rlll至 R113 (電阻器R212至R213)的合成電阻(例如，負(fù)載電阻R^500Q)形 成電源線(Vcc)和輸出端V0+ (VO—)之間的負(fù)載，從而減小了電壓幅 度，以便能夠處理高的工作頻率。艮P，如圖4所示，在圖3中示出的現(xiàn)有技術(shù)的主從式動(dòng)態(tài)分頻電路的 示例被配置成使得當(dāng)由負(fù)載裝置111 (211)提供的負(fù)載電阻RL為500Q 時(shí)，例如，落入40GHz到60GHz的范圍內(nèi)的輸入信號(hào)(V2+， V2—)被 分頻，并且當(dāng)由負(fù)載裝置111 (211)提供的負(fù)載電阻RL為90012時(shí)，例 如，落入30GHz到50GHz的范圍內(nèi)的輸入信號(hào)被分頻；也就是說，通過 以這種方式控制負(fù)載裝置111 (211)，分頻電路可以在30GHz至l」60GHz 的寬頻范圍內(nèi)執(zhí)行分頻操作。如上所述，現(xiàn)有技術(shù)中公知的是，通過在不同值之間切換負(fù)載電阻來 提供擴(kuò)展工作頻率范圍的動(dòng)態(tài)分頻電路。然而，這個(gè)動(dòng)態(tài)分頻電路需要提 供用于切換負(fù)載電阻的控制電路和切換電路，因此具有不僅功耗而且電路 尺寸也增加的問題。本發(fā)明的目的是通過消除對特殊的切換電路或控制電路的需求來提供 一種具有寬的工作頻率范圍并實(shí)現(xiàn)緊湊的尺寸和低功耗的分頻電路。下面，將參照附圖詳細(xì)描述分頻電路的實(shí)施例。圖5是示出根據(jù)第一實(shí)施例的分頻電路的電路圖。在圖5中，標(biāo)號(hào)1 是主電路，2是從電路，GND是高電勢電源(地電勢，例如0伏)，Vss 是低電勢電源(例如，一1.6伏)，Vb是控制偏壓。如圖5所示，第一實(shí)施例的分頻電路包括主電路1和從電路2;這 里，主電路1包括電阻器Rll至R15、 二極管Dl和D2、電容器Cll和 C12、以及晶體管(n溝道MOS晶體管)T11至T17 (T18)，從電路2包括電阻器R21至R25、 二極管D21和D22、以及晶體管T21至T27。圖5 所示電路是用負(fù)電源電壓(Vss)驅(qū)動(dòng)的差分分頻電路，但是這里給出的 描述也適用于單端分頻電路或用正電源電壓驅(qū)動(dòng)的差分分頻電路的情況。與前面在圖1中示出的現(xiàn)有技術(shù)的分頻電路相比可以看出，在第一實(shí) 施例的分頻電路的主電路1中，并聯(lián)連接的電阻器R14和電容器Cll插入 電阻器R12和晶體管Tll的漏極之間，并聯(lián)連接的電阻器R15和電容器 C12插入電阻器R13和晶體管T12的漏極之間。此外，在第一實(shí)施例的分頻電路的從電路2中，并聯(lián)連接的電阻器 R24和電容器C21插入電阻器R22和晶體管T21的漏極之間，并聯(lián)連接的 電阻器R25和電容器C22插入電阻器R23和晶體管T22的漏極之間。這 里，電阻器R12、 R13、 R22和R23的電阻值被選擇成等于或略低于前面 在圖1中示出的分頻電路中的相應(yīng)電阻器R102、 R103、 R202和R203的 電阻值。在主電路1中，串聯(lián)連接在差分晶體管對的第一晶體管Tll和第一電 源線(地線GND)之間的兩個(gè)主電路負(fù)載電阻器R12和R14以及與兩個(gè) 主電路負(fù)載電阻器之一 (即，電阻器R14)并聯(lián)連接的主電路負(fù)載電容器 Cll 一起形成第一晶體管Tll和第一電源線GND之間的第一主電路負(fù)載 部分，而串聯(lián)連接在差分晶體管對的第二晶體管T12和第一電源線GND 之間的兩個(gè)主電路負(fù)載電阻器R13和R15以及與兩個(gè)主電路負(fù)載電阻器之 一 (即，電阻器R15)并聯(lián)連接的主電路負(fù)載電容器C12—起形成第二晶 體管T12和第一電源線GND之間的第二主電路負(fù)載部分。類似地，在從電路2中，串聯(lián)連接在差分晶體管對的第三晶體管T21 和第一電源線GND之間的兩個(gè)從電路負(fù)載電阻器R22和R24以及與兩個(gè) 從電路負(fù)載電阻器之一 (即，電阻器R24)并聯(lián)連接的從電路負(fù)載電容器 C21 —起形成第三晶體管T21和第一電源線GND之間的第一從電路負(fù)載 部分，而串聯(lián)連接在差分晶體管對的第四晶體管T22和第一電源線GND 之間的兩個(gè)從電路負(fù)載電阻器R23和R25以及與兩個(gè)從電路負(fù)載電阻器之 一 (即，電阻器R25)并聯(lián)連接的從電路負(fù)載電容器C22—起形成第四晶 體管T22和第一電源線GND之間的第二從電路負(fù)載部分。另外，如前面在圖1中示出的分頻電路那樣，差分時(shí)鐘IN (P)和IN(N)分別施加到晶體管T13和T23的柵極，從電路2的差分輸出(分頻 電路的輸出OUT (P)和OUT (N))施加到主電路1中的差分對晶體管 TU和T12的柵極，而主電路1的差分輸出施加到從電路2中的差分對晶 體管T21和T22的柵極?？刂破珘篤b施加到晶體管T16至T18、 T26和 T27的柵極。這里，應(yīng)理解的是，在第一主電路負(fù)載部分(在其它負(fù)載部 分也相似)，電阻器R12與電阻器R14和電容器C11的并聯(lián)電路可以彼此 互換。圖6是示出圖5所示分頻電路的負(fù)載電阻和頻率之間的關(guān)系的示圖， 圖7是示出圖5所示分頻電路的輸入靈敏度和頻率之間的關(guān)系的示圖，用 于與現(xiàn)有技術(shù)的分頻電路作比較。如圖6所示，根據(jù)第一實(shí)施例的分頻電路，在高頻范圍內(nèi)，電容器 Cll (C12、 C21、 C22)短路電阻器R14 (R15、 R24、 R25)，從而產(chǎn)生 與負(fù)載只由電阻器R12 (R13、 R22、 R23)形成相同的效果。另一方面， 在低頻范圍內(nèi)，電容器Cll (C12、 C21、 C22)的阻抗增加使得負(fù)載由電 阻器R12 (R13、 R22、 R23)和電阻器R14 (R15、 R24、 R25)的合成電 阻(R12+R14)形成。這里，由于主電路和從電路中的負(fù)載電容分別可以被認(rèn)為基本恒定， 所以具有上述負(fù)載配置的第一實(shí)施例的分頻電路通過減小高頻范圍的時(shí)間 常數(shù)以及通過隨著頻率的降低而增加時(shí)間常數(shù)從而增加低頻范圍內(nèi)的充電/ 放電時(shí)間并因此減小當(dāng)跳變至?xí)r鐘截止?fàn)顟B(tài)時(shí)的信號(hào)電勢變化來擴(kuò)展工作 頻率范圍。也就是說，如圖7所示，第一實(shí)施例的分頻電路可以根據(jù)工作頻率在 用于高頻范圍和用于低頻范圍的負(fù)載值之間切換，而不需要使用例如前面 在圖3中示出的現(xiàn)有技術(shù)的分頻電路中的切換電路，并且能夠通過消除對 特殊切換電路或控制電路的需求在實(shí)現(xiàn)緊湊的尺寸和低功耗的同時(shí)擴(kuò)展工 作頻率范圍。通過用于傳統(tǒng)的放大器等的模擬電路設(shè)計(jì)概念不可能想到在第一實(shí)施 例的分頻電路中采用的負(fù)載配置。原因在于將電容器與負(fù)載電阻器并聯(lián)連接的方法導(dǎo)致低頻范圍的增益增加，S口， 3dB帶寬減小，因此該概念與目 標(biāo)為增加帶寬的模擬設(shè)計(jì)概念恰恰相反。更具體地講，如圖7所示，在參照圖3和圖4描述的現(xiàn)有技術(shù)的動(dòng)態(tài) 分頻電路中，例如，負(fù)載電阻Rl的但在900Q和500Q之間切換，使得當(dāng) RL=500Q時(shí)，電路在40GHz到60GHz的頻率范圍內(nèi)工作，當(dāng)R^900fi 時(shí)，電路在30GHz到50GHz的頻率范圍內(nèi)工作，在第一實(shí)施例的分頻電 路中，通過分別將電阻器R12 (R13、 R22、 R23)禾q R14 (R15、 R24、 R25)以及電容器Cll (C12、 C21、 C22)例如設(shè)置成R12=500Q 、 R14=400Q、 Cll=50fF，實(shí)現(xiàn)了 20GHz到60GHz的頻率范圍(見圖7中的 曲線LL)。結(jié)果，根據(jù)第一實(shí)施例的分頻電路，在不使用特殊的切換電路或控制 電路的情況下，工作頻率范圍可以擴(kuò)展30%以上。此外，由于第一實(shí)施例 的分頻電路不需要提供特殊的切換電路或控制電路，所以電路尺寸可以減 小，并且由于不需要提供諸如正反饋電路之類消耗額外功率的電路，所以 在降低功耗的同時(shí)工作頻率范圍可以比現(xiàn)有技術(shù)的電路寬。例如，這里使用的晶體管中的每個(gè)由InP (磷化銦)HEMT (高電子 遷移率晶體管)構(gòu)成。由于作為該晶體管的高頻特性量度的fT超過 170GHz，所以分頻操作可以高達(dá)大約60GHz。當(dāng)然，使用的晶體管與電 阻器和電容器的值可以做出各種改變。圖8是示出根據(jù)第二實(shí)施例的分頻電路的電路圖。從圖8和先前示出的圖5之間的比較中可以看出，第二實(shí)施例的分頻 電路與第一實(shí)施例的分頻電路的區(qū)別在于添加了電容器C13和C23。也就是說，添加的用于主電路的負(fù)載電容器C13設(shè)置在第一主電路負(fù) 載部分中連接兩個(gè)主電路負(fù)載電阻器R12和R14的節(jié)點(diǎn)與第二主電路負(fù)載 部分中連接兩個(gè)主電路負(fù)載電阻器R13和R15的節(jié)點(diǎn)之間，而添加的用于 從電路的負(fù)載電容器C23設(shè)置在第一從電路負(fù)載部分中的連接兩個(gè)從電路 負(fù)載電阻器R22和R24的節(jié)點(diǎn)與第二從電路負(fù)載部分中的連接兩個(gè)從電路 負(fù)載電阻器R23和R25的節(jié)點(diǎn)之間。因?yàn)椴罘植僮?，所以這些附加的電容器C13和C23只需要具有一半的13電容，因此可以進(jìn)一步減小電路占據(jù)的面積。圖9是示出根據(jù)第三實(shí)施例的分頻電路的電路圖。從圖9和上述圖8之間的對比中可以看出，第三實(shí)施例的分頻電路與第二實(shí)施例的分頻電路之間的區(qū)別在于分別用二極管D13、 D14、 D23和 D24代替電容器C11、 C12、 C21和C22，并且電路被配置成利用二極管的 擴(kuò)散電容。也就是說，二極管在分頻電路的高工作頻率范圍內(nèi)用作電容 器、在低工作頻率范圍內(nèi)用作高阻元件。圖IO是示出根據(jù)第四實(shí)施例的分頻電路的電路圖。從圖IO與先前示出的圖5之間的比較中可以看出，第四實(shí)施例的分 頻電路與第一實(shí)施例的分頻電路的區(qū)別在于添加了晶體管T191至T194和 T291至T294、電容器C14、 C15、 C24和C25、以及二極管(變?nèi)荻O 管)D15、 D16、 D25和D26。在第四實(shí)施例的分頻電路中，電阻器R12 (R13、 R22、 R23)與圖5 中的電阻器R14 (R15、 R24、 R25)和電容器Cll (C12、 C21、 C22)的 并聯(lián)電路彼此互換。更具體地講，如圖10所示，在第四實(shí)施例的分頻電路中，電阻器R14 (R15、 R24、 R25)兩端形成的電勢被由晶體管T191 (T192、 T291、 T292)形成的源隨器電路接收，源隨器輸出被施加到可變電抗器(也稱為 可變電容二極管或變?nèi)荻O管)D15 (D16、 D25、 D26)。變?nèi)荻O管 D15 (D16、 D25、 D26)的陽極連接到源隨器輸出，陰極連接到電容器 Cll (C12、 C21、 C22)和電阻器R12 (R13、 R22、 R23)的并聯(lián)電路的 輸出(即，連接到晶體管Tll (T12、 T21、 T22)的漏極)。這里，在第一主電路負(fù)載部分中(在第二主電路負(fù)載部分中以及在第 一和第二從電路負(fù)載部分中也相似)，由于電阻器R14兩端的電勢恒定而 與頻率無關(guān)，所以變?nèi)荻O管D15的陽極電勢也恒定，但是因?yàn)殡娙萜?Cll和電阻器R12的并聯(lián)電路的輸出在高頻范圍內(nèi)小而在低頻范圍內(nèi)大， 所以變?nèi)荻O管D15的陰極電勢隨著頻率而改變。也就是說，在高頻范圍 內(nèi)，變?nèi)荻O管D15的兩個(gè)端子之間的電勢差小，而在低頻范圍內(nèi)，變?nèi)?二極管D15的兩個(gè)端子之間的電勢差大。結(jié)果，變?nèi)荻O管D15的電容在高頻范圍內(nèi)小而在低頻范圍內(nèi)大。也 就是說，在第四實(shí)施例的分頻電路中，負(fù)載電容也隨頻率改變。根據(jù)第四 實(shí)施例的分頻電路，在低頻范圍內(nèi)由于增加的負(fù)載電容的影響與先前描述 的增加的負(fù)載電阻的影響相結(jié)合起作用，所以時(shí)間常數(shù)比第一至第三實(shí)施 例中的時(shí)間常數(shù)大，因而可以在更低的頻率下工作。圖11是示出根據(jù)第五實(shí)施例的分頻電路的電路圖。從圖ll與上面描述的圖IO之間的比較中可以看出，第五實(shí)施例的分頻電路被配置使得電阻器R14 (R24)兩端產(chǎn)生的電勢被由晶體管T192 (T292)形成的源隨器電路接收，而不是被由晶體管T191 (T291)形成 的源隨器電路接收，并且使得電阻器R15 (R25)兩端產(chǎn)生的電勢被由晶 體管T191 (T291)形成的源隨器電路接收，而不是被由晶體管T192 (T292)形成的源隨器電路接收。也就是說，變?nèi)荻O管D15和D16 (D25和D26)的陰極中的每一個(gè)連接到另一個(gè)的差分輸入端。利用這個(gè)布置，變?nèi)荻O管D15、 D16、 D25和D26中的每個(gè)的兩端 電壓變化比第四實(shí)施例中的大，結(jié)果，低頻范圍內(nèi)的時(shí)間常數(shù)變得更長， 使得在更低頻率執(zhí)行分頻操作成為可能。圖12是示出根據(jù)第六實(shí)施例的分頻電路的電路圖。從圖12與早先描述的圖IO之間的比較中可以看出，第六實(shí)施例的分 頻電路的不同之處在于源隨器晶體管T191、 T192、 T291和T292的柵極連 接到高電勢電源線(GND)。更具體地講，主電路1包括第五晶體管T191和第六晶體管T192， 它們的柵極和漏極端子被連接到第一電源線(高電勢電源線GND);以 及第一主電路變?nèi)荻O管D15和第二主電路變?nèi)荻O管D16,分別連接在 第五晶體管T191的源極和主電路1中的差分對晶體管Tll的漏極之間以 及第六晶體管T192的源極和主電路1中的差分對晶體管T12的漏極之 間。相似地，從電路2包括第七晶體管T291和第八晶體管T292，它們 的柵極和漏極被連接到第一電源線(GND);以及第一從電路變?nèi)荻O管 D25和第二從電路變?nèi)荻O管D26，分別連接在第七晶體管T291的源極 和從電路2中的差分對晶體管T21的漏極之間以及第八晶體管T292的源極和從電路2中的差分對晶體管T22的漏極之間。另外，在這個(gè)電路配置中，通過使用變?nèi)荻O管D15、 D16、 D25和 D26的電容可以實(shí)現(xiàn)在更低頻率工作。圖13是示出根據(jù)第七實(shí)施例的分頻電路的電路圖。 如圖13所示，第七實(shí)施例的分頻電路具有單端配置，在該配置中， 主電路1包括晶體管T11和T13、電阻器R12和R14、以及電容器Cll， 從電路2包括晶體管T21和T23、電阻器R22和R24、以及電容器C21 。 設(shè)置反相器I，以將單端輸入時(shí)鐘IN反相并將其施加到晶體管T23的柵 極。在第七實(shí)施例的分頻電路中，Vcc是高電勢電源(例如，+1.6伏)， GND是低電勢電源(例如，0伏)。此外，在主電路1的主電路負(fù)載部分 中，例如，電阻器R21和電容器C11的并聯(lián)電路連接到高電勢電源Vcc， 電阻器R14連接到晶體管T11的漏極，但是應(yīng)理解的是，例如，連接可以 與先前在圖5中示出的相反。這樣，實(shí)施例不僅可以應(yīng)用于差分配置的分頻電路，而且可以應(yīng)用于 單端配置的分頻電路。如上面所詳細(xì)描述地，根據(jù)實(shí)施例，可以提供這樣的動(dòng)態(tài)分頻電路， 因?yàn)橄藢μ厥獾那袚Q電路或控制電路的需求，所以實(shí)現(xiàn)了電路尺寸的 減小，并且通過消除了對正反饋電路之類的消耗額外功率的電路的需求而 實(shí)現(xiàn)了在降低功耗的同時(shí)實(shí)現(xiàn)寬的工作頻率范圍。更具體地講，以簡單的 二分頻分頻電路為例，由于切換電路和控制電路占據(jù)與分頻電路的核心部 分大約相同的面積，所以例如與旨在通過在不同值之間切換負(fù)載來擴(kuò)展工 作頻率范圍的圖3中的現(xiàn)有技術(shù)的分頻電路相比，實(shí)施例可以將電路尺寸 減小50%以上。根據(jù)實(shí)施例，可以提供如下分頻電路，該分頻電路具有寬工作頻率范 圍，并且通過消除對特殊的切換電路或控制電路的需求實(shí)現(xiàn)緊湊了尺寸和 低功耗。實(shí)施例可以廣泛地應(yīng)用于產(chǎn)生頻率是輸入信號(hào)頻率的整數(shù)因子的信號(hào) 的分頻電路，例如應(yīng)用在用于無線電通信系統(tǒng)的頻率合成器IC的預(yù)分頻器部分中、應(yīng)用在光通信IC的時(shí)鐘發(fā)生部分中、或者應(yīng)用在7T/2移相器等 中。在不脫離本發(fā)明的范圍的情況下可以構(gòu)造多個(gè)不同的實(shí)施例，應(yīng)該理 解的是，本發(fā)明不限于這個(gè)說明書中所描述的具體實(shí)施例，只由權(quán)利要求 限定。
權(quán)利要求
1.一種具有主電路和從電路的分頻電路，其中，在所述主電路和所述從電路中的至少一個(gè)中的負(fù)載部分被構(gòu)造成提供隨頻率增加而減小的阻抗。
2. 如權(quán)利要求1所述的分頻電路，其中，所述負(fù)載部分包括串聯(lián)連接 在第一電源線和施加有輸入信號(hào)的晶體管之間的兩個(gè)負(fù)載電阻器以及與所 述兩個(gè)負(fù)載電阻器之一并聯(lián)連接的電容器。
3. 如權(quán)利要求2所述的分頻電路，其中，所述串聯(lián)連接的兩個(gè)負(fù)載電 阻器被選擇以提供阻值適于在所述分頻電路的低工作頻率范圍內(nèi)工作的合 成電阻，所述兩個(gè)負(fù)載電阻器中沒有與所述電容器并聯(lián)連接的另一個(gè)被選 擇以提供阻值適于在所述分頻電路的高工作頻率范圍內(nèi)工作的電阻。
4. 如權(quán)利要求1所述的分頻電路，其中，所述負(fù)載部分設(shè)置在所述主 電路和所述從電路的每個(gè)中，所述主電路的負(fù)載部分和所述從電路的負(fù)載 部分在配置上相同。
5. 如權(quán)利要求4所述的分頻電路，其中 所述分頻電路被配置成差分電路；并且所述主電路的差分輸出被輸入到所述從電路中的差分晶體管對，而所 述從電路的差分輸出作為所述分頻電路的輸出，同時(shí)，被反饋到所述主電 路中的差分晶體管對，并且其中設(shè)置在所述主電路中的負(fù)載部分包括第一主電路負(fù)載部分和第二主電 路負(fù)載部分，所述第一主電路負(fù)載部分設(shè)置在第一電源線和形成所述主電 路中的所述差分晶體管對的第一晶體管之間，所述第二主電路負(fù)載部分設(shè) 置在所述第一電源線和形成所述主電路中的所述差分晶體管對的第二晶體管之間；并且設(shè)置在所述從電路中的負(fù)載部分包括第一從電路負(fù)載部分和第二從電 路負(fù)載部分，所述第一從電路負(fù)載部分設(shè)置在所述第一電源線和形成所述 從電路中的所述差分晶體管對的第三晶體管之間，所述第二從電路負(fù)載部 分設(shè)置在所述第一電源線和形成所述從電路中的所述差分晶體管對的第四晶體管之間。
6. 如權(quán)利要求5所述的分頻電路，其中所述第一主電路負(fù)載部分和所述第二主電路負(fù)載部分中的每個(gè)包括串 聯(lián)連接在所述第一或第二晶體管和所述第一電源線之間的兩個(gè)主電路負(fù)載 電阻器以及與所述兩個(gè)主電路負(fù)載電阻器之一并聯(lián)連接的主電路負(fù)載電容 器；并且所述第一從電路負(fù)載部分和所述第二從電路負(fù)載部分中的每個(gè)包括串 聯(lián)連接在所述第三或第四晶體管和所述第一電源線之間的兩個(gè)從電路負(fù)載 電阻器以及與所述兩個(gè)從電路負(fù)載電阻器之一并聯(lián)連接的從電路負(fù)載電容 器。
7. 如權(quán)利要求6所述的分頻電路，其中所述串聯(lián)連接的兩個(gè)主電路負(fù)載電阻器和所述串聯(lián)連接的兩個(gè)從電路 負(fù)載電阻器分別被選擇以提供阻值適于在所述分頻電路的低工作頻率范圍內(nèi)工作的合成電阻；并且所述兩個(gè)主電路負(fù)載電阻器中沒有與所述主電路負(fù)載電容器并聯(lián)連接 的另一個(gè)以及所述兩個(gè)從電路負(fù)載電阻器中沒有與所述從電路負(fù)載電容器 并聯(lián)連接的另一個(gè)中的每個(gè)都被選擇，以提供阻值適于在所述分頻電路的 高工作頻率范圍內(nèi)工作的電阻。
8. 如權(quán)利要求6所述的分頻電路，還包括附加的主電路負(fù)載電容器，設(shè)置在連接所述第一主電路負(fù)載部分中的 兩個(gè)主電路負(fù)載電阻器的節(jié)點(diǎn)和連接所述第二主電路負(fù)載部分中的兩個(gè)主 電路負(fù)載電阻器的節(jié)點(diǎn)之間；以及附加的從電路負(fù)載電容器，設(shè)置在連接所述第一從電路負(fù)載部分中的 兩個(gè)從電路負(fù)載電阻器的節(jié)點(diǎn)和連接所述第二從電路負(fù)載部分中的兩個(gè)從 電路負(fù)載電阻器的節(jié)點(diǎn)之間。
9. 如權(quán)利要求6所述的分頻電路，其中，所述主電路負(fù)載電容器和所述從電路負(fù)載電容器中的每個(gè)都由二極管形成。
10. 如權(quán)利要求9所述的分頻電路，其中，所述二極管是變?nèi)荻O管。
11. 如權(quán)利要求6所述的分頻電路，其中所述主電路還包括第一和第二主電路源隨器電路以及第一和第二主電 路變?nèi)荻O管，所述第一和第二主電路源隨器電路中的每個(gè)都接收所述主 電路負(fù)載電阻器中沒有與所述主電路負(fù)載電容器并聯(lián)連接的另一個(gè)主電路 負(fù)載電阻器兩端形成的電勢，所述第一和第二主電路源隨器電路的輸出分 別施加到所述第一和第二主電路變?nèi)荻O管；并且所述從電路還包括第一和第二從電路源隨器電路以及第一和第二從電 路變?nèi)荻O管，所述第一和第二從電路源隨器電路中的每個(gè)都接收所述從 電路負(fù)載電阻器中沒有與所述從電路負(fù)載電容器并聯(lián)連接的另一個(gè)從電路 負(fù)載電阻器兩端形成的電勢，所述第一和第二從電路源隨器電路的輸出分 別施加到所述第一和第二從電路變?nèi)荻O管。
12. 如權(quán)利要求11所述的分頻電路，其中所述第一主電路源隨器電路接收所述主電路負(fù)載電阻器中沒有與所述 第一主電路負(fù)載部分中的所述主電路負(fù)載電容器并聯(lián)連接的另一個(gè)主電路 負(fù)載電阻器兩端形成的電勢，而所述第二主電路源隨器電路接收所述主電 路負(fù)載電阻器中沒有與所述第二主電路負(fù)載部分中的所述主電路負(fù)載電容 器并聯(lián)連接的另一個(gè)主電路負(fù)載電阻器兩端形成的電勢；并且所述第一從電路源隨器電路接收所述從電路負(fù)載電阻器中沒有與所述 第一從電路負(fù)載部分中的所述從電路負(fù)載電容器并聯(lián)連接的另一個(gè)從電路 負(fù)載電阻器兩端形成的電勢，而所述第二從電路源隨器電路接收所述從電 路負(fù)載電阻器中沒有與所述第二從電路負(fù)載部分中的所述從電路負(fù)載電容 器并聯(lián)連接的另一個(gè)從電路負(fù)載電阻器兩端形成的電勢。
13. 如權(quán)利要求11所述的分頻電路，其中所述第一主電路源隨器電路接收所述主電路負(fù)載電阻器中沒有與所述 第二主電路負(fù)載部分中的所述主電路負(fù)載電容器并聯(lián)連接的另一個(gè)主電路 負(fù)載電阻器兩端形成的電勢，而所述第二主電路源隨器電路接收所述主電 路負(fù)載電阻器中沒有與所述第一主電路負(fù)載部分中的所述主電路負(fù)載電容器并聯(lián)連接的另一個(gè)主電路負(fù)載電阻器兩端形成的電勢；并且所述第一從電路源隨器電路接收所述從電路負(fù)載電阻器中沒有與所述第二從電路負(fù)載部分中的所述從電路負(fù)載電容器并聯(lián)連接的另一個(gè)從電路 負(fù)載電阻器兩端形成的電勢，而所述第二從電路源隨器電路接收所述從電 路負(fù)載電阻器中沒有與所述第一從電路負(fù)載部分中的所述從電路負(fù)載電容 器并聯(lián)連接的另一個(gè)從電路負(fù)載電阻器兩端形成的電勢。 14.如權(quán)利要求11所述的分頻電路，其中所述主電路還包括第五和第六晶體管以及第一和第二主電路變?nèi)荻O 管，所述第五和第六晶體管的柵極和漏極端子連接到所述第一電源線，所 述第一和第二主電路變?nèi)荻O管分別連接在所述第五晶體管的源極和所述 主電路中所述差分對晶體管的漏極之間以及所述第六晶體管的源極和所述 主電路中所述差分對晶體管的漏極之間；并且所述從電路還包括第七和第八晶體管以及第一和第二從電路變?nèi)荻O 管，所述第七和第八晶體管的柵極和漏極端子連接到所述第一電源線，所 述第一和第二從電路變?nèi)荻O管分別連接在所述第七晶體管的源極和所述 從電路中所述差分對晶體管的漏極之間以及所述第八晶體管的源極和所述 從電路中所述差分對晶體管的漏極之間。
全文摘要
一種分頻電路，該分頻電路具有主電路和從電路，所述主電路和所述從電路的至少一個(gè)中的負(fù)載部分被構(gòu)造成提供隨著頻率的增加而減小的阻抗。
文檔編號(hào)H03K23/00GK101252355SQ20071030711
公開日2008年8月27日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年2月22日
發(fā)明者中舍安宏 申請人:富士通株式會(huì)社