專利名稱：寬動態(tài)范圍低壓差線性穩(wěn)壓器的制作方法
技術領域：
本發(fā)明屬于穩(wěn)壓器電路技術領域，特別涉及一種寬動態(tài)范圍低壓差線性穩(wěn) 壓器。
背景技術：
當前對高性能供電電路的需求使得穩(wěn)壓器設備持續(xù)發(fā)展。許多低壓產(chǎn)品，
諸如筆記本電腦、手機、移動DVD、 MP3、 MP4、照相機等采用移動電池的設備， 都需使用低壓差(LD0)穩(wěn)壓器。這些便攜式電子設備通常需要低壓降和小靜態(tài) 電流來增加電池的功效和壽命。
通常，LDO穩(wěn)壓器提供特定的直流穩(wěn)定電壓，該電壓的輸入與輸出間的電壓 差較小。LD0穩(wěn)壓器常用于給電路提供所需電源。LD0穩(wěn)壓器通常是誤差放人器、 驅動元件兩個元件串聯(lián)連接。誤差放大器連接到LD0穩(wěn)壓器的一個輸入端，驅 動元件連接到LD0穩(wěn)壓器的一個輸出端，從而驅動元件能夠驅動外部負載。通 常還提供反饋電路給LD0穩(wěn)壓器，通過分壓器將分壓的輸出電壓反饋到誤差放 大器。LDO穩(wěn)壓器還包括有補償電路，該補償電路提供密勒補償從而提高LDO穩(wěn) 壓器的穩(wěn)定性。
如今低壓差線性穩(wěn)壓器越來越廣泛地用于各種電子設備中，而隨著低壓差 線性穩(wěn)壓器的廣泛應用，不論是在設計上，還是在工業(yè)生產(chǎn)中，我們對低壓差 線性穩(wěn)壓器的要求越來越高。穩(wěn)壓器的負載范圍、響應速度、穩(wěn)定性等指標都 要求我們達到。為了使低壓差線性穩(wěn)壓器的適用范圍更廣，其輸出電壓范圍也是一個至關重要的指標。另外，隨著電子產(chǎn)品的高速發(fā)展，需要的供電電壓越 來越低，這對低壓差線性穩(wěn)壓器提出了可輸出較低電壓的要求。
一般低壓差線性穩(wěn)壓器中誤差放大器的輸入端為NM0S晶體管差分對。若要 NM0S晶體管工作在飽和區(qū)，則Vds大于(Vgs-Vth)且Vgs大于Vth。當誤差放大 器輸入端的預置參考電壓太小(Vgs小于Vth)時，晶體管工作在截止區(qū)，導致 低壓差線性穩(wěn)壓器不能正常工作。也就是說采用應OS晶體管作為誤差放大器輸 入端的低壓差線性穩(wěn)壓器，在電子設備所需供電電壓過低(幾百毫伏)的場合 不能使用。如果低壓差線性穩(wěn)壓器中誤差放人器的輸入端為PM0S晶體管差分對， 若要PM0S晶體管工作在飽和區(qū)，則I Vds I大于(Vsg-Vth)且Vsg大于Vth。當 誤差放大器輸入端的預置參考電壓太大(Vsg小于Vth)時，晶體管工作在截止 區(qū)，導致低壓差線性穩(wěn)壓器不能正常工作。也就是說采用PM0S晶體管作為誤差 放大器輸入端的低壓差線性穩(wěn)壓器，在電子設備所需供電電壓過高(接近電源 電壓)的場合不能使用。當反饋電路為全反饋時，單獨采用PM0S晶體管作為低 壓差穩(wěn)壓器的誤差放大器，很難滿足低壓差特性要求。低壓差線性穩(wěn)壓器輸出 電壓范圍(實現(xiàn)低電壓輸出、高電壓輸出和低壓差的綜合要求)不足，不論在 設計上，還是在工業(yè)生產(chǎn)中，都要求其改進。

發(fā)明內容
本發(fā)明目的在于提供一種可克服上述缺點，可以從穩(wěn)壓器地電壓到穩(wěn)壓器 電源電壓的寬輸出電壓范圍的低壓差線性穩(wěn)壓器。
本發(fā)明的技術方案為 一種寬動態(tài)范圍低壓差線性穩(wěn)壓器，由誤差放大器、 動態(tài)偏置電路、驅動元件、反饋電路以及補償電路組成，所述誤差放大器采用 軌至軌誤差放大器；誤差放大器設有預置電壓輸入端和反饋電壓輸入端，誤差
放大器的輸出端連接動態(tài)偏置電路的輸入端，動態(tài)偏置電路的輸出端連接驅動
元件的輸入端，驅動元件的驅動輸出端連接反饋電路，反饋電路分壓所得反饋
電壓輸送至誤差放大器的反饋電壓輸入端；驅動元件接收來自動態(tài)偏置電路的
信號，根據(jù)該信號控制輸出電壓；補償電路的一端連接在驅動元件的輸出端， 另一端與誤差放大器相連接。
而且，所述誤差放大器采用軌至軌折疊共源共柵運算跨導放大器結構，即 由輸入電路、第一電路加法器和第二電路加法器組成，
所述輸入電路包括由第一差分放大器電路和第二差分放大器電路、第一電 流源、第二電流源，第一電流源耦接到地電壓GNDA，并輸出電流到第一差分放 大器電路，第二電流源耦接到電源電壓VDDA，并輸出電流到第二差分放大器電 路；所述第一差分放大器電路包括第一輸入麗0S晶體管MN1A和第二輸入麵0S 晶體管MN1B，第一輸入醒0S晶體管麗1A和第二輸入畫0S晶體管MN1B的源極 相連;所述第二差分放大器電路包括第一輸入PM0S晶體管MP1A和第二輸入PM0S 晶體管MP1B，第一輸入PM0S晶體管MP1A和第二輸入PM0S晶體管MP1B的源極 相連；反饋電壓接入第一輸入麗0S晶體管MN1A和第一輸入PM0S晶體管MP1A 的柵極，預置電壓接入第二輸入NM0S晶體管MN1B和第二輸入PM0S晶體管MP1B 的柵極；第一輸入PM0S晶體管MP1A的漏極電流輸出到第一差分輸出端IN1，第 二輸入PM0S晶體管MP1B的漏極電流輸出到第二差分輸出端IN2，第一輸入麗0S 晶體管麗1A的漏極電流輸出到第三差分輸出端IP1，第二輸入醒OS晶體管顧1B 的漏極電流輸出到第四差分輸出端工P2;
所述第一電路加法器包括第一電流鏡PMOS晶體管MP2A、第二電流鏡PMOS晶 體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管MP3B;第一電流鏡PM0S晶體管MP2A的源極連接在電源電壓VDDA，漏極連接到第一差分輸出 端IN1，柵極連接到第一節(jié)點Nl;第二電流鏡PM0S晶體管MP2B的源極連接在 電源電壓VDDA，漏極連接到第二差分輸出端IN2,柵極連接到第一節(jié)點N1;第 一共柵PM0S晶體管MP3A源極連接到第一差分輸出端IN1，漏極連接到第一節(jié)點 Nl，柵極輸出為第三偏壓Vbias3;第二共柵PM0S晶體管MP3B的源極連接到第 二差分輸出端IN2，漏極連接到誤差放大器的輸出端，柵極輸出為第三偏壓 Vbias3;
所述第二電路加法器包括第一電流鏡NM0S晶休管MN3A、第二電流鏡NMOS晶 體管MN3B、第一共柵腦0S晶體管MN2A和第二共柵麗0S晶體管MN2B;第一電 流鏡麗0S晶體管MN3A的源極連接在地電壓GNDA，漏極連接到第三差分輸出端 IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡NMOS晶體管MN3B的源極連接在 地電壓GNDA，漏極連接到第四差分輸出端IP2，柵極輸出為第五偏壓Vbias5; 第一共柵醒0S晶體管MN2A的源極連接到第三差分輸出端IP1，漏極連接到第一 節(jié)點N1，柵極輸出為第四偏壓Vbias4;第二共柵麗0S晶體管MN2B的源極連接 到第四差分輸出端IP2，漏極連接到誤差放大器的輸出端，柵極輸出為第四偏壓 Vbias4。
而且，所述動態(tài)偏置電路由射極跟隨電路和電流感應電路構成，電流感應 電路的輸入端連接到驅動元件，電流感應電路的輸出端連接到射極跟隨電路的 輸出端；所述射極跟隨電路采用PMOS晶體管MPSF，其柵極連接到誤差放大器的 輸山端，源極連接到驅動元件，漏極連接到地電壓GNDA。
而且，所述驅動元件包括有第一驅動PMOS晶體管MP0UT，第一驅動PMOS晶 體管MP0UT的柵極連接動態(tài)偏置電路的輸出端，源極連接到電源電壓VDDA，漏
極提供驅動輸出。
而且，所述反饋電路包括有第一反饋電阻R1和第二反饋電阻R2，第一反饋 電阻Rl連接到所述第一驅動PM0S晶體管MP0UT的漏極和所述誤差放大器的反 饋電壓輸入端之間，第二反饋電阻R2連接到地電壓GNDA和所述誤差放大器的 反饋電壓輸入端之間。
而且，所述反饋電路采用外置結構，第一反饋電阻R1采用可調電阻。 而且，所述補償電路所述補償電路包括有第一補償電容器C1和第二補償電 容器C2，第一補償電容器Cl連接于第一驅動PM0S晶體管MP0UT的漏極和第二 電流鏡PM0S晶體管MP2B的漏極之間；第二補償電容器C2連接于第一驅動PM0S 晶體管MP0UT的漏極和第二共柵NM0S晶體管隨2B的漏極之間。
本發(fā)明提供一種軌至軌的寬動態(tài)范圍低壓差穩(wěn)壓器，可滿足預置基準電壓 達到從地電壓到近電源電壓的范圍，輸出電壓分壓送回到誤差放大器的電壓也 可以達到從地電壓到接近電源電壓的范圍。并且為了充分體現(xiàn)這種變壓性能， 本發(fā)明將反饋電路外置，由此反饋電壓與輸出電壓之比可以人為靈活控制，從 而可以方便地使輸出電壓達到從地電壓到接近電源電壓的仟意值。


圖1所示為本發(fā)明的結構示意圖2所示為本發(fā)明實施例的誤差放大器電路圖3所示為本發(fā)明實施例的軌至軌低壓差線性穩(wěn)壓器電路圖4所示為本發(fā)明實施例的開環(huán)頻率響應圖5所不為本發(fā)明實施例的直流特性曲線圖6所示為本發(fā)明實施例的負載瞬態(tài)響應圖。
具體實施例方式
參見附圖1 3，以下結合附圖和實施例詳細說明本發(fā)明技術方案
木發(fā)明提供的寬動態(tài)范圍低壓差線性穩(wěn)壓器由誤差放大器110、動態(tài)偏置電 路120、驅動元件130、反饋電路140以及補償電路150組成，所述誤差放大器 110采用軌至軌誤差放大器；誤差放大器110設有預置電壓輸入端和反饋電壓輸 入端，誤差放大器110的輸出端EAOUT連接動態(tài)偏置電路120的輸入端，動態(tài) 偏置電路120的輸出端連接驅動元件130的輸入端，驅動元件130的驅動輸出 端OUT連接反饋電路140，反饋電路140分壓所得反饋電壓輸送至誤差放大器 110的反饋電壓輸入端；驅動元件130接收來自動態(tài)偏置電路120的信號，根據(jù) 該信號控制輸出電壓；補償電路150的一端連接在驅動元件130的輸出端，另 一端與誤差放大器110相連接。
軌至軌輸入的誤差放大器110能夠放大兩個輸入信號(幅度允許范圍地 電壓GNDA至接近電源電壓VDDA)的差值，在輸出端輸出放大值。圖中所示第一 輸入信號INP，即是一個預置參考電壓，提供給誤差放大器的預置電壓輸入端； 第二輸入信號INN，即是從外置反饋電路140接收的反饋電壓，提供給誤差放大 器的反饋電壓輸入端。第一輸入信號INP減去第二輸入信號INN得到差值，經(jīng) 誤差放大器110輸出給驅動元件130。誤差放大器110輸出端連接到動態(tài)偏置電 路120，能夠增加驅動元件130的轉換速率從而使得低壓差線性穩(wěn)壓器在短時間 內提供穩(wěn)定電壓，因此可以提高驅動元件130的瞬態(tài)響應速度并延長電池壽命。 驅動元件130由誤差放大器110的輸出電壓驅動以所需的輸出電流，經(jīng)驅動輸 出端為外部負載提供輸出電壓。當外部負載變化時，驅動元件130可以在其驅 動輸出端OUT產(chǎn)生穩(wěn)定輸出電壓，反饋電路140按一定比例將輸出電壓分壓。被分壓的電壓，例如反饋電壓，反饋給誤差放大器110。補償電路150根據(jù)外部負 載的各種情況進行頻率補償，提高系統(tǒng)穩(wěn)定性，從而實現(xiàn)低壓差線性穩(wěn)壓器的 輸出電壓保持穩(wěn)定。
本發(fā)明實施例提供的誤差放大器采用軌至軌折疊共源共柵運算跨導放大器 結構，采用寬擺幅的軌至軌折疊共源共柵運算跨導放大器結構能夠良好地支持
線性穩(wěn)壓輸出。這種結構可以由輸入電路IO、第一電路加法器20和第—電路加 法器30三部分實現(xiàn)。
輸入電路10使得誤差放大器能夠執(zhí)行軌至軌操作。也就是說，輸入電路IO 的輸入公共模式電壓范圍可以是在電源電壓軌和地電壓軌之間的全部范圍。所 述輸入電路10包括由第一差分放大器電路11和第二差分放大器電路12、第一 電流源Il、第二電流源I2，第一電流源I1耦接到地電壓GNDA，并輸出電流到 第一差分放大器電路11，第二電流源12耦接到電源電壓VDDA，并輸出電流到 第二差分放大器電路12;所述第一差分放大器電路11包括第一輸入麗OS晶體 管麗1A和第二輸入麗OS晶體管畫1B，第一輸入麗OS晶體管MN1A和第二輸入 畫OS晶體管MN1B的源極相連；所述第二差分放大器電路12包括第一輸入PMOS 晶體管MP1A和第二輸入PMOS晶體管MP1B，第一輸入PMOS晶體管MP1A和第二 輸入PMOS晶體管MP1B的源極相連；反饋電壓接入第一輸入麗OS晶體管顧1A 和第輸入PMOS晶體管MP1A的柵極，預置電壓接入第二輸入NMOS晶體管麗1B 和第二輸入PMOS晶體管MP1B的柵極；第一輸入PMOS晶體管MP1A的漏極電流 輸出到第一差分輸出端IN1，第二輸入PMOS晶體管MP1B的漏極電流輸出到第二 差分輸出端IN2，第一輸入NMOS晶體管顯1A的漏極電流輸出到第三差分輸出端 IP1，第二輸入薩OS晶體管MN1B的漏極電流輸出到第四差分輸出端IP2。第一
差分放大器電路11用于將預置電壓和反饋電壓之間的電壓差轉換為電流，并且 將轉換的電流輸出到第一差分輸出端TN1和第二差分輸出端IN2。第二差分放大
器電路12用于將預置電壓和反饋電壓之間的電壓差轉換為電流，并且將轉換的 電流輸出到第三差分輸出端IP1和第四差分輸出端TP2。
所述第一電路加法器20包括第一電流鏡PMOS晶體管MP2A、第二電流鏡PMOS 晶體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管MP3B;第一 電流鏡PMOS晶體管MP2A的源極連接在電源電壓VDDA，漏極連接到第.差分輸 出端IN1，柵極連接到第一節(jié)點N1;第二電流鏡PMOS晶體管MP2B的源極連接 在電源電壓VDDA,漏極連接到第二差分輸出端IN2，柵極連接到第一節(jié)點N1; 第一共柵PMOS晶體管MP3A源極連接到第一差分輸出端IN1，漏極連接到第一節(jié) 點Nl，柵極輸出為第三偏壓Vbias3;第二共柵PMOS晶體管MP3B的源極連接到 第二差分輸出端IN2，漏極連接到誤差放大器110的輸出端EA0UT，柵極輸出為 第三偏壓Vbias3。
所述第二電路加法器30包括第一電流鏡醒OS晶體管麗3A、第二電流鏡麗OS 晶體管MN3B、第一共柵畫OS晶體管麗2A和第二共柵醒OS晶體管麗2B;第一 電流鏡麗OS晶體管MN3A的源極連接在地電壓GNDA，漏極連接到第三差分輸出 端IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡麗OS晶體管麗3B的源極連 接在地電壓GNDA，漏極連接到第四差分輸出端IP2，柵極輸出為第五偏壓Vbias5; 第一共柵NMOS晶體管MN2A的源極連接到第三差分輸出端IP1，漏極連接到第一 節(jié)點N1，柵極輸出為第四偏壓Vbias4;第二共柵醒OS晶體管麗2B的源極連接 到第四差分輸出端IP2，漏極連接到誤差放大器110的輸出端EAOUT，柵極輸出 為第四偏壓Vbias4。
圖2提供的實施例電路圖上所標出的第一至第五偏壓Vbias廣5是電流源電
路，用來為主電路中的偏置電流源提供穩(wěn)定合理的柵極電壓。這些偏壓可以為
相應MOS器件提供正確的柵極電壓，從而使相應MOS器件構成的電流源有穩(wěn)定 準確的電流提供給主工作電路。本發(fā)明實施例還在電源電壓VDDA、地電壓GNDA、 偏置電流源IBP到誤差放大器的電路之間放置了一些為主電路提供外加偏置電 流的前置晶體管器件，詳情可見附圖3，具體連接關系本發(fā)明不予贅述。
本發(fā)明還提供了動態(tài)偏置電路120的進一部技術方案所述動態(tài)偏置電路 由射極跟隨電路和電流感應電路構成，電流感應電路的輸入端連接到驅動元件 130，電流感應電路的輸出端連接到射極跟隨電路的輸出端；所述射極跟隨電路 采用PMOS晶體管MPSF，其柵極連接到誤差放大器110的輸出端EA0UT，源極連 接到驅動元件130,漏極連接到地電壓GNDA。具體實施時，電流感應電路可由 PMOS晶體管MPDECO、 MPDEC1、 MPDEC2和NMOS晶體管MNDEC1、 MNDEC2構成，參 見附圖3，第一電流感應PMOS晶體管MPDEC0的源極連接到電源電壓VDDA，漏極 連接到第二電流感應畫OS晶體管麗DEC1的漏極，柵極連接到第一驅動PMOS晶 體管MPOUT的柵極；第二電流感應腿OS晶體管MNDEC1的源極連接到地電壓GNDA, 漏極連接到第一電流感應PMOS晶體管MPDEC0的漏極，柵極連接到第三電流感 應NMOS晶體管MNDEC2的柵極同時連接到其自身的漏極；第三電流感應NMOS晶 休管MNDEC2的源極連接到地電壓GNDA，漏極連接到第四電流感應PMOS晶體管 MPDEC1的漏極，柵極連接到第二電流感應醒OS晶體管MNDEC1的柵極；第四電 流感應PMOS晶體管MPDEC1的源極連接到電源電壓VDDA，漏極連接到第三電流 感應歷OS晶體管腦DEC2的漏極，柵極連接到第五電流感應PMOS晶體管MPDEC2 的柵極并連接到其自身的漏極；第五電流感應PMOS晶體管MTOEC2的源極連接
到電源電壓VDDA，漏極連接到PMOS晶體管MPSF的源極，柵極連接到第四電流 感應PMOS晶體管MPDEC1的柵極。
驅動元件130的具體實現(xiàn)非常簡單，可以采用第一驅動PMOS晶體管MPOUT, 第一驅動PMOS晶體管MPOUT的柵極連接動態(tài)偏置電路120的輸出端，源極連接 到電源電壓VDDA，漏極提供驅動輸出端OUT。本發(fā)明實施例中，第一驅動PMOS 晶體管MPOUT的柵極則是與動態(tài)偏置電路120中MPDECO的柵極、MPSF的源極相 連。
本發(fā)明還提供了反饋電路140的具體設計反饋電路140包括有第一反饋 電阻Rl和第二反饋電阻R2,第一反饋電阻Rl連接到所述第一驅動PMOS晶體管 MPOUT的漏極和所述誤差放大器110的反饋電壓輸入端之間，第二反饋電阻R2 連接到地電壓GNDA和所述誤差放大器110的反饋電壓輸入端之間?，F(xiàn)有技術屮 的穩(wěn)壓器電路都包括內置反饋電路，將輸出電壓分壓后送回到其誤差放大器的 輸入端。而本發(fā)明提出了改進方案所述反饋電路140采用外置結構，第一反 饋電阻R1采用可調電阻。因為要實現(xiàn)誤差放大器的軌至軌電壓輸入，實現(xiàn)LDO 穩(wěn)壓器輸出端地電壓到電源電壓輸出，反饋電路外置以便提供人工操作是種更 為合理的方式。
木發(fā)明實施例的補償電路150采用了兩條電路，包括有第一補償電容器Cl 和第二補償電容器C2，第一補償電容器Cl連接于第一驅動PMOS晶休管MPOUT 的漏極和第二電流鏡PMOS晶體管MP2B的漏極之間；第二補償電容器C2連接于 第一驅動PMOS晶體管MPOUT的漏極和第二共柵醒OS晶體管麗2B的漏極之間。
為了進一步說明本發(fā)明的系統(tǒng)穩(wěn)定效果，本發(fā)明實施例用Hspice軟件對圖 3所示電路的開環(huán)頻率響應進行了仿真。預置電壓輸入端采用一直流電壓為2. 5V
交流電壓為1V的電壓源，反饋電壓輸入端連接一大電容接地，連接一大電感到
驅動元件130的輸出端0UT，輸出負載為50歐電阻與10UF電容并聯(lián)連接，負載 電容的等效串聯(lián)電阻為1歐。圖4為本發(fā)明軌至軌低壓差線性穩(wěn)壓器電路的開 環(huán)頻率響應圖。其中，左標尺代表相位，單位是度；右標尺代表幅度，單位是 分貝；下標尺代表頻率，單位是赫茲。圖4中，點線為相頻曲線，叉線為幅頻 曲線。分析該圖可知首先，從該頻率響應的曲線圖可以很明顯地看到，該系 統(tǒng)不存在右半平面的極點；其次，在0dB時系統(tǒng)的相位偏移為100度左右，相 應的相位裕度達到了 86度(180度-94度)，大于要求的45度。在沒有右半平面 的極點、相位裕度滿足條件的情況下，很明顯，這樣的系統(tǒng)是非常穩(wěn)定的。
為了進一歩說明本發(fā)明的軌至軌輸入輸出效果，本發(fā)明實施例用Hspice軟 件對圖3所示電路的直流特性進行了仿真。預置電壓輸入端連接到直流電壓源， 在進行直流特性分析時，直流電壓源電壓從-lV掃描到+6V;反饋電壓輸入端直 接耦接到輸出端OUT;電源電壓VDDA為+5V;輸出負載為50歐姆電阻與10uF電 容并聯(lián)連接，負載電容的等效串聯(lián)電阻為1歐姆。圖5所示為本發(fā)明軌至軌低 壓差線性穩(wěn)壓器電路的直流特性曲線圖。其中，左標尺代表輸入電壓，單位是 伏特；下坐標代表輸出電壓，單位是伏特。圖中，點線是輸入基準電壓的變化 軌跡，叉線是輸出電壓的變化軌跡。分析該圖可知在輸入基準電壓從-1V變化 到+6V的情況下，輸出電壓在負載電流較大時，仍可從地電壓GNDA跟蹤到4.9V 左右，接近電源電壓VDDA (+5V)。
為了進一步說明本發(fā)明的瞬態(tài)響應效果，本發(fā)明實施例用Hspice軟件對圖3 所示電路的負載瞬態(tài)特性進行了仿真。預置電壓輸入端耦接到直流電壓源，反 饋電壓輸入端直接耦接到輸出端OUT，負載為電流可變的直流電流源與lOuF電
容并行連接，電流源參數(shù)設定為 timel:0s 0. OA; time2:30us 0.0A;time3:30. OOlus 50mA;time4:70us 50mA;time5:70. OOlus 0A;time6:90us 0A。圖6所示為本發(fā)明軌至軌低壓差線性穩(wěn)壓器電路的負載瞬態(tài)響應圖。其中， 左坐標代表電壓，單位是伏特；下坐標代表時間，單位是微秒。圖中，點線是 負載瞬態(tài)響應曲線。分析該圖可知下沖電壓表示輸出電壓OUT下降，軌至軌 低壓差線性穩(wěn)壓器300能夠迅速穩(wěn)定輸出電壓OUT的變化，最終輸出電壓OUT 能夠在較短時間內保持穩(wěn)定值；相反的，由于外部負載變化當輸出電壓OUT上 沖時，LDO穩(wěn)壓器300迅速減小輸出端OUT的輸出電壓上沖，LD0穩(wěn)壓器300在 較短時間內將輸出電壓值迅速穩(wěn)定到另一個穩(wěn)定值。
特別指出的是，對本發(fā)明的電路構成作等同替換的情況，都應當落入本發(fā) 明所要求保護的技術方案范圍內。
權利要求
1.一種寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于由誤差放大器、動態(tài)偏置電路、驅動元件、反饋電路以及補償電路組成，所述誤差放大器采用軌至軌誤差放大器；誤差放大器設有預置電壓輸入端和反饋電壓輸入端，誤差放大器的輸出端連接動態(tài)偏置電路的輸入端，動態(tài)偏置電路的輸出端連接驅動元件的輸入端，驅動元件的驅動輸出端連接反饋電路，反饋電路分壓所得反饋電壓輸送至誤差放大器的反饋電壓輸入端；驅動元件接收來自動態(tài)偏置電路的信號，根據(jù)該信號控制輸出電壓；補償電路的一端連接在驅動元件的輸出端，另一端與誤差放大器相連接。
2. 根據(jù)權利要求1所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所述誤 差放大器采用軌至軌折疊共源共柵運算跨導放大器結構，即由輸入電路、第一 電路加法器和第二電路加法器組成，所述輸入電路包括由第一差分放大器電路和第二差分放大器電路、第一電 流源、第二電流源，第一電流源耦接到地電壓GNDA，并輸出電流到第一差分放 大器電路，第二電流源耦接到電源電壓VDDA，并輸出電流到第二差分放大器電 路；所述第一差分放大器電路包括第一輸入NM0S晶體管廳1A和第二輸入麗0S 晶體管麗1B，第一輸入NM0S晶體管畫1A和第二輸入麗OS晶體管麗1B的源極 相連;所述第二差分放大器電路包括第一輸入PM0S晶體管MP1A和第二輸入PMOS 晶體管MP1B，第一輸入PM0S晶體管MP1A和第二輸入PM0S晶體管MP1B的源極 相連；反饋電壓接入第一輸入麗0S晶體管麗1A和第'輸入PM0S晶體管MP1A 的柵極，預置電壓接入第二輸入醒0S晶體管MN1B和第二輸入PM0S晶體管MP1B 的柵極；第一輸入PM0S晶體管MP1A的漏極電流輸出到第一差分輸出端IN1，第 二輸入PM0S晶體管MP1B的漏極電流輸出到第二差分輸出端頂2，第一輸入麗0S 晶體管麗1A的漏極電流輸出到第三差分輸出端IP1，第二輸入醒OS晶體管隨1B 的漏極電流輸出到第四差分輸出端IP2;所述第一電路加法器包括第一電流鏡PMOS晶體管MP2A、第二電流鏡PMOS晶 體管MP2B、第一共柵PMOS晶體管MP3A和第二共柵PMOS晶體管MP3B;第一電 流鏡PMOS晶體管MP2A的源極連接在電源電壓VDDA，漏極連接到第一差分輸出 端IN1，柵極連接到第一節(jié)點N1;第二電流鏡PMOS晶體管MP2B的源極連接在 電源電壓VDDA，漏極連接到第二差分輸出端頂2，柵極連接到第.節(jié)點Nl;第 一共柵PMOS晶體管MP3A源極連接到第一差分輸出端IN1，漏極連接到第一節(jié)點 Nl，柵極輸出為第三偏壓Vbias3;第二共柵PMOS晶體管MP3B的源極連接到第 二差分輸出端IN2，漏極連接到誤差放大器的輸出端，柵極輸出為第三偏壓 Vbias3;所述第二電路加法器包括第一電流鏡麗OS晶體管MN3A、第二電流鏡麗OS晶 體管麗3B、第一共柵NMOS晶體管MN2A和第—共柵NMOS晶體管MN2B;第一電 流鏡麗OS晶體管麗3A的源極連接在地電壓GNDA，漏極連接到第三差分輸出端 IP1，柵極輸出為第五偏壓Vbias5;第二電流鏡醒OS晶體管MN3B的源極連接在 地電壓GNDA，漏極連接到第四差分輸出端IP2，柵極輸出為第五偏壓Vbias5; 第一共柵醒OS晶體管MN2A的源極連接到第三差分輸出端IP1，漏極連接到第一 節(jié)點N1，柵極輸出為第四偏壓Vbias4;第二共柵雨OS晶體管廳2B的源極連接 到第四差分輸出端IP2，漏極連接到誤差放大器的輸出端，柵極輸出為第四偏壓 Vbias4。
3. 根據(jù)權利要求2所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所述動 態(tài)偏置電路由射極跟隨電路和電流感應電路構成，電流感應電路的輸入端連接 到驅動元件，電流感應電路的輸出端連接到射極跟隨電路的輸出端；所述射極 跟隨電路采用PMOS晶體管MPSF，其柵極連接到誤差放大器的輸出端，源極連接 到驅動元件，漏極連接到地電壓GNDA。
4. 根據(jù)權利要求2或3所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所 述驅動元件包括有第一驅動PM0S晶體管MP0UT，第一驅動PMOS晶體管MP0UT的 柵極連接動態(tài)偏置電路的輸出端，源極連接到電源電壓VDDA，漏極提供驅動輸 出端。
5. 根據(jù)權利要求4所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所述反 饋電路包括有第一反饋電阻Rl和第二反饋電阻R2，第一反饋電阻Rl連接到所 述第一驅動PM0S晶體管MP0UT的漏極和所述誤差放大器的反饋電壓輸入端之 間，第二反饋電阻R2連接到地電壓GNDA和所述誤差放大器的反饋電壓輸入端 之間。
6. 根據(jù)權利要求5所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所述反 饋電路采用外置結構，第一反饋電阻R1采用可調電阻。
7. 根據(jù)權利要求5或6所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所 述補償電路所述補償電路包括有第一補償電容器Cl和第二補償電容器C2，第一 補償電容器Cl連接于第一驅動PM0S晶體管MP0UT的漏極和第二電流鏡PM0S晶 體管MP2B的漏極之間；第二補償電容器C2連接于第一驅動PM0S晶體管MP0UT 的漏極和第二共柵麗0S晶體管麗2B的漏極之間。
8. 根據(jù)權利要求4所述的寬動態(tài)范圍低壓差線性穩(wěn)壓器，其特征在于所述補 償電路所述補償電路包括有第一補償電容器C1和第二補償電容器C2，第一補償電容器Cl連接于第一驅動PM0S晶體管MP0UT的漏極和第二電流鏡PM0S晶體管 MP2B的漏極之間；第二補償電容器C2連接于第一驅動PMOS晶體管MPOUT的漏 極和第二共柵麗OS晶體管麗2B的漏極之間。
全文摘要
本發(fā)明的寬動態(tài)范圍低壓差線性穩(wěn)壓器，由軌至軌誤差放大器、動態(tài)偏置電路、驅動元件、反饋電路以及補償電路組成；誤差放大器設有預置電壓輸入端和反饋電壓輸入端，誤差放大器的輸出端連接動態(tài)偏置電路的輸入端，動態(tài)偏置電路的輸出端連接驅動元件的輸入端，驅動元件的驅動輸出端連接反饋電路，反饋電壓輸送至誤差放大器的反饋電壓輸入端；驅動元件接收來自動態(tài)偏置電路的信號，根據(jù)該信號控制輸出電壓；補償電路的一端連接在驅動元件的輸出端，另一端與誤差放大器相連接。軌至軌的誤差放大器擴大了線性穩(wěn)壓器基準電壓和輸出電壓的可用范圍；并且動態(tài)偏置電路提高了驅動元件的瞬態(tài)響應速度，延長電池壽命；外置反饋電路提供了控制電壓輸出的便利。
文檔編號H03F3/45GK101364119SQ200810048310
公開日2009年2月11日 申請日期2008年7月7日 優(yōu)先權日2008年7月7日
發(fā)明者劉經(jīng)南, 張?zhí)嵘? 江金光 申請人:武漢大學