專利名稱：能夠高速操作的電平轉(zhuǎn)換器和高速電平轉(zhuǎn)換方法
技術領域：
本發(fā)明涉及一種半導體電路，尤其涉及一種能夠使用節(jié)點間(intemodal) 開關以高速操作的電平轉(zhuǎn)換器以及高速電平轉(zhuǎn)換方法。
背景技術：
大功率半導體集成電路的開發(fā)重點已經(jīng)放在了小型化和低功耗上。為了 實現(xiàn)所需的小型化和低功耗，使用超深亞微米(UDSM)工藝，通過降低半 導體集成電路中氧化物的厚度和溝道的長度能夠大量生產(chǎn)高速晶體管。當使用UDSM時，降低半導體集成電路的工作電壓，以便使用大約1.0V 或小于l.OV的超低電壓。然而，當在半導體集成電路的核心中使用超低電壓 時，半導體集成電路的輸入/輸出(1/0)單元可能需要以更高的電源電壓運行， 因此需要用于抬升低電壓的電平為高的電平轉(zhuǎn)換器。電平轉(zhuǎn)換器是用于產(chǎn)生 高于或者低于從半導體集成電路輸入的電壓的輸出電壓的電路，并充當具有 不同電源電壓電平的電^各之間的接口 。圖1是傳統(tǒng)電平轉(zhuǎn)換器10的電路圖。參考圖1,電平轉(zhuǎn)換器10包括第 一反相器Il、第二反相器I3、電平轉(zhuǎn)換單元15和第三反相器I5。第一反相器I1接收輸入信號A,并將輸入信號A反相，由此輸出反相的 輸入信號A作為第一切換信號SS1。第二反相器13接收第一切換信號SS1， 并將第一切換信號SS1反相，由此輸出邏輯上等價于(被緩沖)輸入信號A 的第二切換信號SS2。電平轉(zhuǎn)換單元15響應于第一切換信號SS1和第二切換 信號SS2將輸入信號A的電壓電平升高或者降低預定值，由此在節(jié)點N3上 輸出邏輯上等價于反相輸入信號A的電平升高的或者電平降低的信號。第三 反相器15在節(jié)點N3上接收電平轉(zhuǎn)換單元15的輸出信號，并將輸出信號反相， 由此輸出邏輯上等價于輸出信號A的電平轉(zhuǎn)換信號Y。然而，當電平轉(zhuǎn)換器10的輸出信號A從第一邏輯電平(例如低電平"0") 轉(zhuǎn)變成第二邏輯電平(例如高電平"1")時，出現(xiàn)下述的問題。在電平轉(zhuǎn)換器10中的電平轉(zhuǎn)換單元15上執(zhí)行電平轉(zhuǎn)換。包含在電平轉(zhuǎn)換單元15中的晶體管是第一晶體管MN3、第二晶體管MN4、第三晶體管 MP3和第四晶體管MP4。由可交替地施加到其柵極的第 一 電源電壓VDD1的 擺動(swing)寬度來決定第一和第二晶體管MN3和MN4的電流驅(qū)動能力； 并由可交替地施加到其柵極的第三電源電壓VDD2的擺動寬度來決定第三和 第四晶體管MP3和MP4的電流驅(qū)動能力。當輸入信號A處于第一邏輯電平(例如低電平"0")時，第一和第四晶 體管MN3和MP4導通，而第二和第三晶體管MN4和MP3截止。當輸入信 號A轉(zhuǎn)變成第二邏輯電平(例如高電平"1")時，第二和第三晶體管MN4 和MP3變?yōu)閷?，而第一和第四晶體管MN3和MP4變?yōu)榻刂?。然而，因為第三電源電壓VDD2高于第 一電源電壓VDD1,所以第四晶 體管MP4的電流驅(qū)動能力可能大于第二晶體管MN4的電流驅(qū)動能力，因此， 第二節(jié)點N3的電壓電平可能不足以降低到使第三晶體管MP3導通。因此， 第三晶體管MP3可能維持截止或者在第三晶體管MP3中流動的電流可能降 低到低于子閾值，結果，不能在所設計的工作時間內(nèi)正確地執(zhí)行交叉耦接的 第三和第四晶體管MP3和MP4的導通或者截止操作。因此，在電平轉(zhuǎn)換器 10中可能出現(xiàn)邏輯故障操作。而且，由于電平轉(zhuǎn)換單元15的緩慢轉(zhuǎn)變，所 以提供給第三反相器I5的電流增加，由此增加了功耗。因此，傳統(tǒng)電平轉(zhuǎn)換 器IO可能具有非常短的工作特性，并且在預定的工作時間內(nèi)可能不能輸出所 希望的電壓電平。為了克服這些問題，在傳統(tǒng)的設計中通常是增加第三和第四晶體管MP3 和MP4的柵極(溝道)寬度，其目的是防止第一和第二晶體管MN3和MN4 的電流驅(qū)動能力明顯^f氐于第三和第四晶體管MP3和MP4的電流驅(qū)動能力。 然而，在那些方案中存在的缺陷是，可能因而增加了電平轉(zhuǎn)換器IO的面積以 及包括電平轉(zhuǎn)換器10的系統(tǒng)的面積。發(fā)明內(nèi)容本發(fā)明的 一些實施例提供了 一種電平轉(zhuǎn)換器，其能夠以高速甚至在超低 電壓下運行，并且本發(fā)明的一些實施例^是供了相應的電平轉(zhuǎn)換方法。本發(fā)明的 一些實施例提供了 一種能夠降低功耗的電平轉(zhuǎn)換器及其電平轉(zhuǎn) 換方法。本發(fā)明的 一些實施例提供了具有較小面積的電平轉(zhuǎn)換器及其電平轉(zhuǎn)換方法。根據(jù)本發(fā)明的一個方面，提供了一種半導體電路，其包括第一(下拉) 切換單元，被配置成響應于第一切換信號和第二切換信號而選擇性地將第一節(jié)點和第二節(jié)點連接到第一電源電壓；第二(上拉)切換單元，連接在所述 第一節(jié)點和第二節(jié)點之間，并被配置成將第二節(jié)點的電壓電平轉(zhuǎn)換成第二電源電壓的電平；以及節(jié)點間開關，被配置成響應于控制信號而選擇性地將第 一節(jié)點與第二節(jié)點連接。所述第一 (下拉)切換單元可以包括第一開關，被配置成響應于所述 第一切換信號而選擇性地連接第一節(jié)點和第一電源電壓；以及第二開關，被 配置成響應于所述第二切換信號而選擇性地連接第二節(jié)點和第一電源電壓。所述第二 (上拉)切換單元可以包括第三開關，被配置成響應于所述 第二節(jié)點的電壓電平而選擇性地連接所述第二電源電壓和第 一節(jié)點；以及第 四開關，被配置成響應于第一節(jié)點的電壓電平而選擇性地連接第二電源電壓 和第二節(jié)點。當?shù)谝婚_關導通時，在節(jié)點間開關的電阻值、第一開關的電阻 值和第四開關的電阻值之中的關系中，可以確定節(jié)點間開關的電阻值，以使 得第二節(jié)點具有可以導通第三開關的電壓電平。當?shù)诙_關為導通時，在節(jié) 點間開關的電阻值、第二開關的電阻值和第三開關的電阻值之中的關系中， 可以確定節(jié)點間開關的電阻值，以使得第一節(jié)點具有可以導通第四開關的電 壓電平。所述半導體電路可以進一步包括第一反相器，被配置成接收輸入信號 并將其反相，以便于輸出第一切換信號；和控制信號發(fā)生器，被配置成響應 輸入信號而產(chǎn)生控制信號。所述控制信號發(fā)生器可以在與輸入信號的邏輯電平轉(zhuǎn)變同時的第一時間 段中、輸入信號的邏輯電平轉(zhuǎn)變之前的第二時間段中、或者輸入信號的邏輯 電平轉(zhuǎn)變之后的第三時間段中激活控制信號。所述半導體電路可以進一步包括第二反相器，其被配置成接收第一切換 信號并將其反相，以便于輸出第二切換信號。所述第二 (上拉)切換單元可以包括第三開關，被配置成響應于第二 節(jié)點的電壓電平而選擇性地連接第二電源電壓和第一節(jié)點；和第四開關，被 配置成響應于第一節(jié)點的電壓電平而選擇性地連接第二電源電壓和第二節(jié) 點。所述節(jié)點間開關可以是NMOS晶體管、PMOS晶體管或者傳輸晶體管。一步包括第三反相器，其與第二節(jié)點連接并被配 置成反相所述第二節(jié)點的輸出信號。所述半導體電路可以是電平轉(zhuǎn)換器。所述半導體電路可以被包含在顯示裝置的源極驅(qū)動器中。根據(jù)本發(fā)明的另一個方面，提供了一種電平轉(zhuǎn)換方法，包括使用下拉切換單元，響應于第一切換信號和第二切換信號而選擇性地將第一節(jié)點和第二節(jié)點連接到第一電源電壓；使用控制信號發(fā)生器，在與輸入信號的邏輯電 平轉(zhuǎn)變同時的第一時間段中、輸入信號的邏輯電平轉(zhuǎn)變之前的第二時間段中、 或者輸入信號的邏輯電平轉(zhuǎn)變之后的第三時間段中激活控制信號；以及使用 節(jié)點開關基于所述控制信號而連接第一節(jié)點和第二節(jié)點。所述電平轉(zhuǎn)換方法可以進一步包括，在選擇性地將所述第一節(jié)點和第二 節(jié)點連接到第 一電源電壓之前，使用第 一反相器接收輸入信號并將其反相， 以便輸出第一切換信號；和使用第二反相器，接收第一切換信號并將其反相， 以便輸出第二切換信號。所述電平轉(zhuǎn)換方法可以進一步包括使用第三反相器來反相所述第二節(jié)點 的輸出信號。根據(jù)本發(fā)明的另一個方面，提供了一種電平轉(zhuǎn)換方法，包括:提供電平 轉(zhuǎn)換單元，其中所述電平轉(zhuǎn)換單元包括交叉耦接的第一和第二上拉晶體管以 及第一和第二下拉晶體管，其中所述第一上拉和第一下拉晶體管的漏極共同 連接到第 一輸出節(jié)點，而所述第二上拉和第二下拉晶體管的漏極共同連接到 第二輸出節(jié)點；并且通過被配置成響應于基于輸出信號的轉(zhuǎn)變時間產(chǎn)生的控 制信號而導通的開關，選擇性地將第 一輸出節(jié)點和第二輸出節(jié)點連接在 一起。 所述開關可以被配置成響應于在下述預定時間段的其中一個時間段中的控制 信號而導通與輸入信號的邏輯電平轉(zhuǎn)變同時的第一時間段；輸入信號的邏 輯電平轉(zhuǎn)變之前的第二時間段；或者輸入信號的邏輯電平轉(zhuǎn)變之后的第三時 間段。該方法可以進一步包括響應于第二節(jié)點的電壓電平，激活第一上拉晶 體管以將第一節(jié)點連接到第二電源電壓；以及響應于第一節(jié)點的電壓電平， 激活第二上拉晶體管以將第二節(jié)點連接到第二電源電壓。所述開關具有當通 過第一下拉晶體管而將第一節(jié)點連接到第一電源電壓時使得第二節(jié)點具有可 以激活第一上拉晶體管的電壓電平的導通電阻；并且該開關具有當通過第二下拉晶體管而將第二節(jié)點連接到第一電源電壓時使得第一節(jié)點具有可以激活 第二上拉晶體管的電壓電平的導通電阻。該電平轉(zhuǎn)換器和方法可以合并于平板顯示器的驅(qū)動器電路中。現(xiàn)在將參考附圖在下文中更全面地描述本發(fā)明，在附圖中示出了本發(fā)明 的實施例。然而，本發(fā)明可以被具體化為很多不同的形式，并不應當解釋為 限制到這里所闡述的實施例。相反，提供這些實施例以使得該公開將是全面 的和完整的，并將本發(fā)明的范圍全部傳達給本領域技術人員。全文中相似的 附圖標記表示相似的元件。應該理解的是，將一個元件被稱之為"連接"或者"耦接"到另一個元 件時，它可以直接連接或者耦接到另一個元件或者可以存在插入元件。相反， 當一個元件被稱之為"直接連接"或者"直接耦接"到另一個元件時，則不 存在插入元件。如這里使用的，術語"和/或"包括一個或者多個相關列出 項的任何一個或者所有組合，并可以被縮寫為"/，，。應該理解的是，盡管這里可以使用術語第一、第二等等來描述不同的元 件，但是這些元件不應當受到這些術語的限制。使用這些術語只是用來區(qū)分 一個元件和另一元件。例如，在不脫離本公開的教導的條件下，可以稱第一 信號為第二信號，以及類似地，可以稱第二信號為第一信號。這里使用的術語只是為了描述具體實施例，并不意味著對本發(fā)明的限制。 如這里使用的，單數(shù)形式"一"、"一個，，以及"這一個"也意味著包括復數(shù) 形式，除非上下文中另外明確地指出。除非另外限定，否則這里使用的所有術語(包括技術和科學術語)具有 與本發(fā)明所屬領域技術人員通常理解的相同的含義。還應該理解的是，例如 通常使用字典中定義的那些術語應當被解釋為具有和相關領域和/或本申請 的上下文中其含義相一致的含義，并不解釋為理想的或者過于形式化的含義， 除非這里明確那樣定義了。


通過參考附圖具體描述本發(fā)明的實施例，本發(fā)明的上述和其它特征將變得更加明顯，其中圖1是傳統(tǒng)電平轉(zhuǎn)換器的電路圖；圖2是根據(jù)本發(fā)明的示范性實施例的電平轉(zhuǎn)換器的電路圖；圖3A到圖5B是示出圖2所示的控制信號發(fā)生器120的切換操作的時序圖；圖6是根據(jù)本發(fā)明的另一個實施例的電平轉(zhuǎn)換方法的流程圖；以及 圖7是包括圖2的電平轉(zhuǎn)換器的顯示設備的功能框圖。
具體實施方式
圖2是根據(jù)本發(fā)明的示范性實施例的電平轉(zhuǎn)換器100的電路圖。圖3A 到圖5B是示出圖2所示的控制信號發(fā)生器120的切換操作的時序圖。參考圖 2到圖5B，可以被具體化到顯示設備(參見圖7)的驅(qū)動電路(驅(qū)動器)中 的電平轉(zhuǎn)換器lOO可以包括第一反相器Ill、第二反相器I31和電平轉(zhuǎn)換單元 160 (包括上拉切換單元110、下拉切換單元112和節(jié)點間開關Sl )、控制信 號發(fā)生器120和第三反相器I51。第一反相器111接收輸入信號A并反相該輸入信號A，由此輸出反相的 輸入信號A作為第一切換信號SSll。第一反相器I11是互補(CMOS)型， 并可以包括第一上拉晶體管MP11和第一下拉晶體管MNll。第一上拉晶體 管MP11連接在第一電源電壓VDD1和第一節(jié)點Nll之間。第一上拉晶體管 MP11響應于輸入信號A而選通(gate),并且在導通的同時將第一節(jié)點Nil 的電壓電平上拉到第一電源電壓VDD1的電平。第一下拉晶體管MNll連接 在第一節(jié)點Nll和第二電源電壓VSS之間。第一下拉晶體管MNll響應于輸 入信號A而選通，并且在導通的同時將第一節(jié)點Nll的電壓電平下拉到第二 電源電壓VSS的電平。第二反相器131接收第一切換信號SSll并將其反相，由此輸出邏輯上等 同于輸入信號A的第二 (互補)切換信號/SSll。第二反相器131是互補 (CMOS )型的，并可以包括第二上拉晶體管MP21和第二下拉晶體管MN21。 第二上拉晶體管MP21連接在第一電源電壓VDD1和第二節(jié)點N21之間。第 二上拉晶體管MP21響應于第一切換信號SSll而選通，并且在導通的同時將 第二節(jié)點N21的電壓電平上拉到第一電源電壓VDD1的電平。第二下拉晶體 管MN21連接在第二節(jié)點N21和第二電源電壓VSS之間。第二下拉晶體管 MN21響應于第一切換信號SSll而選通，并且在導通的同時將第二節(jié)點N21 的電壓電平下拉到第二電源電壓VSS的電平。下拉切換單元112包括第一開關MN31和第二開關MN41,并響應于第一切換信號SS11和第二 (互補)切換信號/SSl而交替地將第三節(jié)點Cl和第 四節(jié)點C2連接到第二電源電壓VSS。第一開關MN31連接在第三節(jié)點C1和 第二電源電壓VSS之間，并響應于第一切換信號SS11而選通，以便于將第 三節(jié)點Cl的電壓電平下4i到第二電源電壓VSS的電平。第二開關MN41連 接在第四節(jié)點C2和第二電源電壓VSS之間，并響應于第二切換信號/SS11 而選通，以便將第四節(jié)點C2的電壓電平下拉到第二電源電壓VSS的電平。上拉切換單元110連接在第三節(jié)點C1和第四節(jié)點C2之間，并將第三和 第四節(jié)點Cl和C2的電壓電平轉(zhuǎn)換到第三電源電壓VDD2的電平。上拉切換 單元110可以包括第三開關MP31和第四開關MP41。第三開關MP31連接在 第三電源電壓VDD2和第三節(jié)點Cl之間，并響應于第四節(jié)點C2的電壓電平 而選通，以便在導通的同時在第三電源電壓VDD2和第三節(jié)點Cl之間形成 導電通路。第四開關MP41連接在第三電源電壓VDD2和第四節(jié)點C2之間， 并響應于第三節(jié)點Cl的電壓電平而選通，以便在導通的同時在第三電源電壓 VDD2和第四節(jié)點C2之間形成導電通3各。節(jié)點間開關S1響應于控制信號LS—CON即刻將第三節(jié)點C1和第四節(jié)點 C2連接。可以通過NMOS晶體管(未示出)、PMOS晶體管(未示出)或者 其并聯(lián)組合、或者傳輸晶體管(未示出)來實現(xiàn)節(jié)點間開關Sl,但是本發(fā)明 不限于此?？刂菩盘柊l(fā)生器120響應于輸入信號A產(chǎn)生控制信號LS—CON?？梢栽?如圖3A和圖3B所示的輸入信號A的邏輯電平轉(zhuǎn)變之前的第一時間段內(nèi)、如 圖4A和圖4B所示的輸入信號A的邏輯電平轉(zhuǎn)變之后的第二時間段內(nèi)或者如 圖5A和圖5B所示的輸入信號A的邏輯電平轉(zhuǎn)變期間的第三時間段內(nèi)激活控 制信號LS一CON。根據(jù)本發(fā)明的當前示范性實施例，節(jié)點間開關Sl響應于控制信號 LS_CON而間歇地將第三節(jié)點Cl和第四節(jié)點C2連接，由此使得上拉切換單 元110能夠以更高的速度執(zhí)行。例如，如圖3A所示，在輸入信號A從第一邏輯電平(例如4氐電平"0") 轉(zhuǎn)變?yōu)榈诙壿嬰娖?例如高電平"1")之前恰好產(chǎn)生控制信號LS一CON、 并由此節(jié)點間開關Sl從開關導通狀態(tài)改變到開關截止狀態(tài)的情況中，當節(jié)點 間開關Sl處于開關導通狀態(tài)時，第三節(jié)點Cl的電壓電平對應于第二電源電 壓VSS (例如地電壓)的電平，而第四節(jié)點C2的電壓電平對應于第三電源電壓VDD2的電平。換句話說，當通過控制信號LS—CON而使節(jié)點間開關 Sl導通時，創(chuàng)建了經(jīng)由節(jié)點間開關Sl的在第一開關MN31和第四開關MP41 之間的電流通路?？梢杂孟率龅姆謮旱仁絹肀硎镜谌?jié)點Cl和第四節(jié)點C2之間的電壓， 即由此施加在節(jié)點間開關Sl的導通電阻Rw上的電壓VS1: VS1 = (RS1/(RMP41+RS1+R,31))*VDD2 ，其中，Rs,是當節(jié)點間開關Sl處于導通狀態(tài)時的電阻值，rmp4，是當?shù)谒拈_關MP41處于導通狀態(tài)時的電阻值，rmn3,是當?shù)谝婚_關MN31處于導通狀態(tài)時 的電阻值，以及VDD2是第三電源電壓。換句話說，如果節(jié)點間開關Sl將 第三節(jié)點Cl和第四節(jié)點C2連接，并且電阻值11柳41、 Rsi和11剛31#皮_沒計并 布置成使得第四節(jié)點C2的電壓電平能夠?qū)ǖ谌_關MP31,則在輸入信號 A從第一邏輯電平(例如低電平"O")轉(zhuǎn)變成第二邏輯電平(例如高電平"1") 的情況下，第三開關MP31導通并且可以快速地對第三節(jié)點Cl的電壓充電， 因此可以快速地執(zhí)行上拉切換單元110的切換操作。如圖3B所示，在'憐好在輸入信號A從第二邏輯電平(例如高電平'T，) 轉(zhuǎn)變成第一邏輯電平(例如低電平"0")之前產(chǎn)生控制信號LS—CON、并因 此節(jié)點間開關Sl從開關截止狀態(tài)改變到開關導通狀態(tài)，然后從開關導通狀態(tài) 改變到開關截止狀態(tài)的情況下，當節(jié)點間開關Sl處于開關導通狀態(tài)時，第三 節(jié)點Cl的電壓電平對應于第三電源電壓VDD2的電平，而第四節(jié)點C2的電 壓電平對應于第二電源電壓VSS的電平。換句話說，當通過控制信號LS_CON 使節(jié)點間開關S1導通時，創(chuàng)建了經(jīng)由節(jié)點間開關S1的第二開關MN41和第 三開關MP31之間的電流通路?？梢杂孟率龅姆謮旱仁絹肀硎镜谌?jié)點Cl和第四節(jié)點C2之間的電壓， 即由此施加在節(jié)點間開關S1的導通電阻RS1上的電壓VS1:VS1 = (RS1/(RMN41+RS1+RMP31))*VDD2 ， 其中，R畫4,是當?shù)诙_關MN41處于導通狀態(tài)時的電阻值，而Rmp3,是當?shù)?三開關MP31處于導通狀態(tài)時的電阻值。換句話說，如果節(jié)點間開關S1連接 了第三節(jié)點Cl和第四節(jié)點C2，并且電阻值R,4t、 Rs,和R歐3,被設計并布 置成使得第三節(jié)點C1的電壓電平能夠?qū)ǖ谒拈_關MP41,則在輸入信號A 從第二邏輯電平(例如高電平"1")轉(zhuǎn)變成第一邏輯電平(例如低電平"0") 的情況下，第四開關MP41導通并且可以快速地對第四節(jié)點C2的電壓充電，因此可以快速地執(zhí)行上拉切換單元110的切換操作。如圖4A所示，在輸入信號A從第一邏輯電平(例如低電平"0")轉(zhuǎn)變 成第二邏輯電平(例如高電平"1")之后恰好產(chǎn)生控制信號LS—CON,并因 此節(jié)點間開關Sl從開關截止狀態(tài)改變到開關導通狀態(tài)，然后從開關導通狀態(tài) 變化到開關截止狀態(tài)的情況下，如果電平轉(zhuǎn)換器100正常運行，則在節(jié)點間 開關Sl進入開關導通狀態(tài)之前，第三節(jié)點C1的電壓電平應當對應于第三電 源電壓VDD2的電平，而第四節(jié)點C2的電壓電平應當對應于第二電源電壓 VSS的電平。然而，如果電平轉(zhuǎn)換器100運行較慢，并由此導致錯誤的數(shù)據(jù) 輸出，則第三節(jié)點Cl的電壓電平對應于第二電源電壓VSS的電平，而第四 節(jié)點C2對應于第三電源電壓VDD2的電平。當通過控制信號LS—CON而使節(jié)點間開關Sl導通時，通過流進第三節(jié) 點Cl的寄生電容器的電流增加第三節(jié)點Cl的電壓。因而，第四開關MP41 的柵極-漏極電壓降低，因此，第四開關MP41的電流驅(qū)動能力降低，并且第 四節(jié)點C2的電壓也降低了。此時，第一開關MN31處于截止狀態(tài)，第三節(jié) 點Cl的電壓電平升高到第四節(jié)點C2的電壓電平。由于第三節(jié)點Cl和第四 節(jié)點C2具有相同的電壓電平，所以第三開關MP31的電流驅(qū)動能力變得和第 四開關MP41的電流驅(qū)動能力相同。結果，電平轉(zhuǎn)換器100根據(jù)第一和第二 開關MN31和MN41的導通/截止狀態(tài)而快速和正常地運行，因此，第三節(jié)點 Cl的電壓電平對應于第三電源電壓VDD2的電平，而第四節(jié)點C2的電壓電 平對應于第二電源電壓VSS。如圖4B所示，在輸入信號A從第二邏輯電平(例如高電平"1")轉(zhuǎn)變 成第一邏輯電平(例如低電平"0")之后產(chǎn)生控制信號LS—CON、并因此節(jié) 點間開關Sl從開關截止狀態(tài)改變到開關導通狀態(tài)，然后從開關導通狀態(tài)改變 到開關截止狀態(tài)的情況下，如果電平轉(zhuǎn)換器100正常運行，則在節(jié)點間開關 Sl進入開關導通狀態(tài)之前，第三節(jié)點Cl的電壓電平應當對應于第二電源電 壓VSS的電平，而第四節(jié)點C2的電壓電平應當對應于第三電源電壓VDD2 的電平。然而，如果電平轉(zhuǎn)換器100運行較慢，以至導致錯誤的數(shù)據(jù)輸出， 則第三節(jié)點Cl的電壓電平對應于第三電源電壓VDD2的電平，而第四節(jié)點 C2的對應于第二電源電壓VSS的電平。當通過控制信號LS—CON使節(jié)點間開關Sl導通時，通過流進第四節(jié)點 C2的寄生電容器的電流增加第四節(jié)點C2的電壓。因而，第三開關MP31的柵極-漏極電壓降低，因此，第三開關MP31的電流驅(qū)動能力降低，并且第三節(jié)點C1的電壓也降低了。此時，第二開關MN41處于截止狀態(tài)，第四節(jié)點 C2的電壓電平升高到第三節(jié)點Cl的電壓電平。由于第三節(jié)點Cl和第四節(jié) 點C2具有相同的電壓電平，所以第三開關MP31的電流驅(qū)動能力變得和第四 開關MP41的電流驅(qū)動能力相同。結果，電平轉(zhuǎn)換器IOO根據(jù)第一和第二開 關MN31和MN41的導通/截止狀態(tài)而快速和正常地運行，并且因此，第四節(jié) 點C2的電壓電平對應于第三電源電壓VDD2的電平，而第三節(jié)點Cl的電壓 電平對應于第二電源電壓VSS。通過對圖3A到圖4B所示的三種主要情況的具體描述，本發(fā)明的本領域 的技術人員將很容易理解的是，控制信號發(fā)生器120在輸入信號A的邏輯電 平轉(zhuǎn)變的時間間隔期間產(chǎn)生控制信號LS—CON，并響應于岸命入信號A中的改 變而產(chǎn)生該控制信號LS一CON，如圖5A和5B所示，/人而4吏得上拉切換單元 110以高速運行。因此，將省略對于圖5A和圖5B中所示的情況的具體描述。電連接第三反相器I51，以使得第四節(jié)點C2作為輸入，并反相第四節(jié)點 C2的電壓電平作為輸出。第三反相器151是互補(CMOS)型的，并可以包 括第三上拉晶體管MP51和第三下拉晶體管MN51。第三上拉晶體管MP51 連接在第三電源電壓VDD2和第四節(jié)點N31之間，并響應于第四節(jié)點C2的 電壓電平而選通，以便將第五節(jié)點N31的電壓電平上拉到第三電源電壓 VDD2的電平。第三下4^晶體管MN51連接在第五節(jié)點N31和第二電源電壓 VSS之間，并響應于第四節(jié)點C2的電壓電平而選通，以^便將第五節(jié)點N31 的電壓電平下拉到第二電源電壓VSS的電平。圖6是根據(jù)本發(fā)明的示范性實施例的電平轉(zhuǎn)換方法的流程圖。參考圖2 和圖6，在步驟S100中，第一反相器I11接收輸入信號A并反相該輸入信號 A，以便輸出第一切換信號SSll。在步驟S102，第二反相器131接收第一切 換信號SS11并將其反相，以便產(chǎn)生第二切換信號/SSll。在步驟S104，包含 在下拉切換單元112中的第一開關MN31響應于第一切換信號SSll而選擇性 地將第三節(jié)點Cl和第二電源電壓VSS連接，并且包含在下拉切換單元ll2 中的第二開關MN41響應于第二切換信號/SS 11而選"t奪性地將第四節(jié)點C2和 第二電源電壓VSS連接。在步驟S106中，控制信號發(fā)生器120基于輸入信 號A、在第一輸入信號A的邏輯電平轉(zhuǎn)變期間、恰好轉(zhuǎn)變之前或者轉(zhuǎn)變立即 之后產(chǎn)生控制信號LS—CON。在步驟S108,節(jié)點間開關Sl響應于控制信號LS一CON而將第三節(jié)點Cl和第四節(jié)點C2連接。在步驟S110,第三反相器 151反相第四節(jié)點C2的輸出信號。圖7是根據(jù)本發(fā)明的某些實施例的、包含電平轉(zhuǎn)換器100的顯示設備200 的功能框圖。參考圖2和圖7，顯示設備200包括顯示面板240、定時控制器 210、數(shù)據(jù)線驅(qū)動器(或者源極驅(qū)動器)220和掃描線驅(qū)動器(或者柵極驅(qū)動 器)230。顯示面板240包括多個數(shù)據(jù)線或者源極線(未示出)、多個掃描線或者柵 極線(未示出)，以及多個薄膜晶體管(未示出)，該多個薄膜晶體管連接在 多個數(shù)據(jù)線和多個掃描線之間，并且所述顯示面板240顯示圖像。定時控制器210接收數(shù)字圖像數(shù)據(jù)DATA和控制信號(諸如垂直同步信 號Vsync和水平同步信號Hsync),輸出輸入信號(例如數(shù)字圖像數(shù)據(jù))A、 水平起始信號DIO,并向數(shù)據(jù)線驅(qū)動器220輸出負載信號CLK,且向掃描線 驅(qū)動器230輸出垂直起始信號(或者垂直同步起始信號)STV。垂直同步信 號Vsync是形成單個幀的參考信號。在垂直同步信號Vsync的單個周期期間 顯示單個幀。水平同步信號Hsync是形成單個線、即單個掃描線的參考信號。 在水平同步信號Hsync的單個周期期間顯示單個線。數(shù)據(jù)線驅(qū)動器220基于從定時控制器210中輸出的輸入信號A和控制信 號DIO及CLK來驅(qū)動顯示面板240中的多個數(shù)據(jù)線。數(shù)據(jù)線驅(qū)動器220包 括圖2所示的電平轉(zhuǎn)換器IOO,并基于輸入信號A來轉(zhuǎn)換輸入信號A的電平， 以便輸出控制信號，也就是，用于驅(qū)動顯示面板240中的多個數(shù)據(jù)線的電平 轉(zhuǎn)換信號Y。數(shù)據(jù)線驅(qū)動器220可以包括多個電平轉(zhuǎn)換器100。此時，多個電平轉(zhuǎn)換 器100可以彼此共享單一的控制信號發(fā)生器120。因此，根據(jù)本發(fā)明的示范 性實施例，數(shù)據(jù)線驅(qū)動器220可以只包括一個控制信號發(fā)生器120，從而可 以減小數(shù)據(jù)線驅(qū)動器220的面積。上面已經(jīng)描述了電平轉(zhuǎn)換器100的具體結構和其執(zhí)行的操作(步驟)。垂直起始信號STV用于選擇第一掃描線。通常，當垂直起始信號STV 從低電平轉(zhuǎn)變到高電平時，掃描線驅(qū)動器230依序驅(qū)動掃描線。如上所述，根據(jù)本發(fā)明的一些實施例，節(jié)點間開關響應于控制信號而選 擇性地將節(jié)點彼此連接，從而使得可以降低由于電平轉(zhuǎn)換器的較慢操作而產(chǎn) 生的功耗，通過使用節(jié)點間開關可以最小化包含在電平轉(zhuǎn)換器中的晶體管的面積，因此， 可以在很小的面積中實現(xiàn)電平轉(zhuǎn)換器。盡管已經(jīng)參考示范性實施例示出和描述了本發(fā)明，但是本領域普通技術 人員應該理解的是，在不脫離由下述權利要求書所限定的本發(fā)明的精神和范 圍的條件下，可以在形式上和細節(jié)上對其做出多種變化。對相關申請的交叉引用本申請要求2007年2月12日提交的韓國專利申請?zhí)?0-2007-0014465 的優(yōu)先權，其全部內(nèi)容通過參照而被合并于此。
權利要求
1. 一種半導體電路，包括第一切換單元，被配置成響應于第一切換信號而將第一節(jié)點和第一電源電壓連接，并響應于第二切換信號而將第二節(jié)點和第一電源電壓連接；第二切換單元，連接在所述第一節(jié)點和第二節(jié)點之間，并被配置成響應于所述第二節(jié)點的電壓電平而將所述第一節(jié)點和第二電源電壓連接，以及響應于所述第一節(jié)點的電壓電平而將所述第二節(jié)點和第二電源電壓連接；以及節(jié)點間開關，被配置成響應于控制信號而選擇性地將所述第一節(jié)點連接到所述第二節(jié)點
2. 如權利要求1所述的半導體電路，其中，所述第一電源電壓是地電壓， 以及所述第 一切換單元是下拉切換單元，并且所述第 一 電源電壓處于更高的 電壓電平，所述第二切換單元是上拉切換單元。
3. 如權利要求1所述的半導體電路，其中，所述第一切換單元包括 第一開關，被配置成響應于所述第一切換信號而將所述第一節(jié)點和第一電源電壓連4妄；以及第二開關，被配置成響應于所述第二切換信號而將所述第二節(jié)點和第一 電源電壓連接。
4. 如權利要求3所述的半導體電路，其中，所述第二切換單元包括 第三開關，被配置成響應于所述第二節(jié)點的電壓電平而將所述第二電源電壓和第一節(jié)點連接；以及第四開關，被配置成響應于所述第一節(jié)點的電壓電平而選擇性地將所述 第二電源電壓和第二節(jié)點連接，其中，選擇所述節(jié)點間開關的導通電阻值，以使得當所述第一開關導通 時，在所述節(jié)點間開關的電阻值、所述第一開關的電阻值和所述第四開關的 電阻值之間的分壓關系中，所述第二節(jié)點具有能夠?qū)ㄋ龅谌_關的電壓 電平，以及其中，選擇所述節(jié)點間開關的導通電阻值，以使得當所述第二開關導通 時，在所述節(jié)點間開關的電阻值、所述第二開關的電阻值和所述第三開關的 電阻值之間的分壓關系中，所述第 一節(jié)點具有能夠?qū)ㄋ龅谒拈_關的電壓 電平。
5. 如權利要求1所述的半導體電路，進一步包括控制信號發(fā)生器，其被 配置成響應于輸入信號產(chǎn)生控制信號。
6. 如權利要求5所述的半導體電路，其中，所述控制信號發(fā)生器在與所 述輸入信號的邏輯電平轉(zhuǎn)變同時的第 一 時間段、所述輸入信號的邏輯電平轉(zhuǎn) 變之前的第二時間段、或者所述輸入信號的邏輯電平轉(zhuǎn)變之后的第三時間段 中激活所述控制信號。
7. 如權利要求5所述的半導體電路，其中，所述控制信號發(fā)生器將所述 控制信號激活的時間段具有所述輸入信號的轉(zhuǎn)變時間的長度。
8. 如權利要求1所述的半導體電路，其中，通過NMOS晶體管、PMOS 晶體管和傳輸晶體管中的至少 一個來實現(xiàn)所述節(jié)點間開關。
9. 如權利要求1所述的半導體電路，進一步包括第三反相器，其被配置 成反相所述第二節(jié)點的電壓電平。
10. 如權利要求1所述的半導體電路，其中，所述第二切換信號是所述 第一切換信號的邏輯互補，并且通過反相輸入信號來獲得所述第一和第二切 換信號中的一個。
11. 如權利要求1所述的半導體電路，進一步包括第一反相器，其被配置成接收輸入信號并將其反相，以便輸出所述第一 切換信號；和第二反相器，其被配置成接收所述第一切換信號并將其反相，以便輸出 所述第二切換信號。
12. 如權利要求1所述的半導體電路，其中通過第三電源電壓來為所述第 一反相器和第二反相器供電；以及 所述第三電源電壓處于高于第一電源電壓的電壓電平，而所述第二電源 電壓處于高于第三電源電壓的電壓電平。
13. —種電平轉(zhuǎn)換方法，包括分別響應于第 一切換信號和第二切換信號，交替地將第 一節(jié)點和第二節(jié) 點連接到第一電源電壓；使用控制信號發(fā)生器，在與輸入信號的邏輯電平轉(zhuǎn)變同時的第 一時間段、 輸入信號的邏輯電平轉(zhuǎn)變之前的第二時間段、或者輸入信號的邏輯電平轉(zhuǎn)變 之后的第三時間段中激活控制信號；以及使用所述第一節(jié)點和第二節(jié)點之間的節(jié)點間開關，基于所述控制信號將所述第 一節(jié)點連接到所述第二節(jié)點。
14. 如權利要求13所述的電平轉(zhuǎn)換方法，進一步包括 激活第三開關，該第三開關被配置成響應于所述第二節(jié)點的電壓電平而將所述第一節(jié)點連接到所述第二電源電壓；以及激活第四開關，該第四開關被配置成響應于所述第一節(jié)點的電壓電平而 將所述第二節(jié)點連接到所述第二電源電壓，其中所述節(jié)點間開關具有當通過第 一開關將所述第 一節(jié)點連接到第 一 電源電 壓時使得所述第二節(jié)點具有能夠?qū)ㄋ龅谌_關的電壓電平的導通電阻； 以及所述節(jié)點間開關具有當通過第二開關將所述第二節(jié)點連接到所述第一電 源電壓時使得所述第一節(jié)點具有能夠?qū)ㄋ龅谒拈_關的電壓電平的導通電 阻。
15. 如權利要求13所述的電平轉(zhuǎn)換方法，進一步包括 基于下述將第一節(jié)點和第二節(jié)點中所選擇的一個連接到所述第一電源電壓使用第一反相器接收所述輸入信號并將其反相，以便產(chǎn)生所述第一切換 信號；和使用第二反相器接收所述第一切換信號并將其反相，以便輸出所述第二 切換信號。
16. 如權利要求13所述的電平轉(zhuǎn)換方法，進一步包括使用第三反相器， 反相所述第二節(jié)點的輸出信號。
17. —種電平轉(zhuǎn)換方法，包括提供電平轉(zhuǎn)換單元，其中所述電平轉(zhuǎn)換單元包括交叉耦接的第 一和第二 上拉晶體管以及第一和第二下拉晶體管，其中，所述第一上拉和第一下拉晶 體管的漏極共同連接到第 一輸出節(jié)點，并且所述第二上拉和第二下拉晶體管 的漏極共同連接到第二輸出節(jié)點；以及通過被配置成響應于基于輸入信號的轉(zhuǎn)變時間產(chǎn)生的控制信號而導通的 開關，選擇性地將所述第 一輸出節(jié)點和所述第二輸出節(jié)點連接在一起。
18. 如權利要求17所述的電平轉(zhuǎn)換方法，其中，所述開關被配置成響應 于下述時間段中預定的一個中的控制信號而導通與輸入信號的邏輯電平轉(zhuǎn)變同時的第一時間段； 輸入信號的邏輯電平轉(zhuǎn)變之前的第二時間段；或者 輸入信號的邏輯電平轉(zhuǎn)變之后的第三時間段。
19. 如權利要求17所述的電平轉(zhuǎn)換方法，進一步包括 響應于所述第二節(jié)點的電壓電平，激活所述第一上拉晶體管以將所述第一節(jié)點連接到第二電源電壓；以及響應于所述第一節(jié)點的電壓電平，激活所述第二上拉晶體管以將所述第二節(jié)點連接到所述第二電源電壓， 其中所述開關具有當所述第 一節(jié)點通過所述第 一下拉晶體管連接到第 一 電源 電壓時使得所述第二節(jié)點具有能夠激活所述第一上拉晶體管的電壓電平的導 通電阻；以及所述開關具有當所述第二節(jié)點通過所述第二下拉晶體管連接到所述第一 電源電壓時使得所述第一節(jié)點具有能夠激活所述第二上拉晶體管的電壓電平 的導通電阻。
20. 如權利要求17所述的電平轉(zhuǎn)換方法，進一步包括反相在第二輸出節(jié) 點的輸出。
21. —種包括如權利要求1所述的半導體電路的顯示設備。
全文摘要
一種能夠高速運行的電平轉(zhuǎn)換器和高速電平轉(zhuǎn)換方法。該電平轉(zhuǎn)換器包括下拉切換單元，被配置成響應于第一切換信號和(互補的)第二切換信號而選擇性地將第一節(jié)點和第二節(jié)點連接到第一電源(地)電壓；上拉切換單元，連接在所述第一節(jié)點和第二節(jié)點之間，并被配置成響應于所述第二節(jié)點的電壓電平而將所述第一節(jié)點和第二電源電壓連接，和響應于所述第一節(jié)點的電壓電平而將所述第二節(jié)點和第二電源電壓連接；以及節(jié)點間開關，被配置成響應于控制信號而選擇性地將所述第一節(jié)點和第二節(jié)點連接。由于節(jié)點間開關的切換操作和電阻，所以電平轉(zhuǎn)換器可以降低功耗并執(zhí)行高速電平轉(zhuǎn)換操作。
文檔編號H03K19/017GK101262219SQ20081010030
公開日2008年9月10日 申請日期2008年1月31日 優(yōu)先權日2007年2月12日
發(fā)明者崔光浩, 李昌柱 申請人:三星電子株式會社