專利名稱：信號轉(zhuǎn)換電路以及軌對軌電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號轉(zhuǎn)換電路，特別涉及對差動電壓信號的同相電壓進(jìn)
行轉(zhuǎn)換的信號轉(zhuǎn)換電路以及具有該信號轉(zhuǎn)換電路的軌對軌(rail to rail)電路。
背景技術(shù)：
在接受差動電壓信號的接受裝置中，為了應(yīng)對同相電壓偏移以及低 電壓接口，要求范圍大的輸入同相電壓，其中，同相電壓偏移取決于發(fā) 送裝置以及傳送線路狀況。這種接受裝置具有軌對軌電路，該軌對軌電
路具有用于將輸入差動信號的同相電壓轉(zhuǎn)換成規(guī)定電壓電平的信號轉(zhuǎn) 換電路；以及連接在該信號轉(zhuǎn)換電路后級的1個或多個差動放大電路。
例如，在通過改變作為電阻終端的一對差動傳送線路的電流方向來收發(fā)
數(shù)字信號的小振幅差動信號方式(LVDS: Low-Voltage Differential Signaling)的接受裝置中，信號轉(zhuǎn)換電路為了使后級的高速NMOS差動 放大器工作而將輸入同相電壓轉(zhuǎn)換成這樣的電壓，該電壓高于對NMOS 晶體管的閾值(Vthn)加上規(guī)定的偏移電壓之后得到的値。并且，在采 取低電源電壓化的電子設(shè)備中，為了確保電路的動態(tài)范圍，要求電路進(jìn) 行所謂的軌對軌(Rail to Rail)動作。
專利文獻(xiàn)1所記載的輸入軌對軌信號轉(zhuǎn)換電路具有差動放大電路， 其通過一對n型晶體管來接受輸入差動信號；以及源極跟隨電路，其通 過一對p型晶體來接受輸入差動信號，分別向差動放大電路的一對負(fù)載 電阻供給電流。在該信號轉(zhuǎn)換電路中，差動放大電路是在輸入電壓電平 高于第1閾值電壓的區(qū)域中工作，源極跟隨電路是在輸入電壓電平低于 第2閾值電壓的區(qū)域中工作，由此互補(bǔ)地實(shí)現(xiàn)輸入軌對軌。此外，在輸 入電壓電平為第1閾值電壓以上第2閾值電壓以下的協(xié)作區(qū)域中，差動放大電路與源極跟隨電路一同動作。
另外，專利文獻(xiàn)1所記載的另一輸入軌對軌信號轉(zhuǎn)換電路具有差 動放大電路，其通過一對p型晶體管來接受輸入差動信號；以及源極跟 隨電路，其通過一對n型晶體管來接受輸入差動信號，分別向差動放大 電路的一對負(fù)載電阻供給電流。在該信號轉(zhuǎn)換電路中，差動放大電路是 在輸入電壓電平低于第1闞值電壓的區(qū)域中工作，源極跟隨放大電路是
在輸入電壓電平高于第2闞值電壓的區(qū)域中工作，由此互補(bǔ)地實(shí)現(xiàn)輸入 軌對軌。此外，在輸入電壓電平為第2閾值電壓以上第1閾值電壓以下
的協(xié)作區(qū)域中，差動放大電路與源極跟隨電路一同動作。
專利文獻(xiàn)1:國際公開第2006/126436號小冊子
另外，對于上述信號轉(zhuǎn)換電路后級的高速NMOS差動放大器而言， 為了實(shí)現(xiàn)低功耗等，最好降低電源電壓。在該情況下，作為信號轉(zhuǎn)換電 路，最好采用能夠無限幅地進(jìn)行從后級的高速NMOS差動放大器的 NMOS晶體管的閾值(Vthn)到電源電壓電平的輸出的、與上述不同的 信號轉(zhuǎn)換電路，'即，該信號轉(zhuǎn)換電路擁有具有p型晶體管的差動放大電 路及具有n型晶體管的源極跟隨電路。
在這種信號轉(zhuǎn)換電路中，要求在差動放大電路的增益開始降低的協(xié) 作區(qū)域中，也能夠提高增益，提高信號質(zhì)量。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種相比于以往能夠提高協(xié)作區(qū)域 中的增益的信號轉(zhuǎn)換電路以及及具有該信號轉(zhuǎn)換電路的軌對軌電路。
本發(fā)明的信號轉(zhuǎn)換電路在第1輸入端子及第2輸入端子上輸入差動 電壓信號，對該差動電壓信號的同相電壓電平進(jìn)行轉(zhuǎn)換，從第1輸出端 子及第2輸出端子輸出對同相電壓電平進(jìn)行轉(zhuǎn)換后的差動電壓信號，其 特征在于，該信號轉(zhuǎn)換電路具有(a)第1及第2阻抗元件，其串聯(lián)連 接在低電位側(cè)電源與第1輸出端子之間；(b)第3及第4阻抗元件，其 串聯(lián)連接在低電位側(cè)電源與第2輸出端子之間；(c)第1 PMOS晶體管， 其具有與第1輸出端子連接的漏電極、與第2輸入端子連接的柵電極、以及源電極；(d)第2 PMOS晶體管，其具有與第2輸出端子連接的漏 電極、與第1輸入端子連接的柵電極、以及源電極；(e)第1 NMOS晶 體管，其具有連接在第1及第2阻抗元件之間的源電極、與第1輸入端 子連接的柵電極、以及與高電位側(cè)電源連接的漏電極；(f)第2 NMOS 晶體管，其具有連接在第3及第4阻抗元件之間的源電極、與第2輸入 端子連接的柵電極、以及與高電位側(cè)電源連接的漏電極；(g)電流源， 其設(shè)置在第1 PMOS晶體管的源電極以及第2 PMOS晶體管的源電極與 高電位側(cè)電源之間，產(chǎn)生恒定電流。
在該信號轉(zhuǎn)換電路中，第1 第4阻抗元件、第1及第2PMOS晶體 管、以及電流源構(gòu)成差動放大電路，第1及第2 NMOS晶體管構(gòu)成源極 跟隨電路。源極跟隨電路中的第l NMOS晶體管的源極連接在第1及第 2阻抗元件之間，源極跟隨電路中的第2NMOS晶體管的源極連接在第3 及第4阻抗元件之間，因此與以往相比，由PMOS晶體管的漏極電流引 起的第1及第2 NMOS晶體管的源極電壓上升得到抑制。因此，與以往 相比，能夠提高源極跟隨器的增益，能夠提高信號轉(zhuǎn)換電路的協(xié)作區(qū)域 中的增益。
本發(fā)明的另一信號轉(zhuǎn)換電路在第1輸入端子及第2輸入端子上輸入 差動電壓信號，對該差動電壓信號的同相電壓電平進(jìn)行轉(zhuǎn)換，從第1輸 出端子及第2輸出端子輸出對同相電壓電平進(jìn)行轉(zhuǎn)換后的差動電壓信號， 其特征在于，該信號轉(zhuǎn)換電路具有(a)第1及第2阻抗元件，其串聯(lián) 連接在低電位側(cè)電源與第1輸出端子之間；(b)第3及第4阻抗元件， 其串聯(lián)連接在低電位側(cè)電源與第2輸出端子之間；(c)第l PMOS晶體 管，其具有與第1輸出端子連接的漏電極、與第2輸入端子連接的柵電 極、以及與高電位側(cè)電源連接的源電極；(d)第2 PMOS晶體管，其具 有與第2輸出端子連接的漏電極、與第1輸入端子連接的柵電極、以及 與高電位側(cè)電源的源電極；(e)第1 NMOS晶體管，其具有連接在第1 及第2阻抗元件之間的源電極、與第1輸入端子連接的柵電極、以及與 高電位側(cè)電源連接的漏電極；(f)第2NMOS晶體管，其具有連接在第3 及第4阻抗元件之間的源電極、與第2輸入端子連接的柵電極、以及與
6高電位側(cè)電源連接的漏電極。
在信號轉(zhuǎn)換電路中，第1 第4阻抗元件和第1及第2PMOS晶體管 構(gòu)成仿差動放大電路，第1及第2 NMOS晶體管構(gòu)成源極跟隨電路。源 極跟隨電路中的第1 NMOS晶體管的源極連接在第1及第2阻抗元件之 間，源極跟隨電路中的第2 NMOS晶體管的源極連接在第3及第4阻抗 元件之間，因此，與以往相比，由PMOS晶體管的漏極電流引起的第1 及第2 NMOS晶體管的源極電壓上升得到抑制。因此，與以往相比，能 夠提高源極跟隨器的增益，能夠提高信號轉(zhuǎn)換電路的協(xié)作區(qū)域中的增益。
優(yōu)選的是，上述信號轉(zhuǎn)換電路還具有第1可變電流源，其向第1 及第2阻抗元件供給電流，并且能夠改變該電流的大小；以及第2可變 電流源，其向第3及第4阻抗元件供給電流，并且能夠改變該電流的大 小。
根據(jù)該結(jié)構(gòu)，能夠通過調(diào)節(jié)第1及第2可變電流源的輸出電流來調(diào) 節(jié)第1及第2阻抗元件的電壓降以及第3及第4阻抗元件的電壓降。因 此，能夠?qū)π盘栟D(zhuǎn)換電路的輸出同相電壓電平進(jìn)行適當(dāng)?shù)脑O(shè)定，使得后 級的高速NMOS差動放大器能夠?qū)崿F(xiàn)高增益及高速動作。
本發(fā)明的軌對軌電路的特征在于，具有上述信號轉(zhuǎn)換電路；以及
差動放大電路，其與信號轉(zhuǎn)換電路的第1輸出端子及第2輸出端子連接， 信號轉(zhuǎn)換電路還具有控制電路，該控制電路對引起差動放大電路的工作 點(diǎn)變動的參數(shù)中的至少一個進(jìn)行監(jiān)視，并根據(jù)該參數(shù)的變動來使第1可 變電流源及第2可變電流源改變電流。
根據(jù)該軌對軌電路，由于具有上述信號轉(zhuǎn)換電路，因此，即使由于 電源電壓等的變動而導(dǎo)致能夠?qū)崿F(xiàn)后級的高速NMOS差動放大器的高增 益及高速動作的輸入同相電壓電平發(fā)生變動，也能夠使信號轉(zhuǎn)換電路的 輸出同相電壓電平處于能夠?qū)崿F(xiàn)后級的高速NMOS差動放大器的高增益 及高速動作的電壓電平附近，能夠提高增益。此外，即使由于工藝偏差 或溫度變動而例如使晶體管的閾值電壓發(fā)生變動，從而導(dǎo)致信號轉(zhuǎn)換電 路的輸出同相電壓電平或能夠?qū)崿F(xiàn)后級的高速NMOS差動放大器的高增 益及高速動作的輸入同相電壓電平發(fā)生變動，也能夠?qū)敵鐾嚯妷弘娖竭M(jìn)行適當(dāng)?shù)恼{(diào)節(jié)，使得后級的高速NMOS差動放大器能夠?qū)崿F(xiàn)高增益 及高速動作。
優(yōu)選的是，上述第1 4的阻抗元件為是電阻器。
根據(jù)本發(fā)明，與以往相比，能夠增大信號轉(zhuǎn)換電路的協(xié)作區(qū)域中的 增益。因此，與以往相比，能夠提高具有該信號轉(zhuǎn)換電路的軌對軌電路 的協(xié)作區(qū)域中的增益。


圖1是包含本發(fā)明的第1實(shí)施方式的信號轉(zhuǎn)換電路的軌對軌式差動 放大電路的結(jié)構(gòu)圖。
圖2是表示本發(fā)明的第1實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。 圖3是表示比較例的信號轉(zhuǎn)換電路的電路圖。
圖4是表示各部電壓及各部電流相對輸入同相電壓的仿真結(jié)果的圖。
圖5是表示本發(fā)明的第2實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。
圖6是表示本發(fā)明的第3實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。
圖7是表示本發(fā)明的變形例的信號轉(zhuǎn)換電路的電路圖。
圖8是表示本發(fā)明的變形例的信號轉(zhuǎn)換電路的電路圖。
標(biāo)號說明
1:軌對軌電路
2， 2A， 2B， 2C， 2X:信號轉(zhuǎn)換電路
4:差動放大電路
5， 6:第1及第2輸入端子
7， 8:第1及第2輸出端子
10:差動放大部 10C:仿差動放大部
U 14:第1 第4電阻器(第1 第4阻抗元件)
IIX， 13X:電阻器
15， 16:第l及第2PMOS晶體管18:電流源
20:源極跟隨部
22， 24:第l及第2NMOS晶體管
31， 32:第1及第2可變電流源
41， 41B:控制電路
51:基準(zhǔn)電壓產(chǎn)生電路
Vdd:高電位側(cè)電源
VSS:低電位側(cè)電源
具體實(shí)施例方式
以下參照附圖，對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行詳細(xì)說明。在各圖中， 對相同或同等的部分標(biāo)注相同的標(biāo)號。 [第1實(shí)施方式]
圖1是包含本發(fā)明的第1實(shí)施方式的信號轉(zhuǎn)換電路的軌對軌式差動 放大電路的結(jié)構(gòu)圖。該軌對軌電路1是取得同相電壓范圍大的輸入信號、
對其進(jìn)行規(guī)定的放大并輸出的差動放大電路，例如用于LVDS的接受裝
置。軌對軌電路l具有信號轉(zhuǎn)換電路2，其將輸入的差動電壓信號的同 相電壓電平轉(zhuǎn)換成規(guī)定的同相電壓電平；以及差動放大電路4，其對轉(zhuǎn)換
成規(guī)定的同相電壓電平的轉(zhuǎn)換差動電壓信號進(jìn)行放大。
分別向信號轉(zhuǎn)換電路2的第1輸入端子5及第2輸入端子6輸入差 動電壓信號INp及INn。信號轉(zhuǎn)換電路2將該差動電壓信號INp及INn 的同相電壓電平轉(zhuǎn)換成規(guī)定的同相電壓電平，分別從第1輸出端子7及 第2輸出端子8作為差動電壓信號OUTp及OUTn而輸出。差動放大電 路4分別取得差動電壓信號OUTp及OUTn，對其進(jìn)行電壓放大并輸出。
圖2是表示本發(fā)明的第1實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。信號 轉(zhuǎn)換電路2是具有進(jìn)行差動放大動作的差動放大部10以及進(jìn)行源極跟 隨動作的源極跟隨部20。
差動放大部10由第1 PMOS晶體管15及第2PMOS晶體管16構(gòu)成， 還具有第1 第4電阻器(阻抗元件)11 14以及電流源18。第1及第2電阻器11、 12串聯(lián)連接在低電位側(cè)電源VSS與第1輸出端子7之間，
第3及第4電阻器13、 14串聯(lián)連接在低電位側(cè)電源Vss與第2輸出端子 8之間。第1 PMOS晶體管15的漏電極與第1輸出端子7相連，源電極 與電流源18相連，柵電極與第2輸入端子6相連。第2PMOS晶體管16 的漏極電極與第2輸出端子8相連，源電極與電流源18相連，柵電極與 第1輸入端子5相連。電流源18設(shè)于第1 PMOS晶體管15的源電極以 及第2PMOS晶體管16的源電極與高電位側(cè)電源Vdd之間，產(chǎn)生恒定電 流Iss。
源極跟隨部20具有作為源極跟隨器工作的第1 NMOS晶體管22以 及第2 NMOS晶體管24。更具體而言，第1 NMOS晶體管22的源電極 與第1及第2電阻器11、 12之間的節(jié)點(diǎn)相連，柵電極與第1輸入端子5 相連，漏電極與高電位側(cè)電源Vdd相連。第2NMOS晶體管24的源電極 與第3及第4電阻器13、 14之間的節(jié)點(diǎn)相連，柵電極與第2輸入端子6 相連，漏電極與高電位側(cè)電源Vdd相連。另外，在圖2中，為了便于說 明，分開地示出與第2 PMOS晶體管16的柵電極相連的第1輸入端子5 以及與第1 NMOS晶體管22的柵電極相連的第1輸入端子5，但它們是 相同的端子。與第1 PMOS晶體管15的柵電極相連的第2輸入端子6以 及與第2 NMOS晶體管24的柵電極相連的第2輸入端子6，也是同樣。
另外，第1 PMOS晶體管15的晶體管尺寸與第2 PMOS晶體管16 的晶體管尺寸相同，第1 NMOS晶體管22的晶體管尺寸與第2NMOS晶 體管24的晶體管尺寸相同。在此，MOS晶體管的晶體管尺寸大致由柵 極寬度/柵極長度決定。此外，第1電阻器11的電阻値與第3電阻器13 的電阻値相同，第2電阻器12的電阻値與第4電阻器14的電阻値相同。
接著，說明信號轉(zhuǎn)換電路2的動作。以下，將第1及第3電阻器11、 13的電阻値分別表示為Rl，將第2及第4電阻器12、 14的電阻値分別 表示為R2。并且，將第1及第2 PMOS晶體管15、 16的電流115、 116 的差動平衡狀態(tài)下的電流値表示為II，將第1及第2NMOS晶體管22、 24的電流I22、 124的差動平衡狀態(tài)下的電流値表示為I2。而且，將第1 PMOS晶體管15及第2 PMOS晶體管16的閾值表示為Vthp，將第1
10。而且，將 輸入到第1輸入端子5的差動電壓信號INp以及輸入到第2輸入端子6 的差動電壓信號INn的、輸入同相電壓電平表示為Vic，將從第1輸出端 子7輸出的差動電壓信號OUTp以及從第2輸出端子8輸出的差動電壓 信號OUTn的、輸出同相電壓電平表示為Voc。信號轉(zhuǎn)換電路2分別在以 下3個區(qū)域中進(jìn)行不同的動作(i)輸入同相電壓電平Vic為Vss以上且 Vthn以下的區(qū)域；(ii)輸入同相電壓電平Vic為Vdd-Vthp以上且Vdd 以下的區(qū)域；以及(iii)輸入同相電壓電平Vic為Vthn以上且Vdd-Vthp 以下的區(qū)域。下面，說明信號轉(zhuǎn)換電路2在各個區(qū)域中的的動作。
(i) 在輸入同相電壓電平Vic為Vss以上且Vthn以下的情況下，差 動放大部10的第1 PMOS晶體管15及第2 PMOS晶體管16工作，源極 跟隨部20不工作。在該情況下，輸出同相電壓電平Voc可以用下式(1)
來表不o
Voc=(Rl+R2)'Il…(l)
這里，是將低電位側(cè)電源Vss的電壓値設(shè)想為0V。從第1輸出端子 7及第2輸出端子8分別輸出上述電平的同相電壓的差動電壓信號OUTp 及OUTn。
(ii) 在輸入同相電壓電平Vic為Vdd-Vthp以上且Vdd以下的情況 下，源極跟隨部20的第1 NMOS晶體管22及第2 NMOS晶體管24工作， 差動放大部10不工作。在該情況下，第1 NMOS晶體管22及第2 NMOS 晶體管24構(gòu)成源極跟隨電路，因此，輸出同相電壓電平Voc可以用下式
(2)來表示。Voc=(Rl+R2)*Il+Rl'I2…(3)
另外，在信號轉(zhuǎn)換電路2中調(diào)節(jié)成電流源18、第1 第4電阻器 11 14、第1PM0S晶體管15、第2PMOS晶體管16、第1 NMOS晶體 管22、以及第2NMOS晶體管24的尺寸或値滿足上式(1) (3)，并 且輸出同相電壓電平Voc進(jìn)入差動放大電路4的工作區(qū)域中。
接著，將第1實(shí)施方式的信號轉(zhuǎn)換電路2與比較例的信號轉(zhuǎn)換電路 進(jìn)行比較，對第1實(shí)施方式的信號轉(zhuǎn)換電路2的優(yōu)點(diǎn)進(jìn)行說明。圖3是 表示比較例的信號轉(zhuǎn)換電路2X的電路圖。圖3所示的比較例的信號轉(zhuǎn)換 電路2X與第1實(shí)施方式的不同之處在于，在信號轉(zhuǎn)換電路2中，設(shè)置電 阻器11X來代替第1及第2電阻器11、 12，設(shè)置電阻器13X來代替第3 及第4電阻器13、 14。此外，比較例的信號轉(zhuǎn)換電路2X與第1實(shí)施方 式的不同之處還在于，在信號轉(zhuǎn)換電路2中，源極跟隨部20中的晶體管 22、 24的源極分別與輸出端子7、 8相連。比較例的信號轉(zhuǎn)換電路2X的 其它結(jié)構(gòu)與信號轉(zhuǎn)換電路2相同。
這里，示出了該比較例的信號轉(zhuǎn)換電路2X以及第1實(shí)施方式的信號 轉(zhuǎn)換電路2的仿真結(jié)果。圖4是表示各部電壓及各部電流相對輸入同相 電壓的仿真結(jié)果的圖。圖4 (a)表示各部電壓，圖4 (b)表示各部電流。
在圖4 (a)中，曲線INp、 INn表示信號轉(zhuǎn)換電路2及2X的輸入電 壓INp、 INn，例如輸入電壓INp、 INn的電壓差為100mV。此外，曲線 OUTp-2X、 OUTn-2X分別表示比較例的信號轉(zhuǎn)換電路2X的輸出電壓 OUTp、 OUTn，曲線OUTp、 OUTn分別表示第1實(shí)施方式的信號轉(zhuǎn)換電 路2的輸出電壓OUTp、 OUTn。
在圖4 (b)中，曲線I22-2X、 124-2X分別表示比較例的信號轉(zhuǎn)換電 路2X中、流過源極跟隨部20的第1 NMOS晶體管22的電流122以及流 過第2 NMOS晶體管24的電流124，曲線122、 124分別表示第1實(shí)施方 式的信號轉(zhuǎn)換電路2中、流過源極跟隨部20的第1 NMOS晶體管22的 電流122以及流過第2NMOS晶體管24的電流I24。此外，曲線115、 116 分別表示信號轉(zhuǎn)換電路2、 2X中、流過差動放大部10的第1 PMOS晶體 管15的電流115以及流過第2 PMOS晶體管16的電流116。
12此外，在圖4 (a)、 (b)中，區(qū)域A是上述(i)、即差動放大部10 工作而源極跟隨部20不工作的區(qū)域，區(qū)域B是上述(ii)、即源極跟隨部 20工作而差動放大部IO不工作的區(qū)域。而且，區(qū)域C是上述(iii)、即 差動放大部IO和源極跟隨部20均工作的協(xié)作區(qū)域。
當(dāng)假定僅差動放大部IO獨(dú)立工作時，在輸入電壓INp、 INn相對于 差動平衡狀態(tài)分別出現(xiàn)+50mV、 -50mV的電壓差這一仿真條件下，電流 115大于電流I16。另一方面，當(dāng)假定僅源極跟隨部20獨(dú)立工作時，在輸 入電壓INp、 I皿相對于差動平衡狀態(tài)分別出現(xiàn)+50mV、 -50mV的電壓差 這一仿真條件下，電流I22大于電流I24。
如曲線I22-2X、 124-2X所示，對于比較例的信號轉(zhuǎn)換電路2X而言， 可知在協(xié)作區(qū)域C的高輸入同相電壓側(cè)區(qū)域C1-2X中，電流的大小關(guān)系 為上面所述的關(guān)系。在該區(qū)域C1-2X中，在差動放大部10的增益中，加 有因來自源極跟隨部20的輸出電流而引起的正增益(有效區(qū)域)。
然而，在協(xié)作區(qū)域C的低輸入同相電壓側(cè)區(qū)域C2-2X中，可知電流 122小于源極跟隨部20的電流124。在該區(qū)域C2-2X中，在差動放大部 10的增益中加有因來自源極跟隨部20的輸出電流而引起的負(fù)增益(無效 區(qū)域)。
這源于以下原因。當(dāng)輸入電壓INp、 Inn分別從差動平衡狀態(tài)變化了 +50mV、 -50111￥時，由于差動放大部10的電流115增加，電阻器11X上 的電壓降增加，其結(jié)果，輸出端子7的電壓0UTp、即源極跟隨部20的 第1NM0S晶體管22的源極電壓上升，導(dǎo)致電流I22減小。此外，由于 差動放大部10的電流I16減小，電阻器13X上的電壓降減小，其結(jié)果， 輸出端子8的電壓OUTn、即源極跟隨部20的第2 NMOS晶體管24的 源極電壓降低，導(dǎo)致電流I24增加。其結(jié)果，在協(xié)作區(qū)域C的無效區(qū)域 C2-2X中，如曲線OUTp-2X、 OUTn-2X所示，輸出差動電壓(電壓 OUTp-2X與電壓OUTn-2X之間的差分)變小。
但是，如曲線I22、 124所示，對于第1實(shí)施方式的信號轉(zhuǎn)換電路2 而言，可知雖然在協(xié)作區(qū)域C的無效區(qū)域C2中，電流I22與電流I24 之間發(fā)生逆轉(zhuǎn)，但發(fā)生該逆轉(zhuǎn)的輸入同相電壓范圍的上限變低，無效區(qū)域C2較窄。并且，可知在無效區(qū)域C2中，電流122、 124的逆轉(zhuǎn)差分電 流變小。其結(jié)果，在協(xié)作區(qū)域C中，信號轉(zhuǎn)換電路2的增益變大，如曲 線OUTp、 OUTn所示，輸出差動電壓(電壓OUTp與電壓OUTn之間的 差分)變大。
這樣，根據(jù)第1實(shí)施方式的信號轉(zhuǎn)換電路2，與以往相比，由于抑 制了由差動放大部10的輸出電流引起的、源極跟隨部20中第1及第2 NMOS晶體管22、 24的源極電壓上升，因此能夠提高信號轉(zhuǎn)換電路2的 協(xié)作區(qū)域C中的增益。
并且，在第1實(shí)施方式的信號轉(zhuǎn)換電路2中，當(dāng)輸入同相電壓電平 Vic在只有差動放大部10工作的區(qū)域與差動放大部10以及源極跟隨部 20均工作的區(qū)域之間的交界處、即Vthn附近變動時，隨著差動放大部 10及源極跟隨部20中的一方的動作變強(qiáng)，另一方的動作則變?nèi)?。?dāng)輸入 同相電壓電平Vic在只有源極跟隨部20工作的區(qū)域與差動放大部10以 及源極跟隨部20均工作的區(qū)域之間的交界處、即Vdd-Vthp附近變動時， 也是隨著差動放大部10及源極跟隨部20中的一方的動作變強(qiáng)，另一方 的動作變?nèi)酢Ｒ虼?，針對從Vss到Vdd的輸入同相電壓電平Vic的變化， 能夠得到流暢、連續(xù)的輸出同相電壓電平Voc。
構(gòu)成該第1實(shí)施方式的信號轉(zhuǎn)換電路2的差動放大部IO及源極跟隨 部20，與由2個差動放大器電路構(gòu)成的電路相比，因?yàn)樵?shù)量少，因 此能夠減小電路面積并降低消費(fèi)電流。此外，源極跟隨部20的第1及第 2NMOS晶體管22、 24是對差動電壓信號INp及Inn進(jìn)行正向放大，因 此與反向放大電路相比，能夠減小負(fù)載電容而進(jìn)行高速動作。而且，源 極跟隨器的動作速度不再取決于第1及第2 NMOS晶體管22、24的尺寸， 因此能夠在保持電路高速性的狀態(tài)下，減小第1及第2NMOS晶體管22、 24的尺寸。其結(jié)果，能夠降低輸入電容，實(shí)現(xiàn)高速動作的信號轉(zhuǎn)換電路 2。
而且，根據(jù)第1實(shí)施方式的信號轉(zhuǎn)換電路2，無需增大第1 第4電 阻器11 14的電阻値即可提高增益。另外，通過增大電流，即增大晶體 管的尺寸(柵極寬度/柵極長度)，從而能夠在不增大差動放大部10的晶體管(第1及第2 PMOS晶體管15、 16)以及源極跟隨部20的晶體管(第 l及第2NMOS晶體管22, 24)的相互電導(dǎo)的情況下，提高增益。因此， 根據(jù)該第1實(shí)施方式的信號轉(zhuǎn)換電路2，能夠在不降低高速特性并且不大 幅增加電路面積以及功耗的情況下，提高增益。
因此，根據(jù)具有該第1實(shí)施方式的信號轉(zhuǎn)換電路2的軌對軌電路1，
能夠在不降低高速特性并且不大幅增加電路面積以及功耗的情況下，提 高協(xié)作區(qū)域C中的增益，因此能夠提高信號質(zhì)量。 [第2實(shí)施方式]
圖5是表示本發(fā)明的第2實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。如圖 5所示，信號轉(zhuǎn)換電路2A與第1實(shí)施方式的不同結(jié)構(gòu)在于，在信號轉(zhuǎn)換 電路2中還具有第1和第2可變電流源31、 32以及控制電路41 。信號轉(zhuǎn) 換電路2A的其它構(gòu)成與信號轉(zhuǎn)換電路2相同。
第1可變電流源31連接在第1輸出端子7與高電位側(cè)電源Vdd之間， 向第1及第2電阻器11、 12供給電流。第1可變電流源31可根據(jù)來自 控制電路41的控制信號來改變所供給的電流的電流值。
同樣，第2可變電流源32連接在第2輸出端子8與高電位側(cè)電源 Vdd之間，向第3及第4電阻器13、 14供給電流。第2可變電流源32 可根據(jù)來自控制電路41的控制信號來改變所供給的電流的電流值。
控制電路41監(jiān)視后級差動放大電路4的電源電壓，并生成控制信號， 使得根據(jù)該電源電壓的變動來改變來自第1及第2可變電流源31、 32的 輸出電流。
具體而言，在后級差動放大電路4的電源電壓上升的情況下，控制 電路41對第1及第2可變電流源31、 32進(jìn)行控制，以增加第1及第2 可變電流源31、 32的輸出電流。另一方面，在后級差動放大電路4的電 源電壓降低的情況下，控制電路41對第1及第2可變電流源31、 32進(jìn) 行控制，以減小第1及第2可變電流源31、 32的輸出電流。
這里，優(yōu)選的是，差動放大電路4的工作點(diǎn)為電壓放大增益高且能 夠高速動作的輸入同相電壓范圍內(nèi)的中間點(diǎn)。但是，電源電壓是導(dǎo)致差 動放大電路4的工作點(diǎn)變動的參數(shù)，當(dāng)電源電壓上升時，能夠?qū)崿F(xiàn)后級差動放大電路4的高增益及高速動作的輸入同相電壓電平范圍、即有效 輸入同相電壓電平范圍變大，而當(dāng)電源電壓降低時，后級差動放大電路4 的有效輸入同相電壓電平范圍減小。
根據(jù)該第2實(shí)施方式的信號轉(zhuǎn)換電路2A，當(dāng)后級差動放大電路4的 電源電壓上升時，通過增大第1及第2可變電流源31、 32的輸出電流， 能夠增大第1及第2電阻器11、 12的電壓降、第3及第4電阻器13、 14 的電壓降，使輸出同相電壓電平上升。另一方面，當(dāng)后級差動放大電路4 的電源電壓降低時，通過減小第1及第2可變電流源31、 32的輸出電流， 能夠降低第1及第2電阻器11、 12的電壓降和第3及第4電阻器13、 14 的電壓降，使輸出同相電壓電平降低。因此，根據(jù)第2實(shí)施方式的信號 轉(zhuǎn)換電路2A，即使因電源電壓的變動而導(dǎo)致后級差動放大電路4的有效 輸入同相電壓電平發(fā)生變動，仍然能夠?qū)敵鐾嚯妷弘娖竭M(jìn)行適當(dāng)?shù)?調(diào)節(jié)。
因此，根據(jù)具有該第2實(shí)施方式的信號轉(zhuǎn)換電路2A的軌對軌電路1 ， 即使因電源電壓的變動而導(dǎo)致后級差動放大電路4的有效輸入同相電壓 電平發(fā)生變動，仍然能夠?qū)π盘栟D(zhuǎn)換電路2A的輸出同相電壓電平進(jìn)行適 當(dāng)?shù)恼{(diào)節(jié)，因此能夠防止增益降低，抑止信號質(zhì)量的下降。
圖6是表示本發(fā)明的第3實(shí)施方式的信號轉(zhuǎn)換電路的電路圖。如圖 6所示，信號轉(zhuǎn)換電路2B與第2實(shí)施方式的不同結(jié)構(gòu)在于，在信號轉(zhuǎn)換 電路2A中設(shè)置有控制電路41B來代替控制電路41。此外，信號轉(zhuǎn)換電 路2B還具有基準(zhǔn)電壓產(chǎn)生電路51。信號轉(zhuǎn)換電路2B的其它構(gòu)成與信號 轉(zhuǎn)換電路2A相同。
基準(zhǔn)電壓產(chǎn)生電路51與差動放大部10以及源極跟隨部20形成在同 一芯片內(nèi)，產(chǎn)生隨芯片的工藝偏差及溫度變動而變化的基準(zhǔn)電壓。
控制電路41B從基準(zhǔn)電壓產(chǎn)生電路51接受基準(zhǔn)電壓，并生成控制信 號，使得根據(jù)該基準(zhǔn)電壓的變動來改變第l及第2可變電流源31、 32的 輸出電流。
這里，工藝偏差及溫度變動是導(dǎo)致信號轉(zhuǎn)換電路2B的工作點(diǎn)以及差動放大電路4的工作點(diǎn)發(fā)生變動的參數(shù)，當(dāng)發(fā)生了工藝偏差或溫度變動 時，例如隨著電阻元件的電阻値的變動、晶體管的閾值電壓或?qū)娮?値的變動，工作點(diǎn)發(fā)生變動，輸出同相電壓電平及后級高速NMOS差動 放大器的工作點(diǎn)發(fā)生變動。其結(jié)果，包含信號轉(zhuǎn)換電路的軌對軌式差動 放大電路的增益也發(fā)生變動。
控制電路41B根據(jù)來自基準(zhǔn)電壓產(chǎn)生電路51的基準(zhǔn)電壓的變動來控 制第1及第2可變電流源31、 32的輸出電流，以抑止輸出同相電壓電平 及輸入同相電壓電平的變動。
根據(jù)該第3實(shí)施方式的信號轉(zhuǎn)換電路2B，即使由于工藝偏差或溫度 變動而導(dǎo)致輸出同相電壓電平發(fā)生變動，仍然能夠?qū)⑤敵鐾嚯妷弘娖?調(diào)節(jié)到能夠?qū)崿F(xiàn)后級髙速NMOS差動放大器的高增益及高速動作的范圍 內(nèi)。由此，能夠?qū)π盘栟D(zhuǎn)換電路2B的增益進(jìn)行適當(dāng)?shù)恼{(diào)節(jié)。
因此，根據(jù)具有該第3實(shí)施方式的信號轉(zhuǎn)換電路2B的軌對軌電路1 ， 即使由于工藝偏差或溫度變動而導(dǎo)致信號轉(zhuǎn)換電路2B的輸出同相電壓 電平發(fā)生變動，仍然能夠?qū)π盘栟D(zhuǎn)換電路2B的輸出同相電壓電平進(jìn)行適 當(dāng)?shù)恼{(diào)節(jié)，因此，能夠適當(dāng)?shù)卣{(diào)節(jié)包含信號轉(zhuǎn)換電路的軌對軌式差動放 大電路的增益，提高信號質(zhì)量。
另外，本發(fā)明不限于上述本實(shí)施方式，可進(jìn)行各種變形。例如，本 實(shí)施方式的差動放大部10也可采用不具有電流源18的結(jié)構(gòu)。如圖7所 示，變形例的信號轉(zhuǎn)換電路2C可以設(shè)置仿差動放大部10C來代替差動放 大部10，該仿差動放大部10C的第1及第2 PMOS晶體管15、 16的源 極與高電位側(cè)電源Vdd相連。該結(jié)構(gòu)也能夠得到同樣的優(yōu)點(diǎn)。
此外，在本實(shí)施方式中，例示了電阻器作為差動放大部10的負(fù)載， 但差動放大部10的負(fù)載可采用各種元件，g卩，具有電阻値、或在目標(biāo)頻 率下具有阻抗的任何元件均可作為差動放大部10的負(fù)載。例如，可以考 慮用晶體管作為這種元件，從而形成有源負(fù)載等的負(fù)載。
另外，在第l實(shí)施方式中，示出了這樣的電路第1NM0S晶體管 22的漏電極與高電位側(cè)電源Vdd直接相連，第2 NMOS晶體管24的漏 電極與高電位側(cè)電源Vdd直接相連。但是，如圖8所示，可以在高電位
17側(cè)電源Vdd與第1 NMOS晶體管22的漏電極以及第2 NMOS晶體管24 的漏電極之間，插入開關(guān)26、 27，該開關(guān)26、 27用于控制從高電位側(cè)電 源Vdd向第1 NMOS晶體管22以及第2 NMOS晶體管24的電流供給的 接通/斷開。這些開關(guān)26、 27根據(jù)來自外部的接通/斷開信號而接通/斷開。
例如，當(dāng)斷開這些開關(guān)26、 27而停止從髙電位側(cè)電源Vdd向第1 NMOS晶體管22及第2 NMOS晶體管24供給電流時，能夠消除第1實(shí) 施方式的信號轉(zhuǎn)換電路2的動作對其它電路模塊帶來的影響，能夠確認(rèn) 與信號轉(zhuǎn)換電路2集成在同一基板上的其它電路模塊的動作。
具體而言，在信號轉(zhuǎn)換電路2接收到來自使用NMOS晶體管的差動 放大電路、即具有與高電位側(cè)電源Vdd相連的負(fù)載電阻的差動放大電路 的輸出電壓的情況下，當(dāng)不存在數(shù)據(jù)信號而NMOS晶體管截止時，差動 放大電路的輸出電壓相當(dāng)于高電位側(cè)電源Vdd。此時，信號轉(zhuǎn)換電路2 中差動放大部10的第1及第2 PMOS晶體管15、 16截止，但源極跟隨 部20的第1及第2NMOS晶體管22、 24導(dǎo)通。
因此，通過將開關(guān)26、 27斷開，能夠防止源極跟隨部20中流過過 大的電流。其結(jié)果，只需監(jiān)視電源電流，例如即可確認(rèn)其它電路模塊的 動作是否異常。
此外，在第2實(shí)施方式中，控制電路41是根據(jù)后級差動放大電路4 的電源電壓來生成控制信號，但也可以生成與信號轉(zhuǎn)換電路2A自身的電 源電壓相應(yīng)的控制信號。例如，當(dāng)信號轉(zhuǎn)換電路2A的電源電壓變高時， 信號轉(zhuǎn)換電路2A的輸出同相電壓電平上升。這相當(dāng)于，在后級差動放大 電路4中，能夠?qū)崿F(xiàn)高增益及高速動作的輸入同相電壓電平范圍、即有 效輸入同相電壓電平范圍變小。在該情況下，控制電路41監(jiān)視信號轉(zhuǎn)換 電路2A的電源電壓，對信號轉(zhuǎn)換電路2A的輸出同相電壓電平進(jìn)行調(diào)節(jié) 而使其降低，由此能夠針對后級差動放大電路4的工作點(diǎn)，適當(dāng)?shù)卣{(diào)節(jié) 信號轉(zhuǎn)換電路2A的輸出同相電壓電平。
此外，在第2實(shí)施方式中，說明了控制電路41根據(jù)后級差動放大電 路4的電源電壓來產(chǎn)生控制信號的例子，在第3實(shí)施方式中，說明了控 制電路41B根據(jù)基準(zhǔn)電壓產(chǎn)生電路51的基準(zhǔn)電壓來產(chǎn)生控制信號的例子，但對于控制電路41， 41B而言，不限于電源電壓及形成在同一芯片 內(nèi)的基準(zhǔn)電壓產(chǎn)生電路的基準(zhǔn)電壓，可以根據(jù)引起后級差動放大電路4 的有效同相輸入電壓范圍發(fā)生變動的任何參數(shù)，來產(chǎn)生控制電流。例如，
控制電路41， 41B取得取決于后級差動放大電路4內(nèi)的電源電壓的電壓 或電流，根據(jù)該電流或電壓來產(chǎn)生控制電流，由此能夠?qū)⑤敵鐾嚯妷?電平調(diào)整為能夠?qū)崿F(xiàn)后級高速NMOS差動放大器的高增益及高速動作的 同相輸入電壓范圍。
可以應(yīng)用于比以往進(jìn)一步提高信號轉(zhuǎn)換電路的協(xié)作區(qū)域中的增益。 因此，可以應(yīng)用于進(jìn)一步提高具有該信號轉(zhuǎn)換電路的軌對軌電路的協(xié)作 區(qū)域中的增益。
權(quán)利要求
1.一種信號轉(zhuǎn)換電路，該信號轉(zhuǎn)換電路在第1輸入端子及第2輸入端子上輸入差動電壓信號，對該差動電壓信號的同相電壓電平進(jìn)行轉(zhuǎn)換，從第1輸出端子及第2輸出端子輸出對上述同相電壓電平進(jìn)行轉(zhuǎn)換后的差動電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第1及第2阻抗元件，其串聯(lián)連接在低電位側(cè)電源與上述第1輸出端子之間；第3及第4阻抗元件，其串聯(lián)連接在上述低電位側(cè)電源與上述第2輸出端子之間；第1PMOS晶體管，其具有與上述第1輸出端子連接的漏電極、與上述第2輸入端子連接的柵電極、以及源電極；第2PMOS晶體管，其具有與上述第2輸出端子連接的漏電極、與上述第1輸入端子連接的柵電極、以及源電極；第1NMOS晶體管，其具有連接在上述第1及第2阻抗元件之間的源電極、與上述第1輸入端子連接的柵電極、以及與高電位側(cè)電源連接的漏電極；第2NMOS晶體管，其具有連接在上述第3及第4阻抗元件之間的源電極、與上述第2輸入端子連接的柵電極、以及與上述高電位側(cè)電源連接的漏電極；以及電流源，其設(shè)置在上述第1PMOS晶體管的源電極以及上述第2PMOS晶體管的源電極與上述高電位側(cè)電源之間，產(chǎn)生恒定電流。
2. —種信號轉(zhuǎn)換電路，該信號轉(zhuǎn)換電路在第1輸入端子及第2輸入 端子上輸入差動電壓信號，對該差動電壓信號的同相電壓電平進(jìn)行轉(zhuǎn)換， 從第1輸出端子及第2輸出端子輸出對上述同相電壓電平進(jìn)行轉(zhuǎn)換后的 差動電壓信號，其特征在于，該信號轉(zhuǎn)換電路具有第1及第2阻抗元件，其串聯(lián)連接在低電位側(cè)電源與上述第1輸出 端子之間；第3及第4阻抗元件，其串聯(lián)連接在上述低電位側(cè)電源與上述第2輸出端子之間；第1 PMOS晶體管，其具有與上述第1輸出端子連接的漏電極、與 上述第2輸入端子連接的柵電極、以及與高電位側(cè)電源連接的源電極；第2PMOS晶體管，其具有與上述第2輸出端子連接的漏電極、與 上述第1輸入端子連接的柵電極、以及與上述高電位側(cè)電源的源電極；第1 NMOS晶體管，其具有連接在上述第1及第2阻抗元件之間的 源電極、與上述第1輸入端子連接的柵電極、以及與上述高電位側(cè)電源 連接的漏電極；以及第2 NMOS晶體管，其具有連接在上述第3及第4阻抗元件之間的 源電極、與上述第2輸入端子連接的柵電極、以及與上述高電位側(cè)電源 連接的漏電極。
3. 根據(jù)權(quán)利要求1或2所述的信號轉(zhuǎn)換電路，該信號轉(zhuǎn)換電路還具有第1可變電流源，其向上述第1及第2阻抗元件供給電流，并且能 夠改變該電流的大?。灰约暗?可變電流源，其向上述第3及第4阻抗元件供給電流，并且能 夠改變該電流的大小。
4. 根據(jù)權(quán)利要求1 3中任一項(xiàng)所述的信號轉(zhuǎn)換電路，其中， 上述第1 4阻抗元件為電阻器。
5. —種軌對軌電路，其特征在于，該軌對軌電路具有 權(quán)利要求3所述的信號轉(zhuǎn)換電路；以及差動放大電路，其與上述信號轉(zhuǎn)換電路的第1輸出端子及第2輸出 端子連接，上述信號轉(zhuǎn)換電路還具有控制電路，該控制電路對引起上述差動放 大電路的工作點(diǎn)變動的參數(shù)中的至少一個進(jìn)行監(jiān)視，并根據(jù)該參數(shù)的變 動來使第1可變電流源及第2可變電流源改變電流。
全文摘要
信號轉(zhuǎn)換電路以及軌對軌電路。本發(fā)明的一個實(shí)施方式的信號轉(zhuǎn)換電路(2)具有差動放大部(10)以及源極跟隨部(20)。差動放大部(10)具有串聯(lián)連接的第1及第2電阻器(11、12)、串聯(lián)連接的第3及第4電阻器(13、14)、第1及第2PMOS晶體管(15、16)、以及電流源(18)，源極跟隨部(20)具有第1及第2NMOS晶體管(22、24)。該第1NMOS晶體管(22)的源極連接在第1及第2電阻器(11、12)之間，第2NMOS晶體管(24)的源極連接在第3及第4電阻(13、14)之間。
文檔編號H03F3/45GK101689838SQ20088002212
公開日2010年3月31日 申請日期2008年6月25日 優(yōu)先權(quán)日2007年6月27日
發(fā)明者增田誠 申請人:哉英電子股份有限公司