專利名稱：用于剪除式交織器和解交織器的有效地址生成的制作方法
技術(shù)領(lǐng)域：
概括地說，本公開涉及數(shù)據(jù)處理，并且具體地說，涉及交織器和解交織器。
背景技術(shù)：
交織器是接收輸入數(shù)據(jù)、對(duì)輸入數(shù)據(jù)進(jìn)行置亂(shuffle)或重新排序、并且提供 已置亂的數(shù)據(jù)作為輸出數(shù)據(jù)的功能塊。在大多數(shù)無線通信系統(tǒng)中使用交織器減少噪聲和干 擾對(duì)性能的影響。例如，普遍利用信道交織來防止由于噪聲和干擾造成的突發(fā)錯(cuò)誤。在發(fā) 射機(jī)處，信道交織器對(duì)來自信道編碼器的碼比特進(jìn)行置亂，使得連續(xù)的碼比特在經(jīng)交織的 比特中是分散的。當(dāng)突發(fā)錯(cuò)誤中包括經(jīng)交織的比特序列時(shí)，在接收機(jī)處通過信道解交織器 進(jìn)行互補(bǔ)的再次置亂之后，這些經(jīng)交織的比特被分散開。這樣，交織打破了突發(fā)錯(cuò)誤中包括 的連續(xù)比特之間的時(shí)間相關(guān)性，其可以改善性能?？梢酝ㄟ^在特定線性地址處接收數(shù)據(jù)值(例如，碼比特)、基于該線性地址確定交 織地址、并且在交織地址處存儲(chǔ)數(shù)據(jù)值來執(zhí)行交織。從線性地址到交織地址的映射可以基 于查找表?？梢灾С侄喾N分組大小，并且可以為每種受支持的分組大小生成查找表。那么， 存儲(chǔ)用于許多不同分組大小、將線性地址映射到交織地址的許多查找表，可能需要大量存 儲(chǔ)器。因此，可能期望如所需的，實(shí)時(shí)有效地計(jì)算交織地址。

發(fā)明內(nèi)容
本發(fā)明描述了用于為剪除式交織器和剪除式解交織器有效確定地址的技術(shù)。非剪 除式交織器和非剪除式解交織器具有是2的乘方的大小，使得從0至M-I的整個(gè)地址范圍 是有效的，其中，M = 2n并且η是用于地址的比特?cái)?shù)。剪除式交織器和剪除式解交織器具有 的大小不是2的乘方，使得范圍L至M-I內(nèi)的地址是無效的，其中，L是剪除式交織器或解 交織器的大小。在一個(gè)方面中，對(duì)于剪除式交織器，可以通過確定對(duì)應(yīng)于線性地址的無效映射的 總數(shù)，可以將線性地址映射到交織地址。無效映射是線性地址到交織地址的一種映射，基于 非剪除式交織器函數(shù)，該交織地址不在ο至L-I的范圍內(nèi)。可以將線性地址與無效映射的 總數(shù)求和以獲得中間地址。隨后，可以基于中間地址的非剪除式交織器函數(shù)確定剪除式交 織器的交織地址。在一種設(shè)計(jì)中，剪除式交織器可以是剪除式比特反轉(zhuǎn)交織器(BRI)。可以提供中間 地址的比特反轉(zhuǎn)版本作為剪除式BRI的交織地址。在另一種設(shè)計(jì)中，剪除式交織器可以是 剪除式Turbo交織器，其包括二維(2D)陣列中的多個(gè)行的比特反轉(zhuǎn)函數(shù)以及每一行中的多個(gè)項(xiàng)的線性同余序列(LCS)函數(shù)?？梢曰谥虚g地址的非剪除式Turbo交織器函數(shù)確定剪 除式Turbo交織器的交織地址。在一種設(shè)計(jì)中，可以迭代地確定無效映射的總數(shù)，例如，可以進(jìn)行預(yù)定次數(shù)的迭 代，或者直到兩次連續(xù)迭代獲得相同總數(shù)的無效映射為止。如下所述，對(duì)于不同類型的剪除 式交織器，可以以不同方式執(zhí)行每次迭代。在另一個(gè)方面中，對(duì)于剪除式解交織器，可以通過確定對(duì)應(yīng)于交織地址的無效映 射的總數(shù)，將交織地址映射到線性地址?？梢曰诮豢椀刂返姆羌舫浇饨豢椘骱瘮?shù)確定 中間地址。隨后，可以從中間地址中減去無效映射的總數(shù)，從而獲得剪除式解交織器的線性 地址。下面進(jìn)一步詳細(xì)描述本公開的各個(gè)方面和特征。


圖1示出了基站和終端的方框圖2示出了發(fā)射(TX)數(shù)據(jù)處理器的方框圖3示出了 Turbo編碼器的方框圖4示出了接收(RX)數(shù)據(jù)處理器的方框圖5示出了 Turbo解碼器的方框圖6說明了迭代確定無效映射的總數(shù)；
圖7示出了對(duì)于一次迭代計(jì)算無效映射的數(shù)目；
圖8示出了用于剪除式BRI的地址生成器的方框圖9示出了地址生成器內(nèi)的邏輯電路的方框圖10示出了前向剪除式BRI的方框圖11示出了用于剪除式交織器的地址生成器的方框圖12示出了用于剪除式解交織器的地址生成器的方框圖
圖13示出了用于對(duì)數(shù)據(jù)進(jìn)行重新排序的過程。
具體實(shí)施例方式
這里所描述的技術(shù)可以用于諸如通信、網(wǎng)絡(luò)、計(jì)算等的各種應(yīng)用。例如，這些技術(shù) 可以用于諸如碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、正交FDMA (OFDMA)、單 載波FDMA (SC-FDMA)和其他系統(tǒng)的無線通信系統(tǒng)。術(shù)語“系統(tǒng)”和“網(wǎng)絡(luò)”通常可交替使用。 CDMA系統(tǒng)可以實(shí)現(xiàn)諸如cdma2000、全球陸地?zé)o線電接入(UTRA)等的無線電技術(shù)。cdma2000 覆蓋IS-2000、IS-95和IS-856標(biāo)準(zhǔn)。UTRA包括寬帶CDMA(WCDMA)和CDMA的其他變形。 TDMA系統(tǒng)可以實(shí)現(xiàn)諸如全球移動(dòng)通信系統(tǒng)(GSM)的無線電技術(shù)。OFDMA系統(tǒng)可以實(shí)現(xiàn)諸如 超移動(dòng)寬帶(UWB)、演進(jìn) UTRA(E-UTRA)、IEEE 802. 11 (Wi-Fi)、IEEE 802. 16 (WiMAX)、IEEE 802. 20、Flash-OFDM 等的無線電技術(shù)。UTRA、E-UTRA和GSM是全球移動(dòng)電信系統(tǒng) (UMTS)的組成部分。3GPP長(zhǎng)期演進(jìn)(LTE)是使用E-UTRA的UMTS的即將發(fā)布的版本。在 來自名為“第三代合作計(jì)劃”(3GPP)組織的文件中對(duì)UTRA、E-UTRA, GSM、UMTS和LTE進(jìn)行 了描述。在來自名為“第三代合作計(jì)劃2”(3GPP2)組織的文件中對(duì)cdma2000和UWB進(jìn)行 了描述。為清楚起見，下面描述了用于UWB的技術(shù)的某些方面。
這里所描述的技術(shù)可以用于終端以及基站。終端還可以稱為移動(dòng)臺(tái)、用戶設(shè)備、接 入終端、用戶單元、站等。終端可以是蜂窩電話、個(gè)人數(shù)字助理(PDA)、無線通信設(shè)備、無線調(diào) 制解調(diào)器、手持設(shè)備、膝上型計(jì)算機(jī)、無繩電話、無線本地環(huán)路(WLL)站等。基站還可以稱為 節(jié)點(diǎn)B、演進(jìn)節(jié)點(diǎn)B(eNB)、接入點(diǎn)等。圖1示出了無線通信系統(tǒng)中基站110和終端150的設(shè)計(jì)的方框圖。基站110裝配 了 T個(gè)天線，并且終端150裝配了 R個(gè)天線，其中，一般T彡1且R彡1。在基站110處，TX數(shù)據(jù)處理器120可以從數(shù)據(jù)源112接收數(shù)據(jù)、基于分組格式對(duì) 數(shù)據(jù)進(jìn)行處理(例如，編碼、交織和調(diào)制)、并且提供數(shù)據(jù)符號(hào)。分組格式可以指示分組大 小、調(diào)制和編碼方案(MCS)等。分組格式還可以稱為速率、傳送格式等。TX多輸入多輸出 (MIMO)處理器130可以將數(shù)據(jù)符號(hào)與導(dǎo)頻符號(hào)復(fù)用，并且如果可用就執(zhí)行預(yù)編碼(例如，用 于波束成形)。處理器130可以將T個(gè)輸出符號(hào)流提供給T個(gè)調(diào)制器(MOD) 132a至132t。 每個(gè)調(diào)制器132可以對(duì)其輸出符號(hào)流進(jìn)行處理(例如，用于OFDM、SC-FDM、CDMA等)，從而 獲得輸出采樣流。每個(gè)調(diào)制器132可以進(jìn)一步調(diào)整(例如，模擬變換、濾波、放大和上變換) 其輸出采樣流，并且生成前向鏈路信號(hào)。可以分別從T個(gè)天線134a至134t發(fā)送來自調(diào)制 器132a至132t的T個(gè)前向鏈路信號(hào)。在終端150處，R個(gè)天線152a至152t可以接收前向鏈路信號(hào)，并且每個(gè)天線152 可以將接收信號(hào)提供給各自的解調(diào)器(DEMOD) 154。每個(gè)解調(diào)器154可以對(duì)其所接收的信號(hào) 進(jìn)行處理(例如，濾波、放大、下變換和數(shù)字化)從而獲得采樣，并且可以進(jìn)一步對(duì)采樣進(jìn)行 處理(例如，用于OFDM、SC-FDM、CDMA等)從而獲得接收符號(hào)。MIMO檢測(cè)器160可以采用 從所接收的導(dǎo)頻符號(hào)得到的信道估計(jì)對(duì)所接收的數(shù)據(jù)符號(hào)執(zhí)行MIMO檢測(cè)，并且提供數(shù)據(jù) 符號(hào)估計(jì)。RX數(shù)據(jù)處理器170可以進(jìn)一步對(duì)數(shù)據(jù)符號(hào)估計(jì)進(jìn)行處理(例如，解調(diào)、解交織和 解碼)，并且將解碼后的數(shù)據(jù)提供給數(shù)據(jù)宿172。在終端150處，可以通過TX數(shù)據(jù)處理器182對(duì)來自數(shù)據(jù)源180的數(shù)據(jù)進(jìn)行處理、通 過TX MIMO處理器184將其與導(dǎo)頻復(fù)用和處理、并且通過調(diào)制器154a至154r對(duì)其進(jìn)行進(jìn) 一步處理，從而生成可以經(jīng)天線152a至152r發(fā)送的R個(gè)反向鏈路信號(hào)。在基站110處，可 以通過T個(gè)天線134a至134t接收反向鏈路信號(hào)、通過解調(diào)器132a至132t對(duì)其進(jìn)行處理、 通過MIMO檢測(cè)器136對(duì)其進(jìn)行檢測(cè)、并且通過RX數(shù)據(jù)處理器138對(duì)其進(jìn)行進(jìn)一步處理，從 而恢復(fù)終端150所發(fā)送的數(shù)據(jù)?？刂破?處理器140和190可以分別指導(dǎo)在基站110和終端150處的操作。存儲(chǔ) 器142和192可以分別存儲(chǔ)用于基站110和終端150的數(shù)據(jù)和程序代碼。圖2示出了 TX數(shù)據(jù)處理器120的設(shè)計(jì)的方框圖，其也可以用于圖1中的TX數(shù)據(jù) 處理器182。在TX數(shù)據(jù)處理器120內(nèi)，分割單元210可以接收要發(fā)送的數(shù)據(jù)，并且將數(shù)據(jù)分 割成具有所選擇分組大小的分組。分組還可以稱為傳送塊、碼塊、子分組等?？梢詥为?dú)對(duì)每 個(gè)分組進(jìn)行編碼和解碼。每個(gè)分組可以具有固定大小或可變大小。例如，可以基于諸如要 發(fā)送的數(shù)據(jù)量、可用資源量等的各種因素，從一組受支持的分組大小中選擇分組大小。分組 大小可以在128至16，384比特(對(duì)于UWB)范圍或者某些其他范圍內(nèi)。循環(huán)冗余校驗(yàn)(CRC)生成器220可以為每個(gè)分組生成CRC值，并且將該CRC值附 加到該分組。Turbo編碼器230可以基于Turbo碼對(duì)每個(gè)分組進(jìn)行編碼，并且提供已編碼 分組。速率匹配單元240可以基于所選擇的碼速率來選擇每個(gè)已編碼分組中的碼比特的子集，并且可以刪除已編碼分組中的剩余比特。信道交織器250可以對(duì)每個(gè)已編碼分組中未 刪除的碼比特進(jìn)行交織，并且提供交織分組。交織可以對(duì)于碼比特提供時(shí)間、頻率和/或空 間差異性。符號(hào)映射器260可以基于所選擇的調(diào)制方案將交織比特映射到數(shù)據(jù)符號(hào)。可以 基于分組格式來確定分組大小、碼速率和調(diào)制方案，可以基于信道條件、終端性能、系統(tǒng)資 源可用性等選擇分組格式。圖3示出了圖2中Turbo編碼器230的設(shè)計(jì)的方框圖。Turbo編碼器230實(shí)現(xiàn)并 行級(jí)聯(lián)卷積碼(PCCC)，并且包括兩個(gè)成員編碼器310a和310b、TurbO交織器320和復(fù)用器 (Mux) 330。Turbo編碼器230對(duì)具有L個(gè)數(shù)據(jù)比特的分組進(jìn)行編碼，并且提供對(duì)應(yīng)的具有S 個(gè)碼比特的已編碼分組，其中，L和S可以是任何恰當(dāng)?shù)闹?。在Turbo編碼器230中，Turbo交織器320可以基于Turbo交織器函數(shù)對(duì)分組中 的數(shù)據(jù)比特(表示為X)進(jìn)行交織。成員編碼器310a可以基于第一成員碼對(duì)數(shù)據(jù)比特進(jìn)行 編碼，并且提供第一奇偶校驗(yàn)位(表示為y)。類似地，成員編碼器310b可以基于第二成員 碼對(duì)來自Turbo交織器320的交織數(shù)據(jù)比特進(jìn)行編碼，并且提供第二奇偶校驗(yàn)位(表示為 ζ)。成員編碼器310a和310b可以實(shí)現(xiàn)兩個(gè)遞歸的系統(tǒng)成員碼，其可以是卷積碼。復(fù)用器 330可以接收數(shù)據(jù)比特和來自成員編碼器310a和310b的奇偶校驗(yàn)位、將數(shù)據(jù)比特和奇偶校 驗(yàn)位復(fù)用、并且提供已編碼分組的碼比特。碼比特可以包括數(shù)據(jù)比特，其后跟隨第一奇偶校 驗(yàn)位，并且然后其后跟隨第二奇偶校驗(yàn)位。在一種設(shè)計(jì)中，每個(gè)成員編碼器310可以實(shí)現(xiàn)速率1/3約束長(zhǎng)度4成員卷積碼，并 且Turbo編碼器230可以實(shí)現(xiàn)速率1/5 Turbo碼。Turbo編碼器230可以接收具有可變大 小L的分組，并且可以對(duì)于已編碼分組生成5L個(gè)碼比特。還可以采用具有其他碼速率和/ 或約束長(zhǎng)度的成員卷積碼來實(shí)現(xiàn)Turbo編碼器230。圖4示出了 RX數(shù)據(jù)處理器170的設(shè)計(jì)的方框圖，其也可以用于圖1中的RX數(shù)據(jù) 處理器138。在RX數(shù)據(jù)處理器170內(nèi)，對(duì)數(shù)似然比(LLR)計(jì)算單元410可以從MIMO檢測(cè)器 160接收數(shù)據(jù)符號(hào)估計(jì)，并且為每個(gè)數(shù)據(jù)符號(hào)估機(jī)計(jì)算碼比特的LLR?？梢酝ㄟ^將B個(gè)碼比 特映射到信號(hào)星座圖中的復(fù)數(shù)值獲得數(shù)據(jù)符號(hào)?？梢曰趯?duì)應(yīng)的數(shù)據(jù)符號(hào)估計(jì)為數(shù)據(jù)符號(hào) 的B個(gè)碼比特計(jì)算B個(gè)LLR。如果給定了碼比特的數(shù)據(jù)符號(hào)估計(jì)，每個(gè)碼比特的LLR可以指 示出該碼比特出現(xiàn)的可能性是零(‘0’)還是一(‘1’)。信道解交織器420對(duì)LLR進(jìn)行解 交織的方式可以與圖2中的信道交織器250進(jìn)行交織的方式相反。解速率匹配單元430對(duì) 解交織的LLR進(jìn)行解速率匹配的方式可以與圖2中的單元240進(jìn)行速率匹配的方式相反， 并且提供輸入LLR。Turbo解碼器440可以對(duì)輸入LLR的每個(gè)分組進(jìn)行解碼，并且提供已解 碼分組。CRC校驗(yàn)器450可以對(duì)每個(gè)已解碼分組進(jìn)行校驗(yàn)，并且提供該分組的解碼狀態(tài)。裝 配器460可以裝配已解碼分組，并且提供已解碼的數(shù)據(jù)。圖5示出了圖4中Turbo解碼器440的設(shè)計(jì)的方框圖。在Turbo解碼器440內(nèi)， 解復(fù)用器(Demux) 510可以接收分組的輸入LLR，并且將輸入LLR解復(fù)用為數(shù)據(jù)比特χ的 LLR X、第一奇偶校驗(yàn)位y的LLR Y以及第二奇偶校驗(yàn)位ζ的LLR Ζ。軟輸入軟輸出(SISO) 解碼器520a可以從解復(fù)用器510接收數(shù)據(jù)比特LLR X和第一奇偶校驗(yàn)位LLR Y，并且對(duì)來 自Turbo解交織器540的數(shù)據(jù)比特LLR X2進(jìn)行解交織。SISO解碼器520a可以基于第一 成員碼得到數(shù)據(jù)比特的新的LLR X10 Turbo交織器530可以基于用于圖3中Turbo交織器 320的Turbo交織器函數(shù)對(duì)數(shù)據(jù)比特LLR X1進(jìn)行交織，并且提供交織的數(shù)據(jù)比特LLRl1。SISO解碼器520b可以從解復(fù)用器510接收數(shù)據(jù)比特LLR X和第二奇偶校驗(yàn)位LLR Z，并且 從Turbo交織器530接收交織的數(shù)據(jù)比特LLR X1。SISO解碼器520b可以基于第二成員 碼得到數(shù)據(jù)比特的新的LLR X2。Turbo解交織器540可以基于Turbo交織器函數(shù)的相反 操作對(duì)數(shù)據(jù)比特LLR I2進(jìn)行解交織，并且提供解交織的數(shù)據(jù)比特LLRX2。SISO解碼器 520a和 520b 可以是最大后驗(yàn)(maximum a posteriori,MAP)解碼器， 其可以實(shí)現(xiàn)BCJR MAP算法或者較低復(fù)雜度的派生算法。SISO解碼器520a和520b還可以 實(shí)現(xiàn)軟輸出維特比(SOV)算法或者本領(lǐng)域中已知的一些其他解碼算法。SISO解碼器520a 和520b進(jìn)行的解碼可以迭代多次，例如6、8、10次或更多次。在每次迭代之后，解碼結(jié)果可 以更加可靠。在完成所有解碼迭代之后，檢測(cè)器560可以從SISO解碼器520a接收最終的 數(shù)據(jù)比特LLR、對(duì)每個(gè)LLR作出硬判決、并且提供已解碼的比特?？梢圆捎弥T如比特反轉(zhuǎn)交織器(BRI)、剪除式比特反轉(zhuǎn)交織器(PBRI)等的各種設(shè) 計(jì)來實(shí)現(xiàn)圖2中的信道交織器250。BRI根據(jù)比特反轉(zhuǎn)規(guī)則將η比特線性地址χ映射到η 比特交織地址y，使得相對(duì)于χ的η個(gè)比特，y的η個(gè)比特的順序是相反的。可以通過以下 BRI函數(shù)來指定η比特線性地址χ的BRI映射y= JIn(X)(1)其中，π n()是BRI函數(shù)。地址χ和y的值在0至M-I的范圍內(nèi)，其中，M = 2"是 BRI的大小并且是2的乘方。通過對(duì)χ的η個(gè)比特進(jìn)行反轉(zhuǎn)并且使用反轉(zhuǎn)后的η個(gè)比特y， 可以很容易將任何線性地址χ映射到對(duì)應(yīng)的交織地址y。剪除式BRI根據(jù)比特反轉(zhuǎn)規(guī)則，將小于L的η比特線性地址χ映射到小于L的η 比特交織地址y，其中，L < Μ。然而，剪除式BRI的大小是L，而母交織器的大小是Μ。L可 以等于分組大小，并且對(duì)于UWB，可以在128至13，684的范圍內(nèi)。通過剪除式BRI函數(shù)，地 址L至M-I被剪除，并且地址L至M-I不被認(rèn)為是有效映射。可以通過以下剪除式BRI函 數(shù)來指定采用參數(shù)L對(duì)η比特線性地址χ進(jìn)行的剪除式BRI映射y=@nL(x)(2)其中，U )是剪除式BRI函數(shù)。地址χ和y的值在0至L-I范圍內(nèi)，其中，L是 剪除式BRI的大小而不是2的乘方。對(duì)于給定的χ的映射y = β n, Jx)，可以以如下方式按順序確定從i = 0開始， 在進(jìn)行映射過程中，維持無效映射Φ (X)的數(shù)字并跳過它。Φ(χ)可以初始化為0。如 果i+φθθ映射到有效交織地址，使得πη( +φ(χ)) <L，那么i可以加1。否則，如果 i+Φ (χ)映射到無效的交織地址，那么Φ (χ)可以加1?？梢灾貜?fù)該操作，直到i達(dá)到χ并 且πη( +φ(χ))有效為止?？梢圆捎孟旅娴膫未a來實(shí)現(xiàn)也被稱為算法1的順序剪除式BRI算法i = 0Φ (χ) = 0while (i≤χ)if πη( +Φ (χ))≥ Lthen Φ (χ) = Φ (χ)+1,else 3n,L(i) = πη( +φ (χ))i = i+1
endend算法1通過⑴從i = 0開始遍歷M個(gè)線性地址，以及(ii)對(duì)每個(gè)線性地址i確 定交織地址，基本上生成M個(gè)交織地址的完整列表。隨后，通過刪除等于或者大于L的交織 地址來剪除完整列表，從而獲得交織地址的剪除列表。隨后，將線性地址χ映射到剪除列表 中的第χ個(gè)交織地址。對(duì)于L = 19和M = 32的情況，表1給出了示例性BRI映射和示例性剪除式BRI 映射。在表1中，“十進(jìn)制”列提供了以十進(jìn)制表示的地址，“二進(jìn)制”列提供了以二進(jìn)制表 示的地址。作為例子，采用BRI映射將線性地址χ = 7映射到交織地址y = 28，并且采用剪 除式BRI映射將線性地址χ = 7映射到交織地址y = 10。通過在最后兩列中的“X”表示無 效映射。表1 對(duì)于L = 19和M = 32的BRI映射和剪除式BRI映射
可以顯示，算法1執(zhí)行M-I次迭代，將0至L-I范圍內(nèi)的L個(gè)線性地址映射到0至 L-I范圍內(nèi)的L個(gè)交織地址。當(dāng)對(duì)0至L-I范圍內(nèi)的線性地址進(jìn)行映射并且在過程中剪除 M-L-I個(gè)無效映射時(shí)，算法1遍歷0至2n-l范圍內(nèi)的所有M個(gè)線性地址，其獨(dú)立于L的取值。 因此，剪除式BRI的復(fù)雜度取決于母交織器M的大小而不取決于剪除式BRI的大小。順序剪除式BRI算法的主要缺點(diǎn)是交織地址是按順序生成。具體來說，為了確定 對(duì)應(yīng)于線性地址X的交織地址1,首先確定的是所有小于X的線性地址的交織地址。這遵循 的事實(shí)是，為了知道將X映射到哪里，必須知道在χ之前的剪除式映射的數(shù)目。這種按順序 的地址生成方式可能引入延遲瓶頸，特別當(dāng)對(duì)長(zhǎng)分組進(jìn)行交織/解交織和Turbo編碼/解 碼時(shí)，諸如，在UWB中使用的16千比特(16K)大小的分組。在一個(gè)方面中，在這里描述的有效剪除式BRI算法可以在至多1呢2 (x-1)個(gè)步驟 中為線性地址X確定交織地址y。該有效剪除式BRI算法具有簡(jiǎn)單的結(jié)構(gòu)并且還可以具有 很短的關(guān)鍵路徑延遲，該結(jié)構(gòu)可以使用基本邏輯門來實(shí)現(xiàn)。下列說明假定剪除式BRI的大小L可以給定為 如果不滿足式(3)中的條件，那么可以重新構(gòu)建剪除式BRI，使得M是大于或等于 L的最小的2的乘方。此外，如果L = M，那么對(duì)于所有χ取值，Φ (χ) =0，并且= Hn(X)。在該情況下，由于所有線性地址具有有效映射，所以不存在被剪除的地址。因此， 下面說明假定L為式(3)中所定義。根據(jù)比特反轉(zhuǎn)操作的定義和式(3)中所示的條件，其遵循如果Jin(X)彡L那么 πη(χ+1) <L。因此，兩個(gè)連續(xù)的線性地址不可以都具有無效映射?？梢允褂迷撌聦?shí)獲得 Φ (χ)的遞歸定義，對(duì)于0彡χ < L，如下 另外，如果i > X，那么Φ (i)彡Φ (χ)。因此，Φ ()是非遞減函數(shù)。算法1的復(fù)雜度與M類似，或者O(M)。這是因?yàn)闉榱舜_定將χ映射到哪個(gè)交織 地址，首先確定在對(duì)小于X的所有線性地址進(jìn)行映射的過程中，出現(xiàn)的無效映射Φ (χ)的數(shù) 目。通過分析無效映射的比特結(jié)構(gòu)，可以得到以復(fù)雜度o(n)來確定Φ (χ)的算法，其中，η =Iog2 (M)。量值φ (χ)代表要跳過的無效映射的最小數(shù)目以使得從0到χ的所有線性地址具 有有效映射。等價(jià)地，Φ (X)代表要增加到Χ的最小數(shù)目以使得在范圍0至χ+Φ (χ)內(nèi)正 好有x+1個(gè)線性地址具有有效映射。圖6示出了對(duì)于給定的線性地址χ迭代確定Φ (x)的過程。在0到χω = χ范圍 內(nèi)具有無效映射的線性地址的數(shù)目可以表示為ο⑴⑴=σ (X)。Φ (x)不一定等于σ (1) (X)，并且可以給定為Φ(Χ)彡σ ω(χ)。這是因?yàn)閷?duì)于0至χ范圍內(nèi)具有無效映射的ο(1) (x)個(gè)線性地址，應(yīng)該檢查大于X的至少σ α)(Χ)個(gè)更多的線性地址以察看它們是否具有有 效映射。
因此，φ (χ)至少等于0至χ(2) =χ+σ (1) (χ)范圍內(nèi)的無效映射的數(shù)目。在0至χ(2) 范圍內(nèi)具有無效映射的線性地址的數(shù)目可以表示為O⑵(X) = ο (χ+σω(χ))。從χω+1至 χ(2)的線性地址可能具有無效映射，應(yīng)該對(duì)其進(jìn)行考慮。因此，Φ (χ)至少等于0至χ(3)= x+σ (2) (χ)范圍內(nèi)的無效映射的數(shù)目。從x(2)+l到x(3)的線性地址可能具有無效映射，應(yīng)該 對(duì)其進(jìn)行考慮?？傊?，0至x(k)范圍內(nèi)具有無效映射的線性地址的數(shù)目可以表示為。ω (χ)= ο (χ+σ (η) (χ))，其中，k是迭代的序號(hào)。該過程可以重復(fù)K+1次迭代，直到0至χ(κ+1)= x+σ (κ) (χ)的范圍正好包含χ+1個(gè)有效映射為止，其可以給定為 或者等價(jià)地，直到
(6)當(dāng)滿足式(5)或式(6)中的條件時(shí)，Φ (χ) = ο (κ+1) (χ)。Κ+1是使得式(5)或式 (6)得到滿足的最小迭代數(shù)目，并且可能取決于χ的取值?？梢圆捎孟旅娴膫未a來實(shí)現(xiàn)使用σ (k) (χ)迭代計(jì)算興X)的算法，其也稱為算法 2 k = 0σ (0) (χ) = 0do {σ (k+1)(x) = σ (χ+σ (k) (χ))k = k+1}while σ (k+1) (χ) Φ σ (k) (χ)Φ (χ) = σ (k+1) (χ)可以顯示，算法2可以在至多η-1次迭代中收斂到Φ (χ)，因此K < η_1。確定樹X)的問題簡(jiǎn)化為對(duì)于每次迭代k，確定ο (k) (χ)，其中，ο (k) (χ)是0至x(k) = Χ+σ(Η)(Χ)范圍內(nèi)的無效映射的數(shù)目。為簡(jiǎn)單起見，下列說明省略了 O⑴(X)和X(k)中 的迭代序號(hào)k，可以分別將其簡(jiǎn)單表示為σ (χ)和χ。通過研究L與M-I之間的無效地址的 比特表示，可以確定σ (χ)。χ < 2η的二進(jìn)制表示可以表示如下X = XlriXnI--X1X0, xi = 0^1,0^i<n(7)其中，Xlri是最高有效位(MSB)并且Xtl是最低有效位(LSB)。符號(hào)x[i: j]可以代表
一組連續(xù)的比特x^x^.....Xj，從MSB到LSB進(jìn)行排序。兩個(gè)比特串x[i1:jj和x[i2:j2]
的串聯(lián)可以表示為Xti1J1] |x[i2:j2]。如下，L和M-I之間的地址可以根據(jù)L-I的比特表示、按照它們的MSB進(jìn)行分組。 L-I的比特表示中0比特的數(shù)目可以表示為ζ。在L-I的比特表示中，從MSB到LSB排序， 其中0比特的序號(hào)集合可以表示為I'。例如，如果L-I = 1010100( 二進(jìn)制)，那么ζ = 4 并且Γ = {5，3，1，0}。如下，可以將從L至M-I的地址(或者1010101彡χ彡1111111) 分組為ζ = 4類
.C'丄11X X X X X :16 個(gè)整數(shù)，‘ C' 2 :1011X X X :8 個(gè)整數(shù)，· C' 3 :101011X :2 個(gè)整數(shù)，以及.C' 4 :1010101 :1 個(gè)整數(shù)。通過從左到右掃描L-I的比特表示、并且搜索0比特，可以確定定義了這4個(gè)類的 MSB。第一類C'工WMSB對(duì)應(yīng)于L-I的MSB到第一個(gè)0，并且將第一個(gè)0轉(zhuǎn)為1。第二類 C' 2 WMSB對(duì)應(yīng)于L-I的MSB到第二個(gè)0，并且將第二個(gè)0轉(zhuǎn)為1。以類似方式獲得每個(gè) 剩余的類的MSB。ζ個(gè)類中每個(gè)類的最小數(shù)可以表示為 其中，“U”是提供下一個(gè)更低整數(shù)值的底操作符。每個(gè)類可以由其最小數(shù)δ ‘ 1來指定。對(duì)于上述L-I = 1010100的例子，4個(gè)類中 的每個(gè)類的最小數(shù)可以給定為 ！ = 1100000、δ ‘ 2 = 1011000、δ ‘ 3 = 1010110和 δ ‘ 4 = 1010101。當(dāng)反轉(zhuǎn)比特時(shí)變?yōu)闊o效的一組整數(shù)需要確定ο (X)。雖然其順序是比特反轉(zhuǎn) 的，但是這些整數(shù)屬于上面所定義的類。比特反轉(zhuǎn)順序的無效整數(shù)的類可以表示為\ =πη(δ ‘ i)，i = 1，2，...，ζ，并且對(duì)應(yīng)的類可以表示為Q。從LSB到MSB排序， Jin(L-I)中0比特的序號(hào)集合可以表示為I。因此，如果xe Ci,那么πη(χ)彡L并且 x[I(i):0]彡SJKi):。]，其中，I(i)是集合I中的第i個(gè)元素。對(duì)于上述給出的L-I = 1010100 的例子，Jin(L-I) = 0010101、ζ = 4并且 I = {1，3，5，6}。比特反轉(zhuǎn)順序的 4 類 無效整數(shù)可以給定如下· C1 :X X X X Xll S1 = OOOOOII,‘ C2 :X X XllOl δ 2 = 0001101,.C3: X 110101:δ 3 = 0110101，以及‘ C4 1010101 δ4= 1010101。通過對(duì)每個(gè)類Ci中的無效映射的數(shù)目進(jìn)行計(jì)數(shù)，可以確定0至χ范圍內(nèi)的無效映 射ο (χ)的數(shù)目，i = i，2，...，z。類Ci中的無效映射的數(shù)目可以表示為Qi(X),并且可以 使用以下數(shù)據(jù)確定· δ j,· χ的MSB到第i個(gè)0比特的左邊1位，或者χ [n-1 I⑴+1]，以及·包括第i個(gè)0比特在內(nèi)的χ的剩余LSB，或者x[I⑴0]。χ的n-I(i)-l個(gè)MSB(由χ [n_l I⑴+1]給定)代表在χ之前出現(xiàn)過的、屬 于Ci的整數(shù)的數(shù)目。這些整數(shù)具有與Si相同、但是小于x[n-l:I(i)+l] SiEI⑴0] 的I(i)+1個(gè)LSB。χ的I(i)+1個(gè)LSB(由χ[I⑴0]給定)可以用于檢查是否 x^x[n-l:I(i)+l] SJKi):。]，或者等價(jià)地，是否 x[I(i):0]彡 δ“ α):0]。這樣檢查 出x自身是否映射到Ci中的無效整數(shù)，或者χ映射到的整數(shù)是否大于Ci中最后的無效整 數(shù)。在任一情況下，Oi(X)可以加1。Oi(X)在數(shù)學(xué)上可以表示為 σ (χ)等于對(duì)于ζ個(gè)類的所有Qi(X)的總和，并且可以表示為 采用以下偽代碼，可以實(shí)現(xiàn)使用式(9)和(10)計(jì)算σ (χ)的算法，其也稱為算法 3 ζ = L-I的比特表示中0比特的數(shù)目I = L-I的比特表示中0比特的序號(hào)集合，從LSB到MSBfor i = 1 to ζσ j(x) = x[n-l:I(i)+l]if x[I(i) :0]彡 δ 汀工⑴0]then Oi(X) = σ j(x)+lendend 以 L-I = 1010100、χ = 1001101、Jin(L-I) = 0010101、ζ = 4 以及 I = {1,3,5,
6}為例，圖7示出了 σ (χ)的計(jì)算過程。其中以比特反轉(zhuǎn)順序給出了無效整數(shù)的4個(gè)類C1
至C4。對(duì)于i = 1，δ ！ = 0000011 并且 I (1) = 1。因此，x[6:2] = 10011、x[l:0] = 01 并且 S1El = O] = 11。由于 x[l:0] < S1El = O],所以 O1(X) = χ[6:2] = 10011 = 19(10)， 其中“(10)”代表十進(jìn)制表示。對(duì)于i = 2，δ 2 = 0001101 并且 1(2) = 3。因此，x[6:4] = 100、x[3:0] = 1101 并且 δ2[3:0] = 1101。由于 χ[3:0] = δ2[3:0]，所以 σ 2 (χ) = χ[6:4]+1 = 101 = 5(10)。對(duì)于i = 3，δ 3 = 0110101 并且 I (3) = 5。因此，x[6] = l、x[5:0] = 001101 并 且 δ 3 [5:0] = 110101。由于 χ[5:0] < δ3[5:0]，所以 σ 3(χ) = χ [6] = 1 = 1(10)。對(duì)于i = 4，S4 = 1010101 并且 I (4) =6。因此，x[6:0] = 1001101 并且 δ4[6:0] =1010101。由于 χ[6:0] < δ4[6:0]，所以 σ4(χ) = 0 = 0_。隨后可以將 ο (χ)計(jì)算為 19+5+1+0 = 25(10)。如上所述，Φ (χ)可以迭代確定。對(duì)于第一次迭代k = 1，如上所述，可以針對(duì)線性 地址X確定σ⑴(χ)。對(duì)于第二次迭代k = 2，σ (1) (χ)加上χ可以獲得χ(2)。隨后，如上所 述，可以針對(duì)x(2)確定ο⑵(χ)。可以執(zhí)行K+1次迭代直到ο (κ+1)(χ) = σ (Χ)為止。隨 后，可以將Φ (x)設(shè)置為等于σ (κ+1) (x)。對(duì)于線性地址X，可以基于參數(shù)為L(zhǎng)的剪除式BRI映射y = β n, Jx)、如下確定交 織地址y。首先，中間地址ν可以計(jì)算為ν = χ+Φ (χ)(11)其中，如上所述，可以基于σ ω (χ)迭代地確定Φ (χ)。隨后，通過對(duì)中間地址ν應(yīng)用BRI映射，可以確定交織地址y，如下
y = JIn(V) = β n, L(X)(12)圖8示出了對(duì)于η = 8的情況、用于剪除式BRI的地址生成器800的設(shè)計(jì)的方框 圖。L-I的比特表示包括最大η-1個(gè)0比特。邏輯電路810接收L-I并且生成η-1個(gè)輸出 δ i [i 0]，i = 1，· · ·，η-1。對(duì)于每個(gè)δ i [i 0]輸出，邏輯電路810還生成使能信號(hào)en,以 指示該 [i:0]輸出是否有效。η-1個(gè)比較器的組812a至812g，接收來自邏輯電路810的η-1個(gè)輸出， 以及從線性地址x(k)獲得的第k次迭代的η-1個(gè)x(k)[i:0]輸入。每個(gè)比較器812將其x(k) [i:0]與其SJi = O]進(jìn)行比較，如果x(k)[i:0]小于SJi = O]則提供0(例如，邏輯低電平)， 否則提供1(例如，邏輯高電平)。1位全加器組820基于線形地址x(k)和比較器812的輸出來針對(duì)每次迭代k計(jì)算 σ (k) (χ) 0全加器組820包括η-2個(gè)δ i [i 0]輸出的η_2行加法器822a至822f。每行加 法器822接收X[n-l:i+l]以及來自上一行加法器的輸出(如果存在)。如果相關(guān)聯(lián)的比較 器812提供邏輯低電平，則每行加法器822生成Oi(X) =X[n-l:i+l]，或者，如果相關(guān)聯(lián)的 比較器812提供邏輯高電平，則每行加法器822生成Oi(X) =x[n-l:i+l]+l0如果叫信 號(hào)是邏輯低電平，則每行加法器822使來自上一行的輸出通過，并且，如果eni信號(hào)是邏輯 高電平，則每行加法器822對(duì)來自上一行的輸出與0i(X)求和。根據(jù)來自η-2個(gè)比較器812a至812f的控制信號(hào)、通過對(duì)x(k)的右移副本(其為 Oi(X))進(jìn)行累加，η-2行加法器822a至822f共同實(shí)現(xiàn)算法3，其中，x(k) =x+o婦)(χ)是對(duì) 于第k次迭代的加法器行的輸入。如果eni信號(hào)是邏輯高電平，則每行加法器822將Qi(X) 與來自上一行加法器的輸出進(jìn)行累加。最后一行加法器822f提供σ ω(χ)，在所有迭代完 成之后，其等于Φ (χ) ο每個(gè)1位全加器接收來自線性地址x(k)的第一輸入比特、來自上面另一個(gè)加法器 的第二輸入比特、來自左邊另一個(gè)加法器的輸入比特、以及來自邏輯單元810的eni信號(hào)。 每個(gè)加法器對(duì)這3個(gè)輸入比特求和，并且將求和比特提供給下面的加法器，并且將輸出比 特提供給右邊或下面的加法器。如果eni信號(hào)未申明，那么第一輸入比特輸出0。如果x[i:0]≥SJi:。]，每個(gè)比較器812生成1，否則生成0。每個(gè)比較器812將 其輸出作為輸入比特提供給同一行中的第一加法器。如果x[i:0] ≥ SJi = O],其有效地 將1加到Oi(X)0如果Siri(X)≥L-1，最后一行的加法器824生成的輸出對(duì)應(yīng)于將1加到 On^1(X)0由于Siri(X)的最大值是L-1，所以相等比較器812g是足夠的。來自最后一行加法器822f的輸出對(duì)應(yīng)于第k次迭代的σ ω(χ)。對(duì)于第一次迭 代，將X提供給加法器組820。對(duì)于每次后續(xù)迭代，一行加法器824將X與來自最后一行加 法器822f的σ (k) (χ)進(jìn)行求和，從而獲得x(k+1) = χ+ σ (k) (χ)，將其作為下一次迭代k+Ι的 新的線性地址進(jìn)行提供?？梢悦喀?1個(gè)時(shí)鐘周期對(duì)加法器組820的輸出進(jìn)行采樣，從而讀出Φ (χ)。為了盡 早終止，可以添加比較器(圖8中未示出)比較σ (k) (χ)和σ _) (χ)。如式(11)中所示， 一行加法器824將來自最后一行加法器822f的Φ (χ)與線性地址χ求和，并且提供中間地 址ν。如式(12)中所示，BRI單元826接收ν并且提供ν的比特反轉(zhuǎn)以作為剪除式BRI的 交織地址1。對(duì)于圖8中所示的設(shè)計(jì)，關(guān)鍵路徑延遲是2η-2級(jí)，其對(duì)于大多數(shù)可能的η取值，當(dāng)前集成電路(IC)加工技術(shù)可以滿足?？梢圆捎肵OR樹來實(shí)現(xiàn)比較器812，并且可能引入可 以忽略的延遲。圖9示出了圖8中邏輯電路810的設(shè)計(jì)的方框圖。在邏輯電路810內(nèi)，比特反轉(zhuǎn) 單元910接收L-I并且提供經(jīng)比特反轉(zhuǎn)的L-l。n-1個(gè)單元912a至912g接收經(jīng)比特反轉(zhuǎn) 的L-1，并且分別生成n-1個(gè)輸出SJLO]至δ7[7:0]。在SJkO]輸出的單元912i內(nèi)， 反轉(zhuǎn)器916接收經(jīng)比特反轉(zhuǎn)的L-I的第i個(gè)比特，并且為SJi = O]輸出提供eni信號(hào)。如 果第i個(gè)比特為零，則eh信號(hào)是邏輯高電平，否則是邏輯低電平。單元912i提供反轉(zhuǎn)器 916的輸出以及比特0至i-Ι作為發(fā)往圖8中相關(guān)聯(lián)的比較器812的SJkO]輸出。AND 門918使比特i+Ι至n-1為零輸出。圖10示出了用于基于算法2的前向剪除式BRI的地址生成器1000的設(shè)計(jì)的方框 圖。可以將長(zhǎng)度為N的分組分割成長(zhǎng)度為L(zhǎng)的P個(gè)子分組，其中，L、P和N可以各自是任何 恰當(dāng)?shù)恼麛?shù)。可以對(duì)每個(gè)子分組獨(dú)立進(jìn)行交織。P-I個(gè)模塊IOlOb至IOlOp分別計(jì)算子分組 1至P-I的無效映射的數(shù)目。用于子分組j的模塊1010計(jì)算從0至j · L-I的范圍內(nèi)無效 映射的數(shù)目，將其表示為Φ (j · L-1)，其中j = 1，...，P-1。P-I個(gè)部件剪除式BRI 1020b 至1020p可以分別從模塊IOlOb至IOlOp接收Φ (j · L-1)。部件剪除式BRI 1020a可以 接收用于Φ (0)的0。對(duì)于每個(gè)部件剪除式BRI 1020，可以使用Φ (j -L-l)初始化剪除式 BRI，從而對(duì)子分組j進(jìn)行交織。在一種設(shè)計(jì)中，對(duì)于每個(gè)部件剪除式BRI 1020可以使用順序剪除式BRI算法(例 如，算法1)。在另一種設(shè)計(jì)中，每個(gè)部件剪除式BRI 1020可以使用2L個(gè)加法器、2L個(gè)比較 器、復(fù)用器和控制邏輯對(duì)L個(gè)整數(shù)進(jìn)行并行交織。該并行設(shè)計(jì)可以適合于較小的L值，諸如 L 為 16。圖10中所示的設(shè)計(jì)充分利用了這一事實(shí)對(duì)于長(zhǎng)度為L(zhǎng)的子分組、在跨越2L個(gè)整 數(shù)的范圍內(nèi)至多可以存在L個(gè)無效映射。因此，第j個(gè)部件剪除式BRI將L個(gè)整數(shù)j 至 j · L+ Φ (j · L-l)映射到 j · L+ Φ (j · L-l)至 j · L+ Φ (j · L-l) +2L-1 范圍內(nèi)的前 L 個(gè)有效 的交織地址。部件剪除式BRI計(jì)算2L個(gè)總數(shù)j · L+ Φ (j · L-l)至j · L+ Φ (j · L-l) +2L-1、 將它們的比特反轉(zhuǎn)值與N-I進(jìn)行比較以確定它們是否是有效地址、并且將有效地址傳到復(fù) 用器。圖10中的前向剪除式BRI，使用串行部件剪除式BRI可以具有P倍的更高運(yùn)算速度， 或者使用并行部件剪除式BRI可以具有L倍的更高運(yùn)算速度。然而，對(duì)于更大的L值，前向 剪除式BRI的復(fù)雜度迅速增大。可以在Turbo編碼器(例如，如圖3中所示)中使用Turbo交織器，從而當(dāng)與系 統(tǒng)反饋成員卷積編碼器使用時(shí)，生成碼字的類隨機(jī)權(quán)重頻譜。通過將來自第一成員編碼器 310a的低權(quán)重奇偶校驗(yàn)序列與來自第二成員編碼器310b的高權(quán)重奇偶校驗(yàn)序列進(jìn)行配 對(duì)，Turbo交織器將輸入序列中的模式打亂。Turbo交織器可以是基于塊交織器，其在一個(gè) 方向上(例如，逐行)將線性地址序列寫入2D陣列，隨后對(duì)行項(xiàng)和列項(xiàng)運(yùn)用獨(dú)立的偽隨機(jī) 置換，并且隨后在另一個(gè)方向上(例如，逐列)讀取置亂后的地址。運(yùn)用到陣列的每一行中 的項(xiàng)的置換可以是基于線性同余序列。運(yùn)用到陣列的每一列中的項(xiàng)的置換可以是基于比特 反轉(zhuǎn)函數(shù)，類似于在信道交織器中使用的比特反轉(zhuǎn)函數(shù)。剪除可以用于Turbo交織器，從而 適應(yīng)可變分組大小。在一種設(shè)計(jì)中，可以如下實(shí)現(xiàn)Turbo交織器。首先，可以基于Turbo交織器的存儲(chǔ)器組架構(gòu)選擇小的正整數(shù)r。例如，r可以等于5 (如在UMB中)，使得Turbo交織器存儲(chǔ)器 由用于32行的Z = 32個(gè)組構(gòu)成。然后，確定使得的最小正整數(shù)η。這等價(jià)于找 到可以容納L項(xiàng)的最小大小的f X 2η陣列。由Z給定陣列中的行的數(shù)目，并且由2η給定陣 列中的列的數(shù)目?？梢越oZ行2η列的陣列填入線性地址序列0至M-I，從頂部到底部逐行填入，其中 M=2、2n。隨后，如下所述，可以對(duì)陣列的M項(xiàng)進(jìn)行置亂。隨后，可以從左到右逐列讀取M 個(gè)置亂后的項(xiàng)，從而獲得對(duì)應(yīng)于線性地址序列的交織地址序列。通過改變Z行的排列次序并且對(duì)每行中的2"項(xiàng)運(yùn)用獨(dú)立的置換，可以對(duì)陣列的項(xiàng) 進(jìn)行置亂?？梢砸员忍胤崔D(zhuǎn)的順序?qū)行進(jìn)行置亂。行置亂的結(jié)果是一組交織的行。使 用線性同余序列(LCS)遞歸可以對(duì)每行的2n項(xiàng)獨(dú)立進(jìn)行置亂，LCS遞歸的參數(shù)可以使用查 找表(LUT)、基于行標(biāo)號(hào)和η確定。LCS操作的結(jié)果是對(duì)于每行的一組交織的列值。還可 以交換LCS操作和行置換的順序。最后，相對(duì)于線性地址的順序，通過將交織的列值和行值 以相反的順序進(jìn)行組合，可以獲得交織地址。通過以與填入陣列(例如，逐行)相反的順序 (例如，逐列)讀取陣列中的交織的項(xiàng)，可以實(shí)現(xiàn)最后一個(gè)步驟。每個(gè)交織的項(xiàng)包含交織地 址。如果交織地址等于或者大于L則可以對(duì)其進(jìn)行剪除。下面以Turbo交織器為例描述了交織地址的生成過程。在本例子中，r = n = 3 且M = 26 = 64。如表2中所示，可以將6比特線性地址0至63逐行寫入23X 23陣列。對(duì) 于其中L = 44的例子，在表2中以粗體文本示出有效線性地址0至43，并且以正常文本示 出無效線性地址44至63。表2-逐行線性地址寫入
0000010100111001011101110000123456700189101112131415010161718192021222301124252627282930311003233343536373839101404142434445464711048495051525354551115657585960616263可以以比特反轉(zhuǎn)的順序?qū)﹃嚵械?行進(jìn)行置亂。表3示出了行置換之后陣列中的 項(xiàng)。表3-行置換之后陣列中的項(xiàng)
可以基于LCS遞歸對(duì)每行中的項(xiàng)進(jìn)行置亂。例如，對(duì)于8行的8次LCS遞歸的模 可以是5、7、5、7、1、1、1和7?？梢匀缦滤鲞M(jìn)行每行的LCS遞歸。表4示出了 LCS遞歸之 后每行中的已置亂的項(xiàng)。表4-LCS遞歸之后每行中的已置亂的項(xiàng) 隨后，可以逐列讀取交織地址。不采用剪除，交織地址序列可以給定為5、39、21、 55、9、41、25、63、2等。采用剪除等于或者大于L = 44的地址，交織地址序列可以給定為5、 39、21、9、41、25、2 等?？梢酝ㄟ^下列Turbo交織器函數(shù)指定(r+n)比特線性地址χ到(r+n)比特交織地 址y的映射y =Prn(X)(13)其中，P r,n()是Turbo交織器函數(shù)。可以將不采用剪除的Turbo交織器函數(shù)表示為 其中，Jij )是r比特BRI函數(shù)，并且LUT是查找表，其對(duì)于每個(gè)η存儲(chǔ)次LCS 遞歸的模。式(14)提供了交織地址的兩個(gè)部分。比特反轉(zhuǎn)函數(shù)2η· πΓ(χ mod 2r)確定第一 部分，其提供可應(yīng)用于指定行中所有2n項(xiàng)的行值。LCS函數(shù)確定第二部分，其提供在范圍0 至2n-l內(nèi)的列值。通過將行值和列值進(jìn)行合并獲得交織地址。對(duì)于上述具有參數(shù)r = n = 3并且沒有剪除的示例Turbo交織器，可以基于式(14) 中的Turbo交織器函數(shù)將線性地址χ = 010001 = 17(10)映射到交織地址y，如下 可以使用式(14)中的Turbo交織器函數(shù)來生成不采用剪除的交織地址。采用剪 除，通過式(14)生成的交織地址可能無效，并且并非在范圍0至χ內(nèi)的所有整數(shù)都具有有 效映射。對(duì)于0與χ之間的所有線性地址可以生成有效交織地址的剪除式Turbo交織器函 數(shù)，可以表示為y = λΓ>η(χ, L) = Pr,n(v)(15)其中，Ar,n(x,L)是剪除式Turbo交織器函數(shù)，并且ν是使得0至ν的范圍正好包 含x+1個(gè)有效映射的最小整數(shù)。如果L = 2”n，那么沒有剪除的地址，并且ν = X且λ^η(χ，υ = Ρμ(Χ)。然而， 如果L < 2rt，那么存在剪除的地址，并且剪除式Turbo交織器函數(shù)可以表示為y = Xrn(x，L) = pr,n(x+Tr,n(x，L))(16)其中，v = x+、,n(x，L)，并且、,n(x，L)是添加到χ的無效映射的最小數(shù)目，其使 得當(dāng)通過Turbo交織器函數(shù)進(jìn)行映射時(shí)，從0至ν的范圍正好包含x+1個(gè)有效地址。隨后， 如果可以確定τ r,n(x, L)，就可以采用Turbo交織器函數(shù)實(shí)現(xiàn)剪除式Turbo交織器函數(shù)。
可以采用下面的偽代碼實(shí)現(xiàn)順序剪除式Turbo交織器算法，其也稱為算法4 i = 0 τ=0
while(i < χ) ν = i+ τ
y = 2" ·π,.(ν mod 2") +
丄'、L
if y ^ L
then τ = τ +1 else λ r,n(i, L) = y i = i+1
+ 1 mod 2"
χ LUT (v mod 2
mod 2"
end
20
end式(14)中的Turbo交織器函數(shù)包括比特反轉(zhuǎn)函數(shù)和LCS函數(shù)。對(duì)于剪除式BRI， 可以如上所述確定對(duì)于比特反轉(zhuǎn)函數(shù)的無效映射的數(shù)目?？梢匀缦滤龃_定對(duì)于LCS函數(shù) 的無效映射的數(shù)目?？梢詫CS函數(shù)的結(jié)果與比特反轉(zhuǎn)函數(shù)的結(jié)果合并，從而確定、,n(x， L)?？梢酝ㄟ^下列遞歸來定義線性同余序列Yi+1 = (a · Yi+c)mod m,i 彡 0 (17)其中，m>0是模數(shù)，a 是乘數(shù)，0 彡 a<m，c是增量，0彡c < m，并且YiIS是線性同余序列中的第i個(gè)元素。可以示出，只要滿足下列條件，LCS就生成0至m-1之間的所有整數(shù)，并且具有長(zhǎng) 度為m的完整周期l.c 禾口 m 互質(zhì)，2. (a-Ι)是m的每個(gè)質(zhì)因子的倍數(shù)，并且3.如果m是4的倍數(shù)，那么(a_l)是4的倍數(shù)。用于Turbo交織器的線性同余序列可以具有固定參數(shù)a = 1和m = 2n，諸如在UMB 中。增量c可以是奇常數(shù)，其可以存儲(chǔ)在查找表中。序列中的起始元素Ytl可以選擇為等于 c或者某些其他數(shù)值。該模數(shù)m、乘數(shù)a和增量c的選擇滿足了上面給定的三個(gè)條件。因 此，線性同余序列具有完整周期。在該情況下，可以通過Xi = s(i)給出序列元素，其中s( )可以如下給出s(c, m, χ) = c · (x+l)mod m,0 ^ χ < m(18)可以根據(jù)式(18)、使用η-比特加法器和ηΧη無符號(hào)乘法器、在硬件中生成地址。參考式(18)，感興趣的是0與某數(shù)α ’之間的整數(shù)的數(shù)目，根據(jù)式(18)，α ’的 映像在0與某數(shù)β ‘之間，其中，α ‘彡0并且β ‘彡0。例如，α ‘可以等于χ+1，并且 β ‘可以等于剪除式交織器大小L。通過逐步處理式(18)中的數(shù)值序列，并且對(duì)于所有 Ο^χ^ α ‘將s(i)與β'進(jìn)行比較，可以直接計(jì)算出這些整數(shù)的數(shù)目(即，無效映射的 數(shù)目)。這種計(jì)算無效映射數(shù)目的直接方法，具有與χ成正比的復(fù)雜度。下面描述的算法， 可以以與1ο&(Χ)成正比的復(fù)雜度有效計(jì)算無效映射數(shù)目?？梢匀缦露x一組整數(shù)I:I(c, m, α ‘ , β ‘ ) = {χ 0 ^ χ < α ‘ , 0 ^ s (c, m, χ) < β ‘ , α ‘彡 0， β ‘ ^ 0} (19)集合I包含從0至α ‘ -1、基于LCS函數(shù)在0和β ‘之間具有有效映射的所有數(shù)字。集合I中的元素的數(shù)目可以表示為|1|，并且可以給定為I =S ‘ (c，m，α ‘，β ‘ ) = S(c，m，α，β )+Iqk2Ii^k1 β+k2 α (20)其中，
其中，
其中，
、并且 K 是常數(shù)。 可以用至多l(xiāng)o&(m)個(gè)步驟來迭代地估計(jì)式(27)中4個(gè)Dedekind求和的組合，
如下
并且 通過確定式(22)中對(duì)S(c，m，α, β)的求和，可以確定集合I中的元素?cái)?shù)目。該 求和過程包括整數(shù)地板函數(shù)(floor function)，并且不具有封閉形式的表達(dá)式?？梢允褂?“鋸齒(saw-tooth) ”函數(shù)((χ))而不是地板函數(shù)來表示式(22)。鋸齒函數(shù)((χ))可以表示 為
并且
0 χ不是整數(shù)
J χ整數(shù)
可以使用鋸齒函數(shù)來定義廣義Dedekind求和d(c，m, u)，如下
(24)
可以使用該廣義Dedekind求和來表示式(22)，如下 集合扎，η(α' , β ‘)包括小于α'的整數(shù)，當(dāng)比特反轉(zhuǎn)時(shí)，該α ‘的r個(gè)LSB構(gòu) 成r比特?cái)?shù)，該r比特?cái)?shù)大于由β'的r個(gè)MSB構(gòu)成的數(shù)。集合Ud' , β ‘)中整數(shù)的數(shù)目可以表示為μ ‘ r,n(a ‘ , β ‘)，并且可以
確定如下 在式(32)中，存在個(gè)完整列，其每個(gè)完整列具有|V-個(gè)無效映
射。最后一列具有武f(a'-l) mod 2% ^ 個(gè)無效映射?？梢匀缟纤龅膶?duì)剪除式BRI
的 Φ()那樣，確定 ΦΓ( ),Χ = (α ‘ -1) mod 2\L= ^ +1 并且 M = 2\集合Kr,n(c，a ‘ , β ‘)可以如下定義
,,、[1 如果C關(guān)0或者C mod /I = 0
啦，c) = io其它； 在美國(guó)臨時(shí)申請(qǐng)No. 61/016，045中，描述了為基于式(28)的4個(gè)Dedekind求和的 組合確定d' (c,m,ci,c2,c3,c4)的有效算法。還可以使用在美國(guó)臨時(shí)申請(qǐng)No. 61/016，045 中所描述的硬件結(jié)構(gòu)來有效確定4個(gè)Dedekind求和的組合。可以定義一組整數(shù)‘ , β ‘)，如下 集合Jr,n(a' , β ‘)包含從0至a' _1、具有使得P r,n(x)彡β ‘的無效映射 的所有整數(shù)。可以各自以r+n比特代表a ‘和β ‘。集合Jr, n( a ‘，β ‘)中整數(shù)的數(shù)目可 以表示為μ r,n(x，L)。集合Jr,n(a' , β ‘)可以表示為 其中，Hr,n(a' , β ‘)是一組具有無效映射的整數(shù)，其可以通過針對(duì)χ的r個(gè)LSB 運(yùn)用比特反轉(zhuǎn)函數(shù)nj )進(jìn)行確定，
是一組具有無效映射的整數(shù)，其可以通過針對(duì)χ的η個(gè)MSB運(yùn) 用LCS函數(shù)進(jìn)行確定，并且“U”代表并集操作。集合Hr,n(a'，β')可以如下定義 集合Kr,n(c，α ' , β ')包括小于α ‘的整數(shù)，⑴當(dāng)比特反轉(zhuǎn)時(shí)，該α ‘的r個(gè) LSB與β ‘的r個(gè)MSB交疊，并且(ii)當(dāng)通過具有模數(shù)2n并且恰當(dāng)定義的乘數(shù)c的LCS函 數(shù)映射時(shí)，該α ’的η個(gè)MSB構(gòu)成的η比特?cái)?shù)大于或者等于由β集合Kr,n(c，α ‘ β ‘)中整數(shù)的數(shù)目可以表示為μ “ 可以確定如下
中
的η個(gè)LSB構(gòu)成的數(shù)。 n(c, a ‘ , β ‘)，并且
(34)其 M = LUT
(36)



可以如式(21)中所示以及如上所述確定S' (u，2n，a 集合U a ‘ , β ‘)中整數(shù)的總數(shù)可以表示為 μΓ,η(α ‘，β ‘ ) = μ ‘ r,n(a ‘，β ‘ ) + μ 〃 r,n(a ‘，β
對(duì)于長(zhǎng)度為L(zhǎng)的剪除式Turbo交織器，其中，η是使得L ^ 2r+n的最小正整數(shù)，可以 如下將線性地址X映射到交織地址y。首先，可以基于式(38)確定在范圍0至Xa) = X內(nèi) 無效映射的數(shù)目//^(x + l，L)，a ‘ = x+l并且β ‘ =L0隨后，為了包括剪除后的地址，可 以將該范圍擴(kuò)展到χ(2)=·ν+// &+ι，: )。隨后，可以確定在從0至^2)范圍內(nèi)無效映射的數(shù) 目。該過程可以重復(fù)，直到達(dá)到正好包括x+1個(gè)有效地址的最小大小的范圍為止。 n(x，L)
在第(k+Ι)次迭代的無效映射的數(shù)目可以給定為
在所有迭代完成之后，可以提供最后一個(gè)值乂i+1)(x + l，L)作為式(16)中的τ 隨后，可以使用式(16)、基于、,n(x，L)確定交織地址y。 可以采用下面的偽代碼實(shí)現(xiàn)迭代地確定Tr,n(x，L)的算法，其也稱為算法5: 對(duì)于線性地址χ的交織地址y，可以基于參數(shù)為L(zhǎng)的剪除式Turbo交織器函數(shù)y = Xr,n(X，L)如下確定。首先，可以計(jì)算中間地址V，如下
(41)隨后，通過對(duì)中間地址ν運(yùn)用Turbo交織器函數(shù)P (ν)，可以確定交織地址y，如 下
(42)可以如式(14)或者某些其他方式中所示實(shí)現(xiàn)Turbo交織器函數(shù)。圖11示出了用于剪除式交織器的地址生成器1100的設(shè)計(jì)的方框圖，該剪除式交 織器可以是剪除式BRI、剪除式Turbo交織器等。地址生成器1100可以用于圖2中的信道交 織器250、圖3中的Turbo交織器320、圖5中的Turbo交織器530等。在地址生成器1100 內(nèi)，單元1110接收線性地址χ并且確定對(duì)應(yīng)于χ的無效映射的總數(shù)目(例如，Φ(χ)或者 τ r,n(x, L))。單元1110可以實(shí)現(xiàn)用于剪除式BRI的算法2和3、用于剪除式Turbo交織器 的算法5、或者用于其他類型交織器的某些其他算法。如上所述，單元1110可以迭代計(jì)算無 效映射的總數(shù)目。求和器1112將線性地址χ與無效映射的總數(shù)目求和，并且提供中間地址V。非剪 除式交織器函數(shù)1120接收中間地址v，并且提供交織地址y。函數(shù)1120可以實(shí)現(xiàn)比特反轉(zhuǎn) 函數(shù)，并且提供中間地址ν的比特反轉(zhuǎn)版本作為交織地址y。函數(shù)1120還可以實(shí)現(xiàn)式(14) 中所示的Turbo交織器函數(shù)、式(17)或式(18)中所示的LCS函數(shù)、或者某些其他交織器函數(shù)。圖12示出了用于剪除式解交織器的地址生成器1200的設(shè)計(jì)的方框圖，該剪除式 解交織器可以是剪除式比特反轉(zhuǎn)解交織器、剪除式Turbo解交織器等。地址生成器1200可 以用于圖4中的信道解交織器420、圖5中的Turbo解交織器540等。在地址生成器1200 內(nèi)，非剪除式解交織器函數(shù)1210接收交織地址y，并且提供中間地址ν。函數(shù)1210可以實(shí) 現(xiàn)比特反轉(zhuǎn)函數(shù)，并且提供交織地址y的比特反轉(zhuǎn)版本作為中間地址ν。函數(shù)1210還可以 實(shí)現(xiàn)Turbo解交織器函數(shù)、LCS函數(shù)、或者某些其他解交織器函數(shù)。單元1220接收中間地 址ν并且確定對(duì)應(yīng)于ν的無效映射的總數(shù)目(諸如僅以一次迭代進(jìn)行)。單元1220可以實(shí) 現(xiàn)用于剪除式比特反轉(zhuǎn)解交織器的算法2和3、用于剪除式Turbo解交織器的算法5、或者 用于其他類型解交織器的某些其他算法。求和器1222從中間地址ν中減去無效映射的總 數(shù)目，并且提供線性地址X。圖13示出了用于重新排序數(shù)據(jù)的過程1300的設(shè)計(jì)。過程1300可以由用于數(shù)據(jù) 發(fā)送的發(fā)射機(jī)、用于數(shù)據(jù)接收的接收機(jī)、或者某些其它實(shí)體來實(shí)現(xiàn)。過程1300可以用于信 道交織、Turbo交織、信道解交織、Turbo解交織等?？梢越邮沾笮長(zhǎng)的剪除式交織器的第一地址(方框1312)?？梢源_定對(duì)應(yīng)于該 第一地址的無效映射的總數(shù)目(例如，Φ(χ)或、,n(x，L))(方框1314)。隨后，可以基于 第一地址和無效映射的總數(shù)目確定剪除式交織器的第二地址(方框1316)。第一和第二地 址可以各自包含b個(gè)比特，并且可以在0至L-I范圍內(nèi)，其中，(M/2) < L<M并且M= 2b。 b可以等于剪除式BRI的η或者用于Turbo交織器的r+n?？梢曰诘谝缓偷诙刂穼?duì)數(shù) 據(jù)進(jìn)行重新排序(方框1318)。
對(duì)于交織，第一地址可以包含線性地址，并且第二地址可以包含交織地址。對(duì)于方 框1318，可以將線性地址處的數(shù)據(jù)值映射到交織地址，從而對(duì)數(shù)據(jù)進(jìn)行交織。在一種設(shè)計(jì) 中，剪除式交織器可以包含剪除式比特反轉(zhuǎn)交織器。隨后，可以通過(i)將線性地址與無效 映射的總數(shù)目求和從而獲得中間地址、以及(ii)提供中間地址的比特反轉(zhuǎn)版本作為交織 地址，從而確定交織地址。在另一種設(shè)計(jì)中，剪除式交織器可以包含剪除式Turbo交織器。 隨后，可以通過⑴將線性地址與無效映射的總數(shù)目求和從而獲得中間地址、以及(ii)基 于中間地址的非剪除式交織器函數(shù)確定交織地址，從而確定交織地址。非剪除式交織器函 數(shù)可以包含(i)用于陣列中的多個(gè)行的第一映射函數(shù)(例如，比特反轉(zhuǎn)函數(shù))，以及(ii)用 于每一行中的多個(gè)項(xiàng)的第二映射函數(shù)(例如，LCS函數(shù))。對(duì)于解交織，第一地址可以包含交織地址，并且第二地址可以包含線性地址。對(duì)于 方框1318，可以將交織地址處的數(shù)據(jù)值映射到線性地址，從而對(duì)數(shù)據(jù)進(jìn)行解交織。在一種設(shè) 計(jì)中，剪除式交織器可以包含剪除式比特反轉(zhuǎn)交織器。隨后，可以通過(i)基于交織地址的 比特反轉(zhuǎn)版本確定中間地址、以及(ii)從中間地址中減去無效映射的總數(shù)目，從而獲得線 性地址，以確定線性地址。在另一種設(shè)計(jì)中，剪除式交織器可以包含剪除式Turbo交織器。 隨后，可以通過(i)基于交織地址的非剪除式解交織器函數(shù)確定中間地址，以及(ii)從中 間地址中減去無效映射的總數(shù)目，從而獲得線性地址，以確定線性地址。在一種設(shè)計(jì)中，可以迭代地確定無效映射的總數(shù)目，例如，針對(duì)預(yù)定次數(shù)的迭代 (例如，n-1次迭代)，或者直到兩次連續(xù)迭代獲得相同的無效映射總數(shù)目為止。對(duì)于不同 類型的剪除式交織器，可以以不同方式進(jìn)行每次迭代。在一個(gè)設(shè)計(jì)中，該設(shè)計(jì)可以應(yīng)用于剪除式BRI以及其他可能的剪除式交織器，對(duì) 于每次迭代k，可以基于第一地址和該迭代的初始值來確定臨時(shí)地址(例如，χω)。對(duì)于第 一次迭代，初始值可以等于0，并且對(duì)于每次后續(xù)迭代，初始值可以等于來自前一次迭代的 無效映射的數(shù)目(例如，ο(Η)(Χ))。隨后，可以確定在0到臨時(shí)地址(例如，σω(Χ))范 圍內(nèi)無效映射的數(shù)目。對(duì)于剪除式BRI，可以標(biāo)識(shí)出L-I的比特表示中的零比特。例如，如 上所述，可以基于臨時(shí)地址、L-I的比特表示、以及L-I的比特表示中的0比特的位置來確 定L-I的比特表示中對(duì)每個(gè)0比特的計(jì)數(shù)值(例如，Oi(X)) 0例如，如在式(10)中所示， 可以對(duì)L-I的比特表示中所有0比特的計(jì)數(shù)值進(jìn)行求和，從而獲得在0到臨時(shí)地址范圍內(nèi) 的無效映射的數(shù)目。在一個(gè)設(shè)計(jì)中，該設(shè)計(jì)可以應(yīng)用于剪除式Turbo交織器以及其他可能的剪除式交 織器，對(duì)于每次迭代k，可以基于第一地址與該迭代的初始值的總和來確定臨時(shí)地址(例 如，x(k))。對(duì)于第一次迭代，初始值可以等于0，并且對(duì)于每次后續(xù)迭代，初始值可以等于來 自前一次迭代的無效映射的合并的數(shù)目(例如，/^々(χ + ΙΛ))。例如，如在式(32)中所 示，可以基于由第一映射函數(shù)所確定的第一計(jì)數(shù)函數(shù)，來確定在0至臨時(shí)地址范圍內(nèi)的無 效映射的第一數(shù)目(例如，μ ‘ r,n(a ‘，β ‘))。例如，如在式(34)中所示，可以基于由 第二映射函數(shù)所確定的第二計(jì)數(shù)函數(shù)，來確定在0至臨時(shí)地址范圍內(nèi)的無效映射的第二數(shù) 目(例如，μ “ r,n(a ‘ , β ‘))。例如，如在式(38)中所示，可以基于無效映射的第一數(shù) 目和無效映射的第二數(shù)目，來確定對(duì)于迭代的無效映射的合并的數(shù)目(例如，， β ‘))。第一計(jì)數(shù)函數(shù)可以基于比特反轉(zhuǎn)函數(shù)。第二計(jì)數(shù)函數(shù)可以基于LCS函數(shù)，并且可 以包含Dedekind求和的組合。還可以以其他形式定義第一和第二計(jì)數(shù)函數(shù)以用于其他映射函數(shù)。本領(lǐng)域的技術(shù)人員將理解，可以使用多種不同技術(shù)和技巧中的任何一種代表信息 和信號(hào)。例如，可以通過電壓、電流、電磁波、磁場(chǎng)或者粒子、光場(chǎng)或者例子、或者其任何組合 來表示可以貫穿上述說明所參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、比特、符號(hào)和碼片。本領(lǐng)域的技術(shù)人員還將意識(shí)到，可以將結(jié)合這里的公開所描述的各個(gè)示例性邏輯 塊、模塊、電路和算法步驟實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或者二者的組合。為了清楚地說明 硬件和軟件的這種可交換性，上面一般根據(jù)它們的功能對(duì)各個(gè)示例性部件、方框、模塊、電 路和步驟進(jìn)行描述。將這種功能實(shí)現(xiàn)為硬件還是軟件取決于特定的應(yīng)用和施加在整個(gè)系統(tǒng) 上的設(shè)計(jì)約束。對(duì)于每種特定應(yīng)用，熟練的技術(shù)人員可以以不同方式實(shí)現(xiàn)所描述的功能，但 是不應(yīng)該將這些實(shí)現(xiàn)判決解釋為造成脫離本公開的保護(hù)范圍。結(jié)合這里的公開所描述的各種說明性邏輯塊、模塊和電路，可以采用通用處理器、 數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或者其它可編程 邏輯器件、分立門或晶體管邏輯、分立硬件組件、或者設(shè)計(jì)為執(zhí)行這里所描述的功能的任何 組合來實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，或者，處理器可以是任何常規(guī)處理器、控 制器、微控制器、或者狀態(tài)機(jī)。還可以將處理器實(shí)現(xiàn)為計(jì)算器件的組合，例如，DSP和微處 理器的組合、多個(gè)微處理器、一個(gè)或多個(gè)微處理器與DSP內(nèi)核的結(jié)合、或者任何其它這種配 置。可以直接在硬件、處理器執(zhí)行的軟件模塊、或者兩者的組合中對(duì)結(jié)合這里的公開 描述的方法或者算法的步驟進(jìn)行具體化。軟件模塊可以位于RAM存儲(chǔ)器、閃存、ROM存儲(chǔ)器、 EPR0M存儲(chǔ)器、EEPR0M存儲(chǔ)器、寄存器、硬盤、可移動(dòng)磁盤、CD-ROM、或者本領(lǐng)域中已知的任 何其它形式的存儲(chǔ)媒體中。示例性存儲(chǔ)介質(zhì)可以耦合到處理器，使得處理器可以從存儲(chǔ)介 質(zhì)讀取信息并且將信息寫入存儲(chǔ)介質(zhì)。可替換地，可以將存儲(chǔ)介質(zhì)集成到處理器。處理器 和存儲(chǔ)介質(zhì)可以位于ASIC內(nèi)。ASIC可以位于用戶終端中?？商鎿Q地，處理器和存儲(chǔ)介質(zhì)可 以作為分立元件位于用戶終端中。在一個(gè)或多個(gè)示例性設(shè)計(jì)中，可以在硬件、軟件、固件或者其組合內(nèi)實(shí)現(xiàn)所描述的 功能。如果在軟件中實(shí)現(xiàn)，可以將功能作為一條或多條指令或者代碼存儲(chǔ)在計(jì)算機(jī)可讀介 質(zhì)上或者進(jìn)行發(fā)送。計(jì)算機(jī)可讀介質(zhì)包括計(jì)算機(jī)存儲(chǔ)介質(zhì)和包括有助于將計(jì)算機(jī)程序從一 個(gè)地方傳送到另一個(gè)地方的任何介質(zhì)的通信介質(zhì)。存儲(chǔ)介質(zhì)可以是通用或?qū)Ｓ糜?jì)算機(jī)可 以訪問的任何可用介質(zhì)。通過舉例而不是限制的方式，這種計(jì)算機(jī)可讀介質(zhì)可以包含RAM、 R0M、EEPR0M、⑶-ROM或者其它光盤存儲(chǔ)、磁盤存儲(chǔ)或其它磁存儲(chǔ)器件、或者可以用于以指令 或者數(shù)據(jù)結(jié)構(gòu)的形式攜帶或者存儲(chǔ)所期望程序代碼并且可以通過通用或?qū)Ｓ糜?jì)算機(jī)、或者 通用或?qū)Ｓ锰幚砥髟L問的任何其它介質(zhì)。同時(shí)，可以將任何連接恰當(dāng)?shù)胤Q為計(jì)算機(jī)可讀介 質(zhì)。例如，如果使用同軸電纜、光纜、雙絞線、數(shù)字用戶線(DSL)、或者諸如紅外、無線電和微 波的無線技術(shù)從網(wǎng)站、服務(wù)器、或者其它遠(yuǎn)程源發(fā)送軟件，那么將同軸電纜、光纜、雙絞線、 DSL、或者諸如紅外、無線電和微波的無線技術(shù)包括在介質(zhì)的定義中。如這里所使用的磁盤 和光盤包括壓縮光盤(CD)、激光光盤、光盤、數(shù)字多用光盤(DVD)、軟盤和藍(lán)光光盤，其中， 磁盤通常磁性復(fù)制數(shù)據(jù)，而光盤通常采用激光光學(xué)復(fù)制數(shù)據(jù)。也應(yīng)該將上述組合包括在計(jì) 算機(jī)可讀介質(zhì)的范圍內(nèi)。提供本公開的前述說明，從而使本領(lǐng)域的任何技術(shù)人員能夠制造或者使用本公開。對(duì)本公開的各種修改對(duì)于本領(lǐng)域的技術(shù)人員將是顯而易見的，并且這里所定義的一般 原理可以應(yīng)用于其它變化，而不脫離本公開的范圍。因此，本公開不是旨在限制于這里所描 述的例子和設(shè)計(jì)，而是要符合與這里所公開的原理和新穎特征相一致的最寬保護(hù)范圍。
權(quán)利要求
一種對(duì)數(shù)據(jù)進(jìn)行處理的方法，包括接收剪除式交織器的第一地址；確定對(duì)應(yīng)于所述第一地址的無效映射的總數(shù)；基于所述第一地址和所述無效映射的總數(shù)確定所述剪除式交織器的第二地址；以及基于所述第一地址和所述第二地址對(duì)數(shù)據(jù)進(jìn)行重新排序。
2.如權(quán)利要求1所述的方法，其中，所述第一地址包括線性地址，并且所述第二地址包 括交織地址，并且其中，對(duì)數(shù)據(jù)進(jìn)行重新排序的步驟包括將所述線性地址處的數(shù)據(jù)值映射到所述交織地址，從而對(duì)所述數(shù)據(jù)進(jìn)行交織。
3.如權(quán)利要求2所述的方法，其中，所述剪除式交織器包括剪除式比特反轉(zhuǎn)交織器，并 且其中，確定所述第二地址的步驟包括將所述線性地址與所述無效映射的總數(shù)求和，從而獲得中間地址；以及 提供所述中間地址的比特反轉(zhuǎn)版本作為所述交織地址。
4.如權(quán)利要求2所述的方法，其中，確定所述第二地址的步驟包括 將所述線性地址與所述無效映射的總數(shù)求和，從而獲得中間地址；以及 基于所述中間地址的非剪除式交織器函數(shù)確定所述交織地址。
5.如權(quán)利要求4所述的方法，其中，所述非剪除式交織器函數(shù)包括用于陣列中的多個(gè) 行的第一映射函數(shù)以及用于每一行中的多個(gè)項(xiàng)的第二映射函數(shù)。
6.如權(quán)利要求4所述的方法，其中，所述非剪除式交織器函數(shù)包括比特反轉(zhuǎn)函數(shù)和線 性同余序列(LCS)函數(shù)。
7.如權(quán)利要求1所述的方法，其中，所述第一地址包括交織地址，并且所述第二地址包 括線性地址，并且其中，對(duì)數(shù)據(jù)進(jìn)行重新排序的步驟包括將所述交織地址處的數(shù)據(jù)值映射到所述線性地址，從而對(duì)所述數(shù)據(jù)進(jìn)行解交織。
8.如權(quán)利要求7所述的方法，其中，所述剪除式交織器包括剪除式比特反轉(zhuǎn)交織器，并 且其中，確定所述第二地址的步驟包括基于所述交織地址的比特反轉(zhuǎn)版本確定中間地址；以及 從所述中間地址中減去所述無效映射的總數(shù)，從而獲得所述線性地址。
9.如權(quán)利要求7所述的方法，其中，確定所述第二地址的步驟包括 基于所述交織地址的非剪除式解交織器函數(shù)確定中間地址；以及從所述中間地址中減去所述無效映射的總數(shù)，從而獲得所述線性地址。
10.如權(quán)利要求1所述的方法，其中，迭代地確定所述無效映射的總數(shù)。
11.如權(quán)利要求10所述的方法，其中，所述無效映射的總數(shù)的確定是通過預(yù)定次數(shù)的 迭代進(jìn)行的，或者是通過直到兩次連續(xù)迭代獲得相同的無效映射總數(shù)為止進(jìn)行的。
12.如權(quán)利要求10所述的方法，其中，對(duì)于每次迭代，確定所述無效映射的總數(shù)的步驟 包括基于所述第一地址與該次迭代的初始值之總和確定臨時(shí)地址；以及 確定在0至所述臨時(shí)地址的范圍內(nèi)的無效映射的數(shù)目。
13.如權(quán)利要求12所述的方法，其中，對(duì)于第一次迭代，所述初始值等于0，并且對(duì)于每 次后續(xù)迭代，所述初始值等于來自前一次迭代的所述無效映射的數(shù)目。
14.如權(quán)利要求12所述的方法，其中，所述剪除式交織器具有大小L，并且其中，確定在0至所述臨時(shí)地址的所述范圍內(nèi)的所述無效映射的數(shù)目的步驟包括 標(biāo)識(shí)L-I的比特表示中的0比特；基于所述臨時(shí)地址、所述L-I的比特表示以及每個(gè)0比特在所述L-I的比特表示中的 位置，確定在所述L-I的比特表示中對(duì)該0比特的計(jì)數(shù)值；以及對(duì)所述L-I的比特表示中的所有0比特的計(jì)數(shù)值進(jìn)行求和，從而獲得在0至所述臨時(shí) 地址的所述范圍內(nèi)的所述無效映射的數(shù)目。
15.如權(quán)利要求5所述的方法，其中，確定所述無效映射的總數(shù)的步驟包括 基于所述第一映射函數(shù)確定所述第一地址的無效映射的第一數(shù)目； 基于所述第二映射函數(shù)確定所述第一地址的無效映射的第二數(shù)目；以及 基于無效映射的所述第一數(shù)目和所述第二數(shù)目確定所述無效映射的總數(shù)。
16.如權(quán)利要求5所述的方法，其中，迭代地確定所述無效映射的總數(shù)，并且其中，對(duì)于 每次迭代，確定所述無效映射的總數(shù)的步驟包括基于所述第一地址與該次迭代的初始值之總和，確定臨時(shí)地址； 基于由所述第一映射函數(shù)確定的第一計(jì)數(shù)函數(shù)，確定在0至所述臨時(shí)地址的范圍內(nèi)的 無效映射的第一數(shù)目；基于由所述第二映射函數(shù)確定的第二計(jì)數(shù)函數(shù)，確定在0至所述臨時(shí)地址的范圍內(nèi)的 無效映射的第二數(shù)目；以及基于無效映射的所述第一數(shù)目和所述第二數(shù)目確定該次迭代的無效映射的合并的數(shù)目。
17.如權(quán)利要求16所述的方法，其中，對(duì)于第一次迭代，所述初始值等于0，并且對(duì)于每 次后續(xù)迭代，所述初始值等于來自前一次迭代的所述無效映射的合并的數(shù)目。
18.如權(quán)利要求16所述的方法，其中，基于所述第一映射函數(shù)的比特反轉(zhuǎn)函數(shù)確定所 述第一計(jì)數(shù)函數(shù)。
19.如權(quán)利要求16所述的方法，其中，基于所述第二映射函數(shù)的線性同余序列(LCS)函 數(shù)確定所述第二計(jì)數(shù)函數(shù)。
20.如權(quán)利要求16所述的方法，其中，所述第二計(jì)數(shù)函數(shù)包括Dedekind求和的組合。
21.如權(quán)利要求1所述的方法，其中，所述第一地址和所述第二地址各自包括b個(gè)比特， 并且所述第一地址和所述第二地址各自在0至L-I的范圍內(nèi)，其中，L是所述剪除式交織器 的大小，其中(M/2) < L <M并且M = 2b。
22. 一種用于對(duì)數(shù)據(jù)進(jìn)行處理的裝置，包括至少一個(gè)處理器，其配置為接收剪除式交織器的第一地址；確定對(duì)應(yīng)于所述第一地 址的無效映射的總數(shù)；基于所述第一地址和所述無效映射的總數(shù)確定所述剪除式交織器的 第二地址；以及基于所述第一地址和所述第二地址對(duì)數(shù)據(jù)進(jìn)行重新排序。
23.如權(quán)利要求22所述的裝置，其中，所述至少一個(gè)處理器配置為將所述第一地址與 所述無效映射的總數(shù)求和，從而獲得中間地址；以及提供所述中間地址的比特反轉(zhuǎn)版本作 為所述第二地址。
24.如權(quán)利要求22所述的裝置，其中，所述至少一個(gè)處理器配置為將所述第一地址與 所述無效映射的總數(shù)求和，從而獲得中間地址；以及基于所述中間地址的非剪除式交織器 函數(shù)確定所述第二地址。
25.如權(quán)利要求24所述的裝置，其中，所述非剪除式交織器函數(shù)包括比特反轉(zhuǎn)函數(shù)和 線性同余序列(LCS)函數(shù)。
26.如權(quán)利要求22所述的裝置，其中，所述至少一個(gè)處理器配置為迭代地確定所述無 效映射的總數(shù)；以及，對(duì)于每次迭代，基于所述第一地址與該次迭代的初始值之總和確定臨 時(shí)地址；以及確定在0至所述臨時(shí)地址的范圍內(nèi)的無效映射的數(shù)目。
27.如權(quán)利要求26所述的裝置，其中，所述剪除式交織器具有大小L，并且其中，對(duì)于 每次迭代，所述至少一個(gè)處理器配置為標(biāo)識(shí)L-I的比特表示中的0比特；基于所述臨時(shí)地 址、所述L-I的比特表示以及每個(gè)0比特在所述L-I的比特表示中的位置，確定在所述L-I 的比特表示中對(duì)該0比特的計(jì)數(shù)值；以及對(duì)所述L-I的比特表示中的所有0比特的計(jì)數(shù)值 進(jìn)行求和，從而獲得在0至所述臨時(shí)地址的所述范圍內(nèi)的所述無效映射的數(shù)目。
28.如權(quán)利要求26所述的裝置，其中，所述非剪除式交織器函數(shù)包括用于陣列中的多 個(gè)行的第一映射函數(shù)以及用于每一行中的多個(gè)項(xiàng)的第二映射函數(shù)，并且其中，所述至少一 個(gè)處理器配置為迭代地確定所述無效映射的總數(shù)；以及對(duì)于每次迭代，基于所述第一地 址和該次迭代的初始值之總和確定臨時(shí)地址；基于由所述第一映射函數(shù)確定的第一計(jì)數(shù)函 數(shù)，確定在0至所述臨時(shí)地址的范圍內(nèi)的無效映射的第一數(shù)目；基于由所述第二映射函數(shù) 確定的第二計(jì)數(shù)函數(shù)，確定在0至所述臨時(shí)地址的所述范圍內(nèi)的無效映射的第二數(shù)目；以 及基于無效映射的所述第一數(shù)目和所述第二數(shù)目確定該次迭代的無效映射的合并的數(shù)目。
29.如權(quán)利要求22所述的裝置，其中，所述裝置是集成電路。
30.如權(quán)利要求22所述的裝置，其中，所述裝置是無線通信設(shè)備。
31.一種用于對(duì)數(shù)據(jù)進(jìn)行處理的裝置，包括用于接收剪除式交織器的第一地址的模塊；用于確定對(duì)應(yīng)于所述第一地址的無效映射的總數(shù)的模塊；用于基于所述第一地址和所述無效映射的總數(shù)確定所述剪除式交織器的第二地址的 模塊；以及用于基于所述第一地址和所述第二地址對(duì)數(shù)據(jù)進(jìn)行重新排序的模塊。
32.如權(quán)利要求31所述的裝置，其中，所述用于確定所述第二地址的模塊包括用于將所述第一地址與所述無效映射的總數(shù)求和從而獲得中間地址的模塊；以及用于提供所述中間地址的比特反轉(zhuǎn)版本作為所述第二地址的模塊。
33.如權(quán)利要求31所述的裝置，其中，所述用于確定所述第二地址的模塊包括用于將所述第一地址與所述無效映射的總數(shù)求和從而獲得中間地址的模塊；以及用于基于所述中間地址的非剪除式交織器函數(shù)來確定所述第二地址的模塊。
34.如權(quán)利要求33所述的裝置，其中，所述非剪除式交織器函數(shù)包括比特反轉(zhuǎn)函數(shù)和 線性同余序列(LCS)函數(shù)。
35.如權(quán)利要求31所述的裝置，其中，迭代地確定所述無效映射的總數(shù)；并且其中，對(duì) 于每次迭代，所述用于確定所述無效映射的總數(shù)的模塊包括用于基于所述第一地址和該次迭代的初始值之總和確定臨時(shí)地址的模塊；以及用于確定在0至所述臨時(shí)地址的范圍內(nèi)的無效映射的數(shù)目的模塊。
36.如權(quán)利要求35所述的裝置，其中，所述剪除式交織器具有大小L，并且其中，所述用 于確定在0至所述臨時(shí)地址的所述范圍內(nèi)的所述無效映射的數(shù)目的模塊包括用于標(biāo)識(shí)L-I的比特表示中的0比特的模塊；用于基于所述臨時(shí)地址、所述L-I的比特表示以及每個(gè)0比特在所述L-I的比特表示 中的位置，確定在所述L-I的比特表示中對(duì)該0比特的計(jì)數(shù)值的模塊；以及用于對(duì)所述L-I的比特表示中的所有0比特的計(jì)數(shù)值進(jìn)行求和，從而獲得在0至所述 臨時(shí)地址的所述范圍內(nèi)的所述無效映射的數(shù)目的模塊。
37.如權(quán)利要求33所述的裝置，其中，所述非剪除式交織器函數(shù)包括用于陣列中的多 個(gè)行的第一映射函數(shù)以及用于每一行中的多個(gè)項(xiàng)的第二映射函數(shù)，其中，迭代地確定所述 無效映射的總數(shù)，并且其中，對(duì)于每次迭代，所述用于確定所述無效映射的總數(shù)的模塊包 括用于基于所述第一地址與該次迭代的初始值之總和確定臨時(shí)地址的模塊； 用于基于由所述第一映射函數(shù)確定的第一計(jì)數(shù)函數(shù)，確定在0至所述臨時(shí)地址的范圍 內(nèi)的無效映射的第一數(shù)目的模塊；用于基于由所述第二映射函數(shù)確定的第二計(jì)數(shù)函數(shù)，確定在0至所述臨時(shí)地址的所述 范圍內(nèi)的無效映射的第二數(shù)目的模塊；以及用于基于無效映射的所述第一數(shù)目和所述第二數(shù)目，確定該次迭代的無效映射的合并 的數(shù)目的模塊。
38.一種計(jì)算機(jī)程序產(chǎn)品，包括 計(jì)算機(jī)可讀介質(zhì)，其包括用于使至少一個(gè)計(jì)算機(jī)接收剪除式交織器的第一地址的代碼； 用于使所述至少一個(gè)計(jì)算機(jī)確定對(duì)應(yīng)于所述第一地址的無效映射的總數(shù)的代碼； 用于使所述至少一個(gè)計(jì)算機(jī)基于所述第一地址和所述無效映射的總數(shù)確定所述剪除 式交織器的第二地址的代碼；以及用于使所述至少一個(gè)計(jì)算機(jī)基于所述第一地址和所述第二地址對(duì)數(shù)據(jù)進(jìn)行重新排序 的代碼。
全文摘要
本發(fā)明描述了用于為剪除式交織器和剪除式解交織器有效生成地址的技術(shù)。在一個(gè)方面中，可以通過確定對(duì)應(yīng)于線性地址的無效映射的總數(shù)將線性地址映射到交織地址?？梢詫⒕€性地址與無效映射的總數(shù)求和從而獲得中間地址。隨后，可以基于中間地址的非剪除式交織器函數(shù)確定剪除式交織器的交織地址。剪除式交織器可以是剪除式比特反轉(zhuǎn)交織器、由比特反轉(zhuǎn)函數(shù)和線性同余序列函數(shù)組成的剪除式Turbo交織器、或者某些其他類型的交織器?？梢缘_定無效映射的總數(shù)，并且對(duì)于不同類型的剪除式交織器可以以不同方式執(zhí)行每次迭代。
文檔編號(hào)H03M13/27GK101904102SQ200880122297
公開日2010年12月1日 申請(qǐng)日期2008年12月17日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者M·曼蘇爾 申請(qǐng)人:高通股份有限公司