專利名稱：去交織電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于BS數(shù)字廣播接收機的去交織電路。
背景技術(shù)：
如同已經(jīng)公知的，在BS數(shù)字廣播接收機中的交織方式按照字節(jié)單位執(zhí)行8×203字節(jié)的塊(分組)交織，在超幀方向，在每個幀具有相同時隙序號的時隙之間進行交織。
在此，BS數(shù)字廣播信號的主信號的MPEG2-TS分組由1時隙的204字節(jié)構(gòu)成，204個字節(jié)中有包括用于外碼糾錯的16字節(jié)奇偶校驗的203字節(jié)和表示同步信號、調(diào)制方式和糾錯方式等的1字節(jié)TMCC(傳輸和多路復用配置控制)信號，由48個時隙形成1個幀，由8個幀形成1個超幀。
為對上面所示的被交織的數(shù)據(jù)進行去交織，需要有2個超幀的存儲容量的存儲器。這需要最大存儲容量高達155904字節(jié)(=203字節(jié)×48時隙×8幀×2超幀)的存儲器。
可是，當用高達2超幀存儲容量的存儲器構(gòu)成常規(guī)去交織電路時，則存在這樣的問題，當利用集成電路實現(xiàn)去交織電路時，門的數(shù)量越增加，芯片面積就越增大。
本發(fā)明的目的是提供一種需要較小存儲容量的去交織電路。
本發(fā)明公開內(nèi)容按照本發(fā)明的去交織電路是BS數(shù)字廣播接收機中的一種去交織電路，設(shè)有產(chǎn)生地址數(shù)據(jù)A的地址數(shù)據(jù)發(fā)生裝置，當設(shè)一時隙中的主信號數(shù)為m，交織深度為n，分配給去交織存儲器的指定地址號為y，指定數(shù)據(jù)讀/寫地址位置的地址數(shù)據(jù)為A,[a mod b]為[a-αb]的余數(shù)(α是自然數(shù)或0)時，當(y≠n×m-1)時，A=(y×nx)mod(n×m-1)，而當(y=n×m-1)時，A=y，作為重復指定直到地址序號y的次數(shù)的地址設(shè)置序號x是在A=(y×nx)mod(n×m-1)中當y=1時使A=1的x并且當y×nx的數(shù)值少于(n×m-1)時，A=(y×nx)，特征在于，讀出由地址發(fā)生裝置產(chǎn)生的地址數(shù)據(jù)所指定的存儲器中地址位置上所存儲的主信號，隨后將被交織和輸入的下一個主信號寫入到該地址位置中。
在按照本發(fā)明的去交織電路中，讀出由地址發(fā)生裝置產(chǎn)生的地址數(shù)據(jù)A所指定的存儲器地址位置上所存儲的主信號。為了把被交織和輸入的下一個主信號寫入到因讀出而實際上空出的地址位置上，可以利用去交織存儲器的存儲容量去交織，并且該去交織存儲器的存儲容量，對于常規(guī)需要2個超幀的存儲容量的存儲器只要其1/2的存儲量，這意味著當電路利用集成電路實現(xiàn)時所需要的面積減少。
在按照本發(fā)明的去交織電路中，地址數(shù)據(jù)發(fā)生裝置設(shè)有m進制計數(shù)器，對主信號的輸入數(shù)量進行計數(shù)；S進制計數(shù)器，對m進制計數(shù)器的進位進行計數(shù)；乘法器，將S進制計數(shù)器計數(shù)值乘以(n×m)；偏移值計數(shù)裝置，沿時隙方向?qū)χ餍盘枖?shù)量進行計數(shù)，當主信號計數(shù)值達到(m-1)時，沿n方向移位一級，沿時隙方向?qū)χ餍盘栠M行計數(shù)，并且通過重復該過程連續(xù)計數(shù)直到計數(shù)值達到(n×m)；和加法裝置，將乘法器輸出與偏移值計數(shù)裝置的計數(shù)值相加，特征在于，以該加法裝置的輸出作為地址數(shù)據(jù)A。
通過從被地址發(fā)生裝置輸出的地址數(shù)據(jù)所指定的存儲器地址位置讀出主信號，并且寫入該主信號，來實現(xiàn)去交織。
附圖的簡要說明

圖1是方框圖，表示按照本發(fā)明一實施例的去交織電路的構(gòu)成；圖2是示意圖，用于說明按照本發(fā)明一實施例的去交織電路中緩沖存儲器輸入/輸出數(shù)據(jù)；圖3是示意圖，用于說明按照本發(fā)明一實施例的去交織電路中定時信號發(fā)生器的定時信號；圖4是示意圖，用于說明用本發(fā)明一實施例的去交織電路進行去交織后的交織；圖5是示意圖，用于說明按照本發(fā)明一實施例的去交織電路中去交織的原理；圖6是示意圖，用于說明按照本發(fā)明一實施例的去交織電路中去交織的原理；圖7是地址空間的示意圖，用于說明按照本發(fā)明一實施例的去交織電路中的去交織；圖8是方框圖，表示按照本發(fā)明一實施例的去交織電路中地址數(shù)據(jù)發(fā)生器的構(gòu)成；圖9是流程圖，用于說明按照本發(fā)明一實施例的去交織電路中地址數(shù)據(jù)的產(chǎn)生；圖10是流程圖，用于說明按照本發(fā)明一實施例的去交織電路中地址數(shù)據(jù)的產(chǎn)生；圖11是示意圖，表示按照本發(fā)明一實施例的去交織電路所產(chǎn)生的某些地址；和圖12是示意圖，表示按照本發(fā)明一實施例的去交織電路所產(chǎn)生的某些地址。
實現(xiàn)本發(fā)明的最佳方式以下，按照實施例解釋本發(fā)明的去交織電路。
圖1是方框圖，表示按照本發(fā)明一實施例的去交織電路的構(gòu)成。按照本發(fā)明實施例的去交織電路描述了46個時隙的格子編碼方式(此后格子編碼方式稱為TC)的8PSK(編碼率r=2/3)和1個時隙的卷積碼和穿孔卡編碼方式QPSK(編碼率r=1/2)。
圖3a表示了與每個超幀同步輸出的一個超幀脈沖“a”。接收BS數(shù)字廣播信號后被內(nèi)部解碼(以字節(jié)單位)的輸出，即由作為對格子編碼或卷積碼的解碼器的格子編碼/維特比碼解碼器進行解碼并字節(jié)化的圖3(b)所示的內(nèi)部解碼數(shù)據(jù)b，與超幀脈沖a同步輸出。在接收從已接收超幀定時信號和傳輸模式信號的定時信號發(fā)生器1輸出的圖3c所示寫入門脈沖“c”之后，內(nèi)部解碼數(shù)據(jù)“b”被寫入緩沖存儲器2中。
該寫入是通過寫入門脈沖“c”將203字節(jié)的主信號寫入例如由一FIFO構(gòu)成的緩沖存儲器2并且存儲。同步信號、TMCC信號和脈沖串信號被分開而不寫入緩沖存儲器2中，在該期間沒有寫入數(shù)據(jù)。圖3c的4字節(jié)說明表示一個脈沖串碼元周期。
在此，字節(jié)化的數(shù)據(jù)的數(shù)據(jù)速率取決于調(diào)制方式和編碼率，如果例如TC8PSK碼(編碼率r=2/3(此后編碼率r=2/3可以省略))的數(shù)據(jù)速率是1，則QPSK碼(編碼率r=1/2(此后編碼率r=1/2可以省略))的數(shù)據(jù)速率是1/2。因此，該實施例表示了46個時隙的8PSK碼和1時隙QPSK碼的情況。QPSK碼的信息比特傳輸效率是8PSK碼效率的1/2，用于以一定碼元速率解調(diào)的傳送時隙變?yōu)?個時隙，1幀變?yōu)?8時隙。
另外，BPSK碼(編碼率r=1/2(此后編碼率r=1/2可以省略))的數(shù)據(jù)速率是1/4。在利用BPSK(編碼率r=1/2)傳輸?shù)耐叫盘柡蚑MCC信號周期期間，是TC8PSK數(shù)據(jù)速率的1/4的數(shù)據(jù)流，并且利用QPSK(編碼率r=1/2)傳輸一個脈沖串碼元信號的4字節(jié)，脈沖串碼元信號的數(shù)據(jù)流是1/2。
當一旦接收定時信號發(fā)生器1輸出的寫入門脈沖“c”，將203字節(jié)的主信號寫入緩沖存儲器2時，從主信號中分出TMCC信號和脈沖串碼元信號，并且不寫入緩沖存儲器2，如上所述。
寫入緩沖存儲器2的內(nèi)部解碼輸出b，從與圖3a所示的超幀脈沖設(shè)置有規(guī)定時間差的圖3d所示的讀出開始脈沖d的發(fā)生時刻開始，接受從定時信號發(fā)生器1輸出的圖3e所示的讀出門脈沖e，實際上停止了在TMCC信號和短脈沖串碼元信號期間的讀出，以一定的速度從緩沖存儲器2以脈沖串形式讀出203字節(jié)的主信號j(以下有時也省略203字節(jié)的字節(jié)記載)。另外，將圖3f(圖3g示出了部分放大圖)所示的去交織寫入/讀出門脈沖“f”從定時信號發(fā)生器1輸出到地址數(shù)據(jù)發(fā)生器3。
從已經(jīng)接收去交織存儲器寫入/讀出門脈沖“f”的地址數(shù)據(jù)發(fā)生器3輸出圖3h所示的地址數(shù)據(jù)A和圖3i所示的R/W信號“i”給去交織存儲器4，隨后向去交織存儲器4順次寫入圖3j所示的203字節(jié)主信號“j”，并且根據(jù)讀出地址指定，當從去交織存儲器4讀出時，執(zhí)行去交織，并從去交織存儲器4輸出圖3k所示的203字節(jié)去交織的主信號“k”。
對于R/W信號“i”，在高電平時，執(zhí)行讀出指令，而在低電平時，執(zhí)行寫入指令，按照由地址數(shù)據(jù)A指定的地址將下一個提供的主信號寫入到讀出主信號“I”的地址中。
然后，根據(jù)圖2將詳細給出解釋。圖2表示按照實施例每個處理過程的數(shù)據(jù)幀的配置。
圖2a表示提供給緩沖存儲器2的內(nèi)部解碼數(shù)據(jù)“b”。圖2a表示的內(nèi)部解碼數(shù)據(jù)“b”代表利用TC8PSK信號傳送46時隙和利用QPSK信號(編碼率r=1/2)傳送1時隙時的1個超幀的幀構(gòu)成。1幀由12字節(jié)同步/TMCC信號，以及之后的TC8PSK主信號的203字節(jié)，對應脈沖串碼元信號的空閑部分的4字節(jié)，主信號的203字節(jié)，對應脈沖串碼元信號的空閑部分的4字節(jié)，…，QPSK(編碼率r=1/2)主信號的203字節(jié)和對應脈沖串碼元信號的空閑部分的4字節(jié)構(gòu)成。另外，由第0到第7幀的8個幀構(gòu)成1個超幀。
僅僅在門脈沖的高電位周期期間將圖2a所示的內(nèi)部解碼數(shù)據(jù)“b”的數(shù)據(jù)流通過寫入門脈沖“c”寫入并且存儲在緩沖存儲器2。如圖2b所示，主信號，即在同步信號、TMCC信號和脈沖串碼元信號區(qū)間之外的信號被寫入到緩沖存儲器2中。
一旦接收超幀脈沖“a”，定時信號發(fā)生器1產(chǎn)生讀出開始信號“d”，該信號被延遲一定時間，并且在該時刻輸出讀出門脈沖“e”。一旦接收讀出脈沖“e”，以一定速率從緩沖存儲器2讀出。設(shè)讀出速率是作為基本速率的8PSK的速率。
讀出門脈沖“e”包括48字節(jié)的同步/TMCC信號部分停止，203字節(jié)的讀出、4字節(jié)的停止，203字節(jié)的讀出，4字節(jié)的停止，…，203字節(jié)的停止和4字節(jié)的停止。同步/TMCC信號部分具有48字節(jié)的原因是，在寫入期間數(shù)據(jù)速度是1/4，而在讀出期間數(shù)據(jù)速度為四倍(12字節(jié)×4=48)。
最后利用203字節(jié)的停止結(jié)束脈沖的原因是，主信號QPSK碼信息比特傳送效率是TS8PSK碼的1/2，并且具有2個傳輸時隙，因為它以一定碼元速率進行調(diào)制，但通過內(nèi)部解碼已經(jīng)被改變?yōu)?03字節(jié)，在該部分中插入了偽數(shù)據(jù)。圖2c表示插入到分配給203字節(jié)停止的部分中的偽數(shù)據(jù)。
在此，假設(shè)沒有脈沖串碼元信號寫入到緩沖存儲器2內(nèi)，但也有可能將脈沖串信號與主信號一起寫入并且也可讀出脈沖串信號。在此情況下，把圖3(c)所示的讀出緩沖存儲器寫入門脈沖“c”和圖3(e)所示的讀出門脈沖“e”在4字節(jié)區(qū)間變?yōu)榈碗娢坏牟糠衷O(shè)為高電位。
從定時信號發(fā)生器1，輸出圖3f所示的去交織存儲器寫入/讀出門脈沖“f”給地址數(shù)據(jù)發(fā)生器3。一旦接收去交織存儲器寫入/讀出門脈沖“f”，從地址數(shù)據(jù)發(fā)生器3輸出地址數(shù)據(jù)A和R/W信號“i”給去交織存儲器4并執(zhí)行去交織。
通過定時與去交織存儲器寫入/讀出門脈沖匹配的地址數(shù)據(jù)A和R/W信號，包含圖2c所示的偽數(shù)據(jù)的從緩沖存儲器2輸出的數(shù)據(jù)“j”被寫入到或從去交織存儲器讀出。圖3g到3k表示對于1時隙區(qū)間去交織存儲器寫入/讀出門脈沖6的放大圖，同時表示對于1時隙區(qū)間地址數(shù)據(jù)A和R/W信號“i”和去交織存儲器中寫入數(shù)據(jù)“i”和讀出數(shù)據(jù)“k”的放大圖。
從圖8也可見，首先讀出1超幀前的去交織的數(shù)據(jù)“k”，然后將用于當前的去交織的數(shù)據(jù)“j”寫入。另外，通過把寫入數(shù)據(jù)“j”寫入到讀出數(shù)據(jù)“k”的同一地址，寫入數(shù)據(jù)和讀出數(shù)據(jù)的定時變成相同。讀出的數(shù)據(jù)“k”是去交織后的數(shù)據(jù)，并且具有與圖2c所示的相同幀構(gòu)成。
通過運算執(zhí)行去交織，進行到/從去交織存儲器4的寫入或讀出。然后，將說明地址數(shù)據(jù)發(fā)生器3。
在詳細解釋地址數(shù)據(jù)發(fā)生器之前，根據(jù)圖4、圖5和圖6將解釋地址產(chǎn)生的原理。
在圖4、5和6中，“m”代表數(shù)據(jù)長度的基本單位(在=BS數(shù)據(jù)廣播情況下為203字節(jié))而“n”代表交織深度(在BS數(shù)據(jù)廣播情況下為8(構(gòu)成1超幀的幀數(shù)量))，在此為簡單起見，設(shè)m=5,n=4,圖4、5和6是說明n×m=4×5的去交織的例子。
圖4a和圖5a、b和c中去交織矩陣的上行表示地址數(shù)據(jù)，而下行表示輸入數(shù)據(jù)。如圖4a所示，數(shù)據(jù)流D
、D[1]、D[2]、D[3],…,D[18]、D[19]被寫入到地址數(shù)據(jù)A
、A[1]、A[2]、A[3],…,A[18]、A[19]。該數(shù)據(jù)按照圖4c所示的水平方向順序?qū)懭?，通過按照圖4b所示的垂直方向順序讀出進行交織。
圖5a表示了該狀態(tài)，設(shè)該狀態(tài)為地址設(shè)置序號x=0的情況。在該狀態(tài)下，從地址數(shù)據(jù)發(fā)生器3順序地輸出地址數(shù)據(jù)A
、A[1]、A[2]、A[3],………,A[18]、A[19]，和寫入對數(shù)據(jù)流D
、D[1]、D[2]、D[3],…,D[18]、D[19]深度為4的交織的數(shù)據(jù)流D
、D[5]、D[10]、D[15]、D[1]、D[6],…,D[14]、D[19]。
在此情況下，從地址數(shù)據(jù)發(fā)生器3輸出的地址數(shù)據(jù)是單調(diào)遞增并且稱為“基本地址設(shè)置”。對于從去交織存儲器4讀出的地址數(shù)據(jù)，從地址數(shù)據(jù)發(fā)生器3順序輸出地址數(shù)據(jù)A
、A[4]、A[8]、A[12]、A[16]、A[1],…,A[15]、A[19]，以便讀出之后的數(shù)據(jù)流變成交織前的狀態(tài)D
、D[1]、D[2]、D[3],…,D[18]、D[19]。設(shè)該地址設(shè)置序號x為1。
在執(zhí)行讀出的地址上寫入下一個數(shù)據(jù)流。該數(shù)據(jù)流是D’
、D’[5]、D’[10]、D’[15]、D’[1]、D’[6],…,D’[14]、D’[19],而圖5b表示該數(shù)據(jù)流被寫入的狀態(tài)。
同樣地，在數(shù)據(jù)去交織的情況下，如果執(zhí)行尋址，以便地址數(shù)據(jù)按A
、A[16]、A[13]、A[10]、A[7]、A[4],…,A[3]、A[19]輸出，然后獲得數(shù)據(jù)D’
、D’[1]、D’[2]、D’[3]、D’[4]、D’[5],…,D’[18]、D’[19]。該狀態(tài)是地址設(shè)置序號x=2的狀態(tài)。
另外，為該地址數(shù)據(jù)順序，即由讀出數(shù)據(jù)的地址數(shù)據(jù)所指定的地址位置順序，寫入數(shù)據(jù)D”
、D”[5]、D”[10]、D”[15]、D”[1]、D”[6],…,D”[14]、D”[19](圖5(c))，如果從被地址設(shè)置序號x=3的地址數(shù)據(jù)A
、A[7]、A[14]、A[2]、A[9]、A[16],…,A[12]、A[19]所指定的位置讀出數(shù)據(jù)，則輸出數(shù)據(jù)D”
、D”[1]、D”[2]、D”[3]、D”[4]、D”[5],…,D”[18]、D”[19]。
在圖6中表示，地址數(shù)據(jù)A對地址序號y和地址設(shè)定序號x的推移，所述地址序號對應于分配給去交織存儲器4的固有地址數(shù)據(jù)，所述地址設(shè)定序號x是返復指定到對應于讀出寫入次數(shù)的地址序號y的次數(shù)，例如，以地址設(shè)置序號x=2作為例，表示從地址數(shù)據(jù)發(fā)生器3輸出分配給去交織存儲器4的固有地址序號A
、A[16]、A[13]、A[10]、A[7]、A[4],……,A[3]、A[19]作為地址數(shù)據(jù)。
在此，去交織過程可以總結(jié)如下a按地址設(shè)置序號x=0(首先省略)讀出b按地址設(shè)置序號x=0寫入c按地址設(shè)置序號x=1讀出d按地址設(shè)置序號x=1寫入e按地址設(shè)置序號x=2讀出f按地址設(shè)置序號x=2寫入……q按地址設(shè)置序號x=8讀出r按地址設(shè)置序號x=8寫入s按地址設(shè)置序號x=9(=0)讀出把預先輸入的數(shù)據(jù)寫入到已經(jīng)讀出數(shù)據(jù)的地址數(shù)據(jù)的地址上。以此方式，可見利用n×m=4×5去交織的地址數(shù)據(jù)的指定，判斷地址設(shè)置序號x在9個周期內(nèi)循環(huán)。地址設(shè)置序號x的周期為9，并且被描述為周期X。周期X=0沒有意義，因此排除X=0。
然后，將該尋址用一般式表達。設(shè)去交織深度為n，基本單位的數(shù)據(jù)數(shù)量為m，地址設(shè)置序號為x，地址序號為y，而地址數(shù)據(jù)為A，則通過下式指定地址數(shù)據(jù)AA=(y×nx)mod(n×m-1)(y=n×m-1)………(1)A=y (y=n×m-1)………(2)在此情況下，設(shè)a mod b是a-αb的余數(shù)(α是自然數(shù)或0)，如果a小于b,a mod b是a。
在式(1)中，當y=1時，通過求出使A=1的X而獲得地址設(shè)置序號x的周期X，并且在此情況下如上所述，X=9。
在圖4、5和6所示的例子中，表示了關(guān)于二維地址矩陣上的去交織的一般表達式，也可用于BS數(shù)據(jù)廣播信號的去交織。利用BS數(shù)據(jù)廣播信號，在幀方向的同一時隙之間執(zhí)行深度8的交織。203字節(jié)的主信號被指定給1個時隙，并把主信號作為48(時隙)組203(字節(jié))×8(幀)的二維矩陣處理。即把1個超幀的存儲器空間分成48部分，變?yōu)樵诿總€區(qū)域內(nèi)執(zhí)行203×8的去交織。
在該實施例中，按照圖7所示定義1超幀存儲器矩陣。設(shè)m=203(字節(jié))×n=8(幀)×S=48(時隙)，并且地址203×8的二維矩陣中從地址0沿m方向遞增，然后沿n方向移位一級，再沿m方向遞增，…，等。則1個時隙的最后地址是1623。還有，設(shè)時隙方向沿從第1到第48時隙的方向，每n×m=1624增加一偏移。
在此情況下，在表達式(1)中，當滿足y=1時，A=1的x，求出地址設(shè)置序號x的周期X，地址設(shè)置序號x的周期X=180。
圖8表示了地址數(shù)據(jù)發(fā)生器3的實施例，而圖9和圖10表示了表示其作用的流程圖。
如圖8所示，地址數(shù)據(jù)發(fā)生器3具備一個選通脈沖發(fā)生器50、一個時隙序號檢測部分51，該部分與選通脈沖發(fā)生器50協(xié)作指定時隙，和一個模數(shù)運算部分52，該部分與選通脈沖發(fā)生器50和時隙序號檢測部分51協(xié)作執(zhí)行模數(shù)運算發(fā)送地址數(shù)據(jù)。在此，m=203(1時隙中主信號字節(jié)的數(shù)量)，n=8(去交織深度)，S=48(1幀中時隙數(shù)量)，F(xiàn)=8(構(gòu)成1超幀的幀數(shù)量，F(xiàn)=n=8)，和X=180(地址設(shè)置計次數(shù)x的周期)。在此，不包含后述的加法器70的模數(shù)運算部分52對應于偏移值計數(shù)裝置。
選通脈沖發(fā)生器50包括一個m進制計數(shù)器53，對其提供定時信號發(fā)生器1所輸出的去交織存儲器寫入/讀出門脈沖，接收在去交織存儲器寫入/讀出門脈沖在高電平周期所輸出的時鐘脈沖，并計數(shù)時鐘脈沖，一個S進制計數(shù)器54，它對m進行制計數(shù)器53的進位輸出進行計數(shù)，一個F進制計數(shù)器55，對S進制計數(shù)器54的進位輸出進行計數(shù)，一個X進制計數(shù)器56，對F進制計數(shù)器55的進位輸出進行計數(shù)，和一個解碼器57，接收m進制計數(shù)器53的計數(shù)值mcnt、S進制計數(shù)器54的計數(shù)值Scnt、F進制計數(shù)器55的計數(shù)值Fcnt及X進制計數(shù)器56的計數(shù)值xcnt，并產(chǎn)生一個選通脈沖。
每當m進制計數(shù)器的計數(shù)時鐘脈沖從0到203次，S進制計數(shù)器54的計數(shù)值遞增，這意味著由S進制計數(shù)器54檢測時隙數(shù)量。時隙數(shù)量檢測部分51包括一個乘法器58，接收S進制計數(shù)器54的計數(shù)值并且將該計數(shù)值乘以(n×m)，并根據(jù)S進制計數(shù)器54的計數(shù)值產(chǎn)生時隙序號開始地址數(shù)據(jù)0,1624,3248,…,76328。把在后面描述的數(shù)據(jù)A0加入到時隙序號檢測部分51的輸出中，而獲得地址數(shù)據(jù)A。
模數(shù)運算部分52具備設(shè)定器59，其將A偏移值寄存器60初始化為設(shè)定值1，一個A偏移值寄存器60，接收選通脈沖“sa”，寄存R偏移值寄存器61的寄存值；一個R偏移值寄存器61，接收選通脈沖“sb”并寄存地址數(shù)據(jù)A0；一個加法器62，將地址數(shù)據(jù)A0和A偏移值寄存器60的寄存值相加；一個比較器64，對加法器62相加輸出和設(shè)定器63的設(shè)定值(n×m)進行比較；一個減法器66，當(加法器62的相加輸出≥設(shè)定器63的設(shè)定值(n×m))時，根據(jù)比較器64的輸出，把加法器62的相加輸出減去設(shè)定器65的設(shè)定值(n×m-1)所獲得的值作為地址數(shù)據(jù)A″，和當(加法器62的相加輸出≥設(shè)定器63的設(shè)定值(n×m))不成立時，根據(jù)比較器64的輸出，把加法器62的相加輸出作為地址數(shù)據(jù)A″輸出，一個Amcnt寄存器67，接收選通脈沖“sc”，把減法器66輸出的地址數(shù)據(jù)A″作為寄存值；一個選擇器68，根據(jù)選擇脈沖“sp”來選擇減法器66所輸出的地址數(shù)據(jù)A″和Amcnt寄存器67的寄存值之一；一個由DF/F組成的鎖存器69，將選擇器68輸出的地址數(shù)據(jù)A′延遲1個時鐘脈沖；以及一個加法器70，將鎖存的地址數(shù)據(jù)A0與乘法器58的輸出相加，并以加法器70的輸出作為地址數(shù)據(jù)A。
到A偏移值寄存器60的選通脈沖“sa”與F進制計數(shù)器55的進位輸出同步輸出?？墒牵趚cnt=X-1的情況下，“1”被寄存，而在xcnt≠X-1的情況下，寄存R偏移值寄存器61的寄存值Rofset。當F進制計數(shù)器計數(shù)值Fcnt是0和S進制計數(shù)器52的計數(shù)值Scnt是0且m進制計數(shù)器53的計數(shù)值mcnt是n時，到R偏移值寄存器61的選通脈沖“sb”被輸出。當S進制計數(shù)器52的計數(shù)值Scnt是0且m進制計數(shù)器53的計數(shù)值mcnt是0時，到Amcnt寄存器67的選通脈沖“sc”被輸出。當m進制計數(shù)器53的計數(shù)值mcnt=m-1且S進制計數(shù)器52的計數(shù)值Scnt≠S-1時輸出到選擇器68的選擇脈沖“sp”，并且選擇Amcnt寄存器67的寄存值。
在加法器62將A偏移值寄存器中所寄存的數(shù)值與地址數(shù)據(jù)A0相加，相加結(jié)果被送給比較器64和減法器66。地址數(shù)據(jù)A0是在203×8的二維矩陣中的地址數(shù)據(jù)，對時隙數(shù)進行計數(shù)的S進制計數(shù)器52的計數(shù)值Scnt由乘法器58乘以n×m倍的(即，在時隙方向的移位)值與地址數(shù)據(jù)A0的相加結(jié)果變?yōu)榈刂窋?shù)據(jù)A。
當加法器62的相加輸出變成(n×m(=1624))或更大時，比較器64向減法器66輸出減法指令，減法器66接收減法指令，并從加法器62的相加輸出減去在設(shè)定器65設(shè)置的(n×m-1)。當加法器62的相加輸出不等于或大于(n×m(=1624))時，不執(zhí)行減法而直接從減法器66輸出加法器62的相加輸出。
在Amcnt寄存器67中，將在產(chǎn)生選通脈沖“sc”的時刻的地址數(shù)據(jù)A寄存，當選擇器68接收選擇信號“sp”時，Amcnt寄存器67中的寄存值A(chǔ)″被選擇輸出。把選擇器68的輸出作為地址數(shù)據(jù)A′。地址數(shù)據(jù)A′被鎖存器69鎖存，把鎖存輸出作為地址數(shù)據(jù)A0。另外，R偏移值寄存器61接收選通脈沖“sa”把當時的數(shù)據(jù)A0寄存。另外，R偏移值寄存器61的寄存值被輸出給A偏移值寄存器60，并一旦接收選通脈沖“sa”，就寄存在A偏移值寄存器60中。
m進制計數(shù)器53、S進制計數(shù)器54、F進制計數(shù)器55、X進制計數(shù)器56和鎖存器69根據(jù)公共時鐘脈沖工作，但是當去交織存儲器的寫入/讀出門脈沖在低電平時停止工作。
根據(jù)圖9和圖10的流程圖來解釋地址數(shù)據(jù)發(fā)生器3的作用。
當開始去交織時，將A偏移值寄存器60的寄存值A(chǔ)ofset初始化為1，并將X進制計數(shù)器56的計數(shù)值xcnt即地址設(shè)置序號x初始化為0(步驟S1)。另外，將m進制計數(shù)器53的計數(shù)值mcnt、S進制計數(shù)器54的計數(shù)值Scnt和F進制計數(shù)器55的計數(shù)值Fcnt初始化為0，鎖存器69也被初始化，地址數(shù)據(jù)A0也被初始化(步驟S2)。同時，數(shù)據(jù)A″被寄存在Amcnt寄存器67中，但在此情況下0被寄存(步驟S3)。另外，當m進制計數(shù)器53的計數(shù)值mcnt變?yōu)?，S進制計數(shù)器52的計數(shù)值Scnt變?yōu)?時，選通脈沖“sc”變成高電平，因此，對于F進制計數(shù)器55的每次遞增，在Amcnt寄存器67中寄存一個數(shù)值。
通過選擇器68輸出到Amcnt寄存器67的寄存值被鎖存器69鎖存，并確定地址數(shù)據(jù)A0(步驟S4)。解碼器57檢查是否F進制計數(shù)器55的計數(shù)值Fcnt=0、S進制計數(shù)器54的計數(shù)值Scnt=0、m進制計數(shù)器53的計數(shù)值mcnt=n=8(步驟S5)，當在步驟S5判定F進制計數(shù)器55的計數(shù)值Fcnt=0、S進制計數(shù)器54的計數(shù)值Scnt=0、m進制計數(shù)器53的計數(shù)值mcnt=n=8時，輸出選通脈沖“sb”，把地址數(shù)據(jù)A0寄存在R偏移值寄存器61(步驟S6)，執(zhí)行步驟S7?？墒牵捎趍進制計數(shù)器53的計數(shù)值mcnt是0，從步驟S5直接執(zhí)行步驟S7。
在步驟S7中，直到m進制計數(shù)器53的計數(shù)值變?yōu)閙cnt=m-1=202，在步驟S7之后，m進制計數(shù)器53的計數(shù)值mcnt遞增，盡管在圖9中沒有表示，然后執(zhí)行步驟S8。在步驟S8，加法器62將地址數(shù)據(jù)A0與A偏移值寄存器60中寄存的寄存值相加(步驟S8)。在加法器62的相加輸出A是(n×m(=1623))或更大的情況下(步驟S9)，從相加輸出A中減去(n×m-1=1623))并且從步驟S4重復該過程(步驟S10)。在加法器62的相加輸出A不等于或大于(n×m(=1642))的情況下，在步驟S9之后，從步驟S4重復該過程。
如果至此針對上述尋址一般表達式檢查該運算A偏移值寄存器60的寄存值等于nx(當nx超過(n×m-1)，A偏移值寄存器60的寄存值等于重復減去(n×m-1)時的余數(shù))并且y×nx等于nx的累加和。另外，由于數(shù)據(jù)A從未超過二倍的(n×m-1)，在超過(n×m-1)的情況下，可以通過減去(n×m-1)而簡化(n×m-1)的模數(shù)運算的構(gòu)成。在數(shù)據(jù)A變成等于(n×m-1)的最后地址，減去(n×m-1)，導致出現(xiàn)0，引起問題。
可是，由于只在最后地址上A變成等于(n×m-1)，該問題可以通過改變減法條件而避免，使得在超過(n×m)時減去(n×m-1)。這等效與將A=y的條件簡化為上述尋址一般表達式的y=n×m-1的條件。
在m進制計數(shù)器53的計數(shù)值mcnt是m-1(=202)的情況下，執(zhí)行按照S進制計數(shù)器54的計數(shù)值Scnt的條件分支步驟(步驟S11)。執(zhí)行步驟S12直到S進制計數(shù)器54的計數(shù)值Scnt變成S-1(=47)，并且在步驟S12之后，從S4重復該過程。在步驟S12，S進制計數(shù)器54的計數(shù)值Scnt遞增，m進制計數(shù)器53的計數(shù)值mcnt被重新設(shè)置并且輸出Amcnt寄存器67的寄存值作為地址數(shù)據(jù)A′(步驟S12)，即，選擇器68選擇Amcnt寄存器67的寄存值。執(zhí)行該操作是為了均衡幀中每個時隙的地址數(shù)據(jù)A的初始數(shù)值。
例如，在第一幀中，每個時隙的地址數(shù)據(jù)A0從0開始，在第二幀中從203開始。因此，在第二幀中，必須在每次時隙改變時在地址數(shù)據(jù)A0中加載203。當前由于F進制計數(shù)器55的計數(shù)值Fcnt=0，即第一幀時，變?yōu)樵跁r隙的每次遞增中加載在Amcnt寄存器67中寄存的0。重復上述操作直到S進制計數(shù)器54的計數(shù)值Scnt變成S-1(=47)。
在S進制計數(shù)器54的計數(shù)值Scnt變成S-1(=47)的情況下，執(zhí)行基于F進制計數(shù)器55的計數(shù)值Fcnt的條件分支步驟(步驟S13)。在步驟S13中，F(xiàn)進制計數(shù)器55的計數(shù)值Fcnt小于F-1的情況下，執(zhí)行步驟S14,F進制計數(shù)器55的計數(shù)值Fcnt遞增，并重新設(shè)置S進制計數(shù)器54的計數(shù)值Scnt和m進制計數(shù)器53的計數(shù)值mcnt(步驟S14)。然后，A0被累加到A偏移值寄存器60(步驟S15)。這是因為當幀改變時的地址數(shù)據(jù)A0的初始數(shù)值是前一幀最終值的接著數(shù)據(jù)A0的數(shù)值。
即當?shù)刂吩O(shè)置序號x為0時，由于在第一幀的最后一個地址數(shù)據(jù)A0是202，在第二幀的開始處，A偏移值寄存器60的寄存值是1，則變成202+1=203。另外，作為步驟S15的結(jié)果時，執(zhí)行步驟S16，其中檢查數(shù)據(jù)A′≥(n×m)，作為步驟S16的結(jié)果，選擇性地執(zhí)行步驟S17，然后執(zhí)行步驟S3。當數(shù)據(jù)A超過(n×m)時，則減去(n×m-1)(步驟S17)，與上述的情況相同。另外，在步驟S3將該結(jié)果寄存在Amcnt寄存器67中，并且每次變更時隙變成裝載的數(shù)值。
在步驟S13，在F進制計數(shù)器55的計數(shù)值Fcnt變成F-1(=7)的情況下，同時完成對1超幀的去交織，通過基于X進制計數(shù)器56的計數(shù)值xcnt的條件分支(步驟S20)，在地址設(shè)置序號x沒有達到x=X-1(=179)的情況下，執(zhí)行步驟S21，把在步驟S6寄存在R偏移值寄存器61中的寄存值寄存在A偏移值寄存器60中(步驟S21)。另外，使地址設(shè)置序號x遞增(步驟S22)。
將利用尋址一般表達式、表達式(1)和表達式(2)解釋該操作。
在A偏移值寄存器60的寄存值等于地址數(shù)據(jù)A(A=1×nx即y=1)但超過(如上所述nx的值(n×m-1)情況下，(等于返復減去)(n×m-1)時的余數(shù))，下個地址設(shè)置的A偏移值寄存器60的寄存值A(chǔ)ofset′變成1×n(x+1)=1×nx×n=8×nx，其等于當y=8時的地址數(shù)據(jù)A。換句話說，如果當前y=8的地址數(shù)據(jù)A被存儲，其變成，作為下個地址設(shè)置序號x的A偏移值寄存器60的寄存值的Aofset，這意味著可以省略計算電路。由于在步驟S5和步驟S6中，當y=mcnt=n=8時的地址數(shù)據(jù)A被存儲在R偏移值寄存器61中，在移動到下一個地址設(shè)置之前被寫入A偏移值寄存器60中。另外，當X進制計數(shù)器56的計數(shù)值xcnt變成X-1(=179)時，所有數(shù)值被初始化。
圖11和圖12表示該實施例產(chǎn)生的部分地址數(shù)據(jù)A。由于紙面所限，表示的地址設(shè)置序號x最大到17，而地址序號y最大到50。
如上所述，按照該實施例的去交織電路，對于由地址數(shù)據(jù)發(fā)生器3所產(chǎn)生的去交織存儲器4的地址數(shù)據(jù)A在寫入之前先執(zhí)行讀出地進行讀出(R)，寫入(W)，讀出(R)，寫入(W)，…，和在通過把數(shù)據(jù)寫入由于數(shù)據(jù)讀出而清空的地址上，改善了存儲器利用率。
另一方面，有可能提供例如兩個地址發(fā)生器，一個作為產(chǎn)生讀出地址數(shù)據(jù)專用，另一個作為產(chǎn)生寫入地址數(shù)據(jù)專用，由此在超幀單位中可執(zhí)行高速讀出。在此情況下，地址數(shù)據(jù)必須是相同的地址數(shù)據(jù)。例如，按照圖3所示定時，在兩個203字節(jié)進行讀出/寫入處理之后，重復4字節(jié)區(qū)間停止周期碼型，但是也有可能連續(xù)執(zhí)行讀出而沒有任何只用于讀出的4字節(jié)停止周期。
工業(yè)應用性如上所述，按照本發(fā)明的去交織電路使利用1超幀存儲容量執(zhí)行去交織成為可能，這達到了減少部件數(shù)量和部件成本的效果。另外，當用集成電路實現(xiàn)本發(fā)明時，與現(xiàn)有技術(shù)相比，本發(fā)明可以減少門的數(shù)量，并大大地減少芯片面積。
權(quán)利要求
1．一種去交織電路，包括去交織存儲器；和地址數(shù)據(jù)發(fā)生裝置，用于產(chǎn)生地址數(shù)據(jù)，地址數(shù)據(jù)指定在所述去交織存儲器中數(shù)據(jù)讀出/寫入的位置，特征在于，讀出地址發(fā)生裝置所產(chǎn)生的地址數(shù)據(jù)所指定的存儲器地址位置中所存儲的主信號，并把被交織并輸入的下一個主信號寫入所述地址位置。
2．根據(jù)權(quán)利要求1的去交織電路，其特征在于，所述地址發(fā)生裝置產(chǎn)生地址數(shù)據(jù)A，設(shè)在1個時隙中主信號的數(shù)量為m，去交織深度為n，分配給所述去交織存儲器的固有地址序號為y，指定數(shù)據(jù)讀出/寫入地址位置的地址數(shù)據(jù)為A,a mod b是a-αb的余數(shù)(α是自然數(shù)或0)，當(y≠n×m-1)時，A=(y×nx)mod(n×m-1)，和當(y=n×m-1)時，A=y，作為數(shù)據(jù)重復指定直到地址序號y的次數(shù)的地址設(shè)置序號x是在A=(y×nx)mod(n×m-1)中當y=1時使A=1的x，和當y×nx的值小于(n×m-1)時，A=(y×nx)。
3．根據(jù)權(quán)利要求2的去交織電路，其特征在于，所述地址數(shù)據(jù)發(fā)生裝置包括m進制計數(shù)器，對主信號輸入數(shù)進行計數(shù)；S進制計數(shù)器，對m進制計數(shù)器的進位進行計數(shù)；乘法器，用于將S進制計數(shù)器計數(shù)值乘以(n×m)；偏移值計數(shù)裝置，對在時隙方向上主信號的數(shù)量進行計數(shù)，當主信號計數(shù)值達到(m-1)時，在n方向移位一級，并且在時隙方向上對主信號計數(shù)，通過重復進行該過程連續(xù)計數(shù)，直到計數(shù)值達到(n×m)；和加法裝置，用于將乘法器輸出與偏移值計數(shù)裝置的計數(shù)值相加，其特征在于，以加法裝置的輸出作為地址數(shù)據(jù)A。
全文摘要
提供用于BS數(shù)據(jù)廣播接收機的去交織電路。該去交織電路具備較少的存儲器。一個地址數(shù)據(jù)發(fā)生器(3)按去交織順序地址將提供數(shù)據(jù)(A)給去交織存儲器(4)。從地址數(shù)據(jù)(A)指定的在去交織存儲器(4)中的一個地址位置讀出每個主信號,對下一個主信號進行交織和寫入該存儲器的該地址位置。結(jié)果,去交織存儲器(4)只需要一個超幀所占用的空間。
文檔編號H04L27/06GK1309838SQ99808761
公開日2001年8月22日 申請日期1999年7月8日 優(yōu)先權(quán)日1998年7月17日
發(fā)明者白石憲一, 新城壯一, 堀井昭浩 申請人:株式會社建伍