專利名稱：一種應(yīng)用在基于理德-所羅門碼的ecc模塊上的解碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種解碼方法，具體涉及
上的高效解碼方法，屬于數(shù)據(jù)存儲安全領(lǐng)域。
種應(yīng)用在基于理德-所羅門碼的ECC模塊
背景技術(shù)：
隨著嵌入式技術(shù)在各種電子產(chǎn)品中的廣泛應(yīng)用，嵌入式系統(tǒng)中的數(shù)據(jù)存儲器成為
必不可少的部件，這就存在大量的儲存介質(zhì)，為了保證儲存介質(zhì)中數(shù)據(jù)的可靠性，系統(tǒng)通常
包括一個編/解碼控制器，用來對存儲數(shù)據(jù)進(jìn)行編碼，將編碼后的數(shù)據(jù)存入儲存介質(zhì)中，當(dāng)
用戶需要讀取儲存介質(zhì)內(nèi)數(shù)據(jù)時，編/解碼控制器對讀回的數(shù)據(jù)進(jìn)行解碼，解碼過程中一
旦發(fā)現(xiàn)有錯誤碼，編/解碼控制器會對錯誤碼進(jìn)行糾錯操作，保證了數(shù)據(jù)的可靠性。 理德-所羅門碼是一種糾錯能力很強的多進(jìn)制碼，編碼技術(shù)比較成熟，以符號
(symbol)為單位處理， 一個符號可以由若干位組成，糾錯是基于符號進(jìn)行的。該碼具有極強
的隨機錯誤和突發(fā)錯誤糾正能力，性能優(yōu)良，是實際應(yīng)用中最廣泛的碼型之一。 —般而言，一個ECC糾錯算法模塊包括編解碼電路、譯碼求解電路、錯誤符號地址
求解電路和糾錯碼求解電路四個功能部件。其中編解碼電路主要有兩個功能(1)、編碼模
式時對數(shù)據(jù)進(jìn)行編碼，生成該數(shù)據(jù)相應(yīng)的ECC碼；(2)、解碼模式時對解碼數(shù)據(jù)進(jìn)行解碼，計
算出該解碼數(shù)據(jù)相應(yīng)的解碼伴隨式S(x);譯碼求解電路主要是通過伴隨式計算錯誤位置
多項式L(x)和錯誤值多項式W(x);錯誤符號地址求解電路會通過對L(x)求根得到錯誤碼
的地址；糾錯碼求解電路會根據(jù)錯誤值多項式W(x)生成錯誤碼對應(yīng)的糾錯碼。 現(xiàn)有ECC糾錯系統(tǒng)的糾錯流程如附圖2所示，編解碼電路生成伴隨式S (x)，譯碼求
解電路根據(jù)伴隨式計算出L(x)和W(x)，錯誤符號地址求解電路將所有的地址遍歷一遍，逐
個代入L(x)進(jìn)行運算，糾錯碼求解電路也會不斷更新輸出的糾錯碼，當(dāng)錯誤符號地址求解
電路遍歷到錯誤碼所在的地址時，錯誤符號地址求解電路會生成一個錯誤位置有效信號，
控制模塊會記錄當(dāng)前的錯誤碼地址以及對應(yīng)的糾錯碼，同時對該錯誤位置有效信號進(jìn)行計
數(shù)。當(dāng)所有的地址都遍歷完成后，控制模塊將錯誤位置有效信號計數(shù)器的計數(shù)值與ECC系
統(tǒng)的最大糾錯數(shù)t比較，如果該計數(shù)值大于t，說明檢測到的錯誤碼個數(shù)超過了 ECC的糾錯
能力，表示本次解碼失敗，產(chǎn)生相應(yīng)的中斷或者狀態(tài)標(biāo)志；如果該計數(shù)值小于等于t，說明
檢測到的錯誤碼個數(shù)沒有超過ECC的糾錯能力，則使能糾錯運算邏輯，根據(jù)記錄下的錯誤
碼地址和糾錯碼對存儲在該錯誤碼地址中的錯誤碼進(jìn)行糾錯處理，糾錯結(jié)束后，產(chǎn)生相應(yīng)
的中斷或者狀態(tài)標(biāo)志，表示本次解碼成功?？刂颇K將該計數(shù)值存儲在錯誤碼數(shù)目寄存器
中，軟件人員通過讀取該寄存器了解本次解碼過程中的錯誤碼發(fā)生情況，并做出相應(yīng)的處
理，如改變錯誤碼數(shù)目持續(xù)較大的解碼數(shù)據(jù)所在的存儲器的地址區(qū)域等。由上可知，現(xiàn)有的
ECC解碼方法，要到整個糾錯過程結(jié)束后才能知道一次解碼過程的正確與否，導(dǎo)致糾錯效率
較低，軟件人員也要等到整個糾錯過程結(jié)束后才能通過錯誤碼數(shù)目寄存器得到本次解碼中
存在的錯誤碼個數(shù)，并對系統(tǒng)做相應(yīng)的處理，這同樣造成了系統(tǒng)性能的低下，不利于軟件資
源最大利用率的實現(xiàn)。而且僅僅依靠錯誤位置有效信號計數(shù)器的計數(shù)值來判斷解碼過程是否正確也是不可靠的，尤其是當(dāng)最大糾錯數(shù)t較小時，將發(fā)生在所有的地址遍歷完成后，錯 誤位置有效信號計數(shù)器的計數(shù)值小于等于t，但實際上解碼錯誤的情況，降低了系統(tǒng)糾錯的
可靠性。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是克服現(xiàn)有技術(shù)未能提前預(yù)知解碼失敗和錯誤符號數(shù)目 的不足，提供一種應(yīng)用在基于理德_所羅門碼的ECC模塊上的提高糾錯效率和可靠性的解 碼方法。 為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是 —種應(yīng)用在基于理德_所羅門碼的ECC模塊上的解碼方法，所述ECC模塊基于理 德-所羅門碼編/解碼，包括編解碼電路、譯碼求解電路、錯誤符號地址求解電路和糾錯碼 求解電路。 所述編解碼電路根據(jù)解碼數(shù)據(jù)，生成解碼伴隨式S(x); 譯碼求解電路對所述解碼伴隨式的系數(shù)序列進(jìn)行輾轉(zhuǎn)相除運算得到錯誤位置多 項式的系數(shù)序列和錯誤值多項式的系數(shù)序列。 根據(jù)所述錯誤位置多項式的系數(shù)序列的數(shù)據(jù)寬度將該系數(shù)序列基于符號分為n 個符號。 分別判斷錯誤位置多項式的系數(shù)序列最低符號即第一符號和錯誤值多項式的系 數(shù)序列是否為0 ;只要其中一個等于O，則產(chǎn)生通知控制模塊的解碼異常信號，指示本次解 碼失??；否則，繼續(xù)執(zhí)行以下步驟。 查找錯誤位置多項式的系數(shù)序列中非0符號，并根據(jù)非0符號的分布，計算所述解 碼數(shù)據(jù)中錯誤符號數(shù)目。 錯誤符號地址求解電路通過對L(x)求根的方法將錯誤位置逐一代入方程驗證，
將地址依次查找一遍，生成用于記錄錯誤符號地址的錯誤位置有效信號found,同時，糾錯
碼求解電路會計算生成該地址中錯誤符號對應(yīng)的糾錯碼。 控制模塊對錯誤位置有效信號found計數(shù)獲得錯誤碼數(shù)目。 比較所述錯誤符號數(shù)目與所述錯誤碼數(shù)目；如果相等，將所述糾錯碼求解電路生 成的糾錯碼與所述錯誤符號地址求解電路生成的錯誤符號地址對應(yīng)的錯誤符號進(jìn)行糾錯 運算；否則，解碼失敗，產(chǎn)生通知CPU的解碼異常中斷信號，CPU響應(yīng)所述中斷信號，結(jié)束本 次解碼。 上述技術(shù)方案中的有關(guān)內(nèi)容解釋如下 1、上述方案中，在產(chǎn)生通知控制模塊的解碼異常信號時，進(jìn)一步包括以下步驟
步驟一，控制模塊檢測到解碼異常信號有效，產(chǎn)生通知CPU的解碼異常中斷信號；
步驟二， CPU響應(yīng)所述中斷信號，結(jié)束本次解碼。 2、上述方案中，所述對于為4個符號寬度的錯誤位置多項式的系數(shù)序列，計算所 述解碼數(shù)據(jù)中錯誤符號數(shù)目的過程具體包括以下步驟 步驟一，判斷所述錯誤位置多項式的系數(shù)序列最高位符號即第4符號至第2符號
是否為O，如果等于0表示本次解碼數(shù)據(jù)無錯誤并結(jié)束；否則執(zhí)行下一步； 步驟二，判斷最高位符號即第4符號至第3符號是否為O，如果等于0表示解碼數(shù)據(jù)存在一個錯誤符號并結(jié)束；否則執(zhí)行下一步； 步驟三，判斷最高位符號即第4符號是否為O，如果等于0表示解碼數(shù)據(jù)存在二個 錯誤符號并結(jié)束；如果不等于0表示解碼數(shù)據(jù)存在3個錯誤符號。 本發(fā)明工作原理是在生成了系數(shù)序列l(wèi)oc和mag后，根據(jù)系數(shù)序列l(wèi)oc和mag的 值判斷當(dāng)前譯碼求解電路是否生成了合法的錯誤位置多項式L(x)和錯誤值多項式W(x)， 如果當(dāng)前生成的錯誤位置多項式L(x)或錯誤值多項式W(x)已經(jīng)是非法的值，譯碼求解電 路生成解碼異常信號err，控制模塊一旦檢測到解碼異常信號err有效，就無需再使能錯誤 符號地址求解電路和糾錯碼求解電路，直接可以判斷出本次解碼失敗。在解碼異常信號err 無效的情況下，譯碼求解電路根據(jù)系數(shù)序列l(wèi)oc計算出錯誤符號數(shù)目ern，控制模塊會使能 錯誤符號地址求解電路和糾錯碼求解電路，并對錯誤符號地址求解電路生成的錯誤位置有 效信號found進(jìn)行計數(shù)，當(dāng)所有的地址都遍歷完成后，控制模塊通過將當(dāng)前錯誤位置有效 信號計數(shù)器記錄的錯誤碼數(shù)目與譯碼求解電路生成的錯誤符號數(shù)目ern進(jìn)行比較判斷本 次解碼是否正確，增加了系統(tǒng)可靠性。 由于上述技術(shù)方案運用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點和效果 1、本發(fā)明譯碼求解電路計算錯誤符號數(shù)目ern，與現(xiàn)有技術(shù)中對錯誤位置有效信
號found進(jìn)行計數(shù)的方法相比提供了一種查詢當(dāng)前解碼中錯誤符號數(shù)目的更快的方法，便
于軟件人員及時查詢當(dāng)前的解碼狀態(tài)并做相應(yīng)的軟件處理；同時，系統(tǒng)會通過對錯誤位置
有效信號found進(jìn)行計數(shù)得到錯誤符號地址求解電路搜索到的錯誤碼數(shù)目，并與錯誤符號
數(shù)目ern進(jìn)行比較，確保解碼正確，增加解碼可靠性。 2、本發(fā)明的譯碼求解電路采用了并行結(jié)構(gòu)，同時計算錯誤位置多項式L(x)和錯 誤值多項式W (x)，提高了運算速度。 3、本發(fā)明的譯碼求解電路輸出解碼異常信號err，系統(tǒng)通過解碼異常信號err可 以提前預(yù)知本次解碼錯誤，無需使能錯誤符號地址求解電路和糾錯碼求解電路，優(yōu)化了系 統(tǒng)整體性能。


附圖1為本發(fā)明ECC模塊內(nèi)信號原理圖； 附圖2為現(xiàn)有技術(shù)解碼方法流程圖； 附圖3為本發(fā)明解碼方法流程圖； 附圖4為本發(fā)明歐幾里德算法運算結(jié)構(gòu)示意圖。
具體實施例方式
下面結(jié)合附圖及實施例對本發(fā)明作進(jìn)一步描述 實施例一種應(yīng)用在基于理德-所羅門碼的ECC模塊上的解碼方法如附圖l所示， 一種在基于理德_所羅門碼的ECC模塊上實現(xiàn)高效解碼的方法，所述ECC模塊基于理德_所 羅門碼編/解碼，包括編解碼電路、譯碼求解電路、錯誤符號地址求解電路和糾錯碼求解 電路。如附圖3所示，該方法具體步驟如下 S301，所述編解碼電路根據(jù)解碼數(shù)據(jù)xi，生成解碼伴隨式S(x)。 S302，判斷解碼伴隨式S(x)是否為'0';如果是，表示解碼數(shù)據(jù)無誤，解碼成功并結(jié)束；否則表示解碼數(shù)據(jù)有誤，繼續(xù)執(zhí)行以下步驟。 S303，譯碼求解電路采用歐幾里德(Euclid)算法，并采用并行的方式將所述解碼 伴隨式S(x)的系數(shù)序列進(jìn)行輾轉(zhuǎn)相除運算得到錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc和錯 誤值多項式W(x)的系數(shù)序列mag。 S304，根據(jù)所述系數(shù)序列l(wèi)oc的數(shù)據(jù)寬度將該系數(shù)序列l(wèi)oc基于符號分為n個符 號。 S305，分別判斷錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc最低符號即第一符號和錯誤 值多項式W(x)的系數(shù)序列mag是否為O ;只要其中一個等于O時，則產(chǎn)生解碼異常信號err， 控制模塊檢測到解碼異常信號err有效時，產(chǎn)生通知CPU的解碼異常中斷信號，CPU響應(yīng)所 述中斷信號，結(jié)束本次解碼；否則，繼續(xù)執(zhí)行以下步驟。 S306，查找錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc中非0符號，并根據(jù)非0符號的 分布，計算所述解碼數(shù)據(jù)中錯誤符號數(shù)目。 S307，錯誤符號地址求解電路對L(x)求根，將解碼數(shù)據(jù)的地址依次查找一遍，計 算出錯誤符號地址eaddr，并生成用于記錄錯誤符號地址的錯誤位置有效信號found ;同 時，使能糾錯碼求解電路計算相應(yīng)的糾錯碼val。 S30S，控制模塊通過計數(shù)器對該錯誤位置有效信號found計數(shù)獲得錯誤碼數(shù)目。
S309，控制模塊比較所述錯誤符號數(shù)目與所述錯誤碼數(shù)目；如果錯誤符號數(shù)目與 所述錯誤碼數(shù)目不相等，解碼失敗，產(chǎn)生通知CPU的解碼異常中斷信號，CPU響應(yīng)所述中斷 信號，結(jié)束本次解碼。 S310，如果錯誤符號數(shù)目與所述錯誤碼數(shù)目相等，將所述糾錯碼求解電路生成的 糾錯碼val與所述錯誤符號地址求解電路生成的錯誤符號地址eaddr對應(yīng)的錯誤符號進(jìn)行 運算得到正確符號，解碼成功。 上述過程步驟S306，對于為4個符號寬度的系數(shù)序列l(wèi)oc，計算該解碼數(shù)據(jù)中錯誤 符號數(shù)目的過程具體包括以下步驟 步驟一，判斷所述錯誤位置多項式L(x)的系數(shù)序列1oc最高位符號即第4符號至 第2符號是否為O，如果等于0表示本次解碼數(shù)據(jù)無錯誤并結(jié)束；否則執(zhí)行下一步。
步驟二，判斷最高位符號即第4符號至第3符號是否為O，如果等于0表示解碼數(shù) 據(jù)存在一個錯誤符號并結(jié)束；否則執(zhí)行下一步。 步驟三，判斷最高位符號即第4符號是否為O，如果等于0表示解碼數(shù)據(jù)存在二個 錯誤符號并結(jié)束；如果不等于0表示解碼數(shù)據(jù)存在3個錯誤符號。 譯碼求解電路采用了歐幾里德(Euclid)算法，設(shè)計采用了并行的方法計算錯誤 位置多項式系數(shù)序列l(wèi)oc和錯誤值多項式系數(shù)序列mag，錯誤位置多項式L(x) = lX t—'+lt—2 —2+. . . +l3x3+l2x2+llX+l。， loc為L(x)的系數(shù)序列l(wèi)t 1。；錯誤值多項式W(x) = wt —!xt—'+wt—2x*—2+wt—3x*—3+. +界-3+界*2+界^+界。，mag為W(x)的系數(shù)序列wt—丄 w0 ;
在loc和mag計算完畢后，譯碼求解電路會根據(jù)系數(shù)序列l(wèi)oc和mag的值判斷是 否生成了合法的錯誤位置多項式L(x)和錯誤值多項式W(x)，如果當(dāng)前生成的錯誤位置多 項式L(x)或錯誤值多項式W(x)已經(jīng)是非法的值，譯碼求解電路生成解碼異常信號err，控 制模塊一旦檢測到解碼異常信號err有效，就無需再使能錯誤符號地址求解電路和糾錯碼 求解電路，直接可以判斷出本次解碼失敗。在解碼異常信號err無效的情況下，譯碼求解電路根據(jù)系數(shù)序列l(wèi)oc計算出錯誤符號數(shù)目ern，同時，控制模塊會使能錯誤符號地址求解電 路和糾錯碼求解電路，并對錯誤符號地址求解電路生成的錯誤位置有效信號found進(jìn)行計 數(shù)，當(dāng)所有的地址都遍歷完成后，控制模塊通過將當(dāng)前錯誤位置有效信號計數(shù)器的錯誤碼 數(shù)目與譯碼求解電路生成的錯誤符號數(shù)目ern進(jìn)行比較判斷本次解碼是否正確，增加了系 統(tǒng)可靠性。 譯碼求解電路在編解碼電路生成的解碼伴隨式S(x)不等于'0'時有效，接收解碼 伴隨式S (x)，并行計算loc和mag，并行方法的采用加快了譯碼求解電路的運算速度，提高 了系統(tǒng)性能。 歐幾里德(Euclid)算法本質(zhì)上是一種求解最大公約數(shù)的輾轉(zhuǎn)相除法，理論上，錯
誤值多項式W(x)可以通過伴隨式S(x)和錯誤位置多項式L(x)表示如下 W(x) = S(x)L(x)mod(x2t) 變換后得 W(x) = S(x)L(x)+x2tB(x) Euclid算法就是通過上式計算出W(x)和L(x)，本質(zhì)上就是求S(x)和x2t的最大 公約數(shù)W(x)，步驟如下 (1) x2t對S (x)求模，得到商和余數(shù)； (2)判斷余數(shù)的量級d是否大于t，如果d > = t，除數(shù)和被除數(shù)交換，前一次除法 的除數(shù)作為被除數(shù)，余數(shù)作為除數(shù)，做除法運算；重復(fù)步驟(2)，直到滿足d < t ;
(3)如果cKt，計算結(jié)束，當(dāng)前的商即為錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc，余 數(shù)為錯誤值多項式W(x)的系數(shù)序列mag。 上述第(2)步驟，所述的量級的判斷過程為對于數(shù)據(jù)長度為n個符號的數(shù)據(jù)，最 高符號為第n符號，最低符號為第l符號，判斷該數(shù)據(jù)最高的非O符號所在的位置，如果最 高的非0符號為第t符號，那么該數(shù)據(jù)的量級為t-l。 Euclid算法采用了基于寄存器復(fù)用和迭代的運算結(jié)構(gòu)，并行實現(xiàn)了錯誤位置多項 式L(x)和錯誤值多項式W(x)的計算，設(shè)計原理如附圖4所示，伴隨式S(x) = s2t—lX2t— —2x2t—2+s2t—3x2t—3+. +s3xx3+s2x2+slX+s。， syndrome為S(x)的系數(shù)序列s2t—! s。；除數(shù)寄存器 用來存儲每次除法運算中的除數(shù)，選通器2用來選擇除數(shù)，第一次除法運算時，除數(shù)為伴隨 式系數(shù)syndrome,之后每當(dāng)前一次除法運算的余數(shù)的量級d > = t時，即滿足被除數(shù)和除數(shù) 交換條件(swap = 1)時，本次除法運算中的除數(shù)即為前一次除法運算中的余數(shù)，即加法器2 的輸出。最高非零符號選擇邏輯是根據(jù)輸入數(shù)據(jù)的量級輸出該數(shù)據(jù)的最高非零符號，逆元 素求解邏輯是計算出輸入數(shù)據(jù)在有限域中的逆元素，設(shè)計中除法運算中的被除數(shù)，除法過 程中的中間余數(shù)和除法最終的余數(shù)都復(fù)用了同一組寄存器余數(shù)寄存器，余數(shù)寄存器最初存 儲被除數(shù)，初始值為{1' bl，2t*N' bOht為最大可糾錯符號數(shù)，N為每個符號所包含的比特 位，N的值由有限域的選擇決定。乘法器2包括兩個輸入，一個為除數(shù)最高非零符號的逆元 素， 一個為被除數(shù)或中間余數(shù)的最高非零符號，二者相乘后輸出乘積因子mul， mul通過乘 法器3與除數(shù)做乘法運算后輸出校正后的除數(shù)，校正后的除數(shù)的最高符號和被除數(shù)或者中 間余數(shù)的最高符號相同。移位邏輯是根據(jù)余數(shù)寄存器與除數(shù)寄存器中數(shù)據(jù)量級的差值決定 輸入數(shù)據(jù)左移的符號數(shù)。移位后的校正除數(shù)與被除數(shù)或中間余數(shù)經(jīng)過加法器2做加法運算 后得到下一個中間余數(shù)，該中間余數(shù)經(jīng)過余數(shù)寄存器、最高非零符號選擇邏輯2、乘法器2、乘法器3、移位邏輯2和加法器2再重復(fù)上述步驟，直到加法器2輸出本次除法運算的余數(shù)。
此時如果余數(shù)的量級d > = t時，即swap有效時，除法運算中的除數(shù)更新為前一 次除法運算的余數(shù)，即加法器2的輸出；除法運算中的被除數(shù)更新為上一次除法運算中的 除數(shù)。如此反復(fù)直到求解結(jié)束判斷邏輯檢測到加法器2輸出的余數(shù)的量級cKt，譯碼求解 電路運算結(jié)束，done信號有效，此時加法器2輸出的余數(shù)即為譯碼求解電路輸出的錯誤值 多項式系數(shù)序列mag。 在計算mag的同時，譯碼求解電路通過對各級除法運算的商的處理來計算錯誤位 置多項式系數(shù)序列l(wèi)oc。選通器l用來選擇除法運算的商基數(shù)，初始值為'l'，商寄存器l用 來存儲計算商時的商基數(shù)。商寄存器2用來存儲初始商和中間商的值，初始商的值為'0'。 每當(dāng)余數(shù)寄存器的值更新時，乘積因子mul與商基數(shù)相乘后得到校正后的商基數(shù)，校正后 的商基數(shù)經(jīng)過移位邏輯后與商寄存器2中的數(shù)據(jù)經(jīng)過加法運算后得到中間商的值，并更新 商寄存器2。當(dāng)swap有效時，商寄存器1更新為加法器1的輸出，商寄存器2更新為商寄存 器l的輸出，商基數(shù)和商值交換。當(dāng)done有效時，loc為譯碼求解電路輸出的錯誤位置多 項式的系數(shù)序列。 結(jié)束信號done有效后，通過判斷l(xiāng)oc和mag的值生成解碼異常信號err， loc[N-l:O]為loc的最低符號，當(dāng)loc[N-l:O]或者mag的值為0時，二者經(jīng)過或門后與 done信號進(jìn)行與邏輯得到解碼異常信號err。同時，可以通過loc得到錯誤符號的數(shù)目，錯 誤數(shù)判斷邏輯是根據(jù)輸入數(shù)據(jù)中非0符號的分布判斷當(dāng)前解碼數(shù)據(jù)中的錯誤符號數(shù)，錯誤 符號數(shù)即為輸入數(shù)據(jù)的量級。 上述實施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人 士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明 精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種應(yīng)用在基于理德-所羅門碼的ECC模塊上的解碼方法，所述ECC模塊基于理德-所羅門碼編/解碼，包括編解碼電路、譯碼求解電路、錯誤符號地址求解電路和糾錯碼求解電路；所述編解碼電路根據(jù)解碼數(shù)據(jù)，生成解碼伴隨式(S(x))；然后譯碼求解電路對所述解碼伴隨式(S(x))的系數(shù)序列進(jìn)行輾轉(zhuǎn)相除運算得到錯誤位置多項式(L(x))的系數(shù)序列(loc)和錯誤值多項式(W(x))的系數(shù)序列(mag)；之后，錯誤符號地址求解電路通過對所述錯誤位置多項式(L(x))求根的方法將錯誤位置逐一代入方程驗證，將地址依次查找一遍，生成用于記錄錯誤符號地址的錯誤位置有效信號(found)，同時，糾錯碼求解電路會計算生成該地址中錯誤符號對應(yīng)的糾錯碼；再次，控制模塊將對所述錯誤位置有效信號(found)計數(shù)獲得錯誤碼數(shù)目；其特征在于譯碼求解電路對所述解碼伴隨式(S(x))的系數(shù)序列進(jìn)行輾轉(zhuǎn)相除運算得到錯誤位置多項式(L(x))的系數(shù)序列(loc)和錯誤值多項式(W(x))的系數(shù)序列(mag)之后，還包括以下步驟步驟一，根據(jù)所述錯誤位置多項式的系數(shù)序列(loc)的數(shù)據(jù)寬度將該系數(shù)序列(loc)基于符號分為n個符號；步驟二，分別判斷錯誤位置多項式(L(x))的系數(shù)序列(loc)最低符號即第一符號和錯誤值多項式(W(x))的系數(shù)序列(mag)是否為0；只要其中一個等于0，則產(chǎn)生通知控制模塊的解碼異常信號(err)，指示本次解碼失??；否則，繼續(xù)執(zhí)行以下步驟；步驟三，查找錯誤位置多項式(L(x))的系數(shù)序列(loc)中非0符號，并根據(jù)非0符號的分布，計算所述解碼數(shù)據(jù)中錯誤符號數(shù)目；步驟四，比較所述錯誤符號數(shù)目與所述錯誤碼數(shù)目；如果相等，將所述糾錯碼求解電路生成的糾錯碼與所述錯誤符號地址求解電路生成的錯誤符號地址對應(yīng)的錯誤符號進(jìn)行糾錯運算；否則，解碼失敗，產(chǎn)生通知CPU的解碼異常中斷信號，CPU響應(yīng)所述中斷信號，結(jié)束本次解碼。
2. 根據(jù)權(quán)利要求1所述的解碼方法，其特征在于在步驟二中，當(dāng)產(chǎn)生通知控制模塊的 解碼異常信號(err)時，進(jìn)一步包括以下步驟步驟一，控制模塊檢測到解碼異常信號(err)有效，并產(chǎn)生通知CPU的解碼異常中斷信號；步驟二， CPU響應(yīng)所述解碼異常中斷信號，結(jié)束本次解碼。
3. 根據(jù)權(quán)利要求1所述的解碼方法，其特征在于所述步驟三對于為4個符號寬度的 系數(shù)序列(loc)，計算所述解碼數(shù)據(jù)中錯誤符號數(shù)目的過程具體包括以下步驟步驟一，判斷所述錯誤位置多項式(L(x))的系數(shù)序列(loc)最高位符號即第4符號至 第2符號是否為O，如果等于0表示本次解碼數(shù)據(jù)無錯誤并結(jié)束；否則執(zhí)行下一步；步驟二，判斷最高位符號即第4符號至第3符號是否為0，如果等于0表示解碼數(shù)據(jù)存 在一個錯誤符號并結(jié)束；否則執(zhí)行下一步；步驟三，判斷最高位符號即第4符號是否為O，如果等于0表示解碼數(shù)據(jù)存在二個錯誤 符號并結(jié)束；如果不等于0表示解碼數(shù)據(jù)存在3個錯誤符號。
全文摘要
本發(fā)明涉及一種應(yīng)用在基于理德-所羅門碼的ECC模塊上的解碼方法，該方法生成解碼伴隨式S(x)；然后運算得到錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc和錯誤值多項式W(x)的系數(shù)序列mag；查找錯誤位置多項式L(x)的系數(shù)序列l(wèi)oc中非0符號，并根據(jù)非0符號的分布，計算所述解碼數(shù)據(jù)中錯誤符號數(shù)目；錯誤符號地址求解電路通過對L(x)求根得到錯誤符號的地址，同時生成用于記錄錯誤符號地址的錯誤位置有效信號found，并由控制模塊對該錯誤位置有效信號found計數(shù)獲得錯誤碼數(shù)目；最后，比較所述錯誤碼數(shù)目與所述錯誤符號數(shù)目。本發(fā)明能提前發(fā)現(xiàn)部分解碼失敗的情況，而且能提前預(yù)知本次解碼數(shù)據(jù)中的錯誤符號數(shù)目，并通過將錯誤碼數(shù)目與錯誤符號數(shù)目進(jìn)行比較來判斷解碼是否成功，提高了解碼糾錯效率和可靠性。
文檔編號H03M13/00GK101697490SQ200910035790
公開日2010年4月21日 申請日期2009年10月16日 優(yōu)先權(quán)日2009年10月16日
發(fā)明者于麥口, 張艷麗, 肖佐楠, 鄭茳 申請人:蘇州國芯科技有限公司;