專利名稱：模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，,及一種模數(shù)轉(zhuǎn)換器。本發(fā)明特別涉及流水線(pipeline)型 及循環(huán)(cyclic)型的模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
近年來，移動電話等移動機器上，逐漸搭載了圖像拍攝功能、圖像再 生功能、動畫攝影功能、及動畫再生功能等各種各樣的附加功能。隨之而 來的是，對模數(shù)轉(zhuǎn)換器(以下，稱"AD轉(zhuǎn)換器")的小型化和省電化的 要求也越來越高。作為這種AD轉(zhuǎn)換器的規(guī)格，公知的有構(gòu)成為循環(huán)型的 循環(huán)AD轉(zhuǎn)換器(例如，參照專利文獻l)。
圖1表示現(xiàn)有的循環(huán)AD轉(zhuǎn)換器的一例。在此AD轉(zhuǎn)換器中，通過第 一開關(guān)SW1輸入的模擬信號Vin，由采樣保持電路11采樣保持為與輸入 信號等同的模擬信號的同時，通過AD轉(zhuǎn)換電路12轉(zhuǎn)換為數(shù)字值。首先， 取出高4位。由AD轉(zhuǎn)換電路12轉(zhuǎn)換得到的數(shù)字值，由DA轉(zhuǎn)換電路13 轉(zhuǎn)換為模擬值。減法電路14，從采樣保持電路11中采樣保持著的輸入模 擬信號Vin中，將從DA轉(zhuǎn)換電路13輸入的模擬信號減去。減法電路14 的輸出模擬信號，由第二放大電路15放大。放大后的模擬信號，通過第 二開關(guān)SW2反饋給采樣保持電路11及AD轉(zhuǎn)換電路12。由于從第二次循 環(huán)開始是取出3位，因此第二放大電路15，將輸入信號放大8倍。通過將 此循環(huán)處理反復(fù)，獲得10位的數(shù)字值。
上述的循環(huán)AD轉(zhuǎn)換器和多級流水線型的AD轉(zhuǎn)換器，在取出高位后 將與其對應(yīng)的模擬信號減去。從而，必須根據(jù)后段AD轉(zhuǎn)換電路要取出的 位數(shù)，將減法計算后的模擬信號放大。
6再有，在專利文獻l中，公開了由包含循環(huán)型的轉(zhuǎn)換部分的2段構(gòu)成
的AD轉(zhuǎn)換器。在專利文獻l的第一圖的循環(huán)型AD轉(zhuǎn)換部分中，由于并 聯(lián)型A / D轉(zhuǎn)換器AD2進行3位的轉(zhuǎn)換，因此在向并聯(lián)型AD轉(zhuǎn)換器AD2 進行下次輸入前，必須以8倍這種較高的放大率將信號放大。由于與并聯(lián) 型A / D轉(zhuǎn)換器AD2并聯(lián)設(shè)置的采樣保持電路S / H3沒有將信號放大， 因此必須用減法電路SUB2及采樣保持電路S / H4放大8倍。
在上述專利文獻l的第一圖中，在前級段上設(shè)有采樣保持電路S/H1 及具備放大功能的減法電路SUB1，在后級段上設(shè)有采樣保持電路S / H3、 采樣保持電路S / H4及具備放大功能的減法電路SUB2。.這里，采樣保持 電路S / Hl及采樣保持電路S / H3的增益，總共為1倍。此時，假定在 采樣保持電路S/H1與采樣保持電路S/H3中，使用同樣的電路。
然而，放大電路中存在GB積(Gain Bandwidth product:增益帶寬積) 的界限。即，若要獲得較高的放大率將會降低放大電路的工作頻率，難以 高速工作。特別是在循環(huán)型中，由于需要高于整體轉(zhuǎn)換速度的工作速度， 因此放大電路妨礙了 AD轉(zhuǎn)換器整體的高速化。另一方面，放大電路中存在輸出電壓范圍，若使用這種輸出電壓范圍、 或放大后可能產(chǎn)生偏差的這種范圍中的輸入電壓，放大后的輸出電壓中會 產(chǎn)生偏差。從而，為了不產(chǎn)生增益誤差，就得使用一定范圍的輸入電壓， 因此難以使用低電壓。
在上述圖1所示的AD轉(zhuǎn)換電路這種分為多次進行AD轉(zhuǎn)換的電路中， 一般來說隨著從高位開始進行的AD轉(zhuǎn)換，對輸入的模擬信號的要求精度 逐漸降低。從而，當在包含采樣保持電路的、具有相同增益的放大電路中 使用相同的電路時，由于在其他的放大電路中也照搬使用與最要求精度的 放大電路相同的電路，因此就會變成超規(guī)格的設(shè)計。
專利文獻特開平4 —26229號公報。

發(fā)明內(nèi)容
本發(fā)明正是鑒于此狀況所進行的發(fā)明，其目的在于實現(xiàn)AD轉(zhuǎn)換器的 高速化。
本發(fā)明的另一目的在于實現(xiàn)循環(huán)型的AD轉(zhuǎn)換器高速化。本發(fā)明的又一 目的在于同時實現(xiàn)循環(huán)型的AD轉(zhuǎn)換器的高速化和低電壓化這兩個目標。
本發(fā)明的再一 目的在于避免超規(guī)格設(shè)計，提高AD轉(zhuǎn)換器的設(shè)計效率。
本發(fā)明的第一技術(shù)方案，提供一種模數(shù)轉(zhuǎn)換器，具有AD轉(zhuǎn)換電路，其將輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值；DA轉(zhuǎn)換電路，其將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號；第一放大電路，其與AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將輸入模擬信號以規(guī)定放大率進行放大；減法電路，其從第一放大電路的輸出中，將以與第一放大電路進行放大的放大率實質(zhì)相同的放大率進行放大的DA轉(zhuǎn)換電路的輸出減去；以及第二放大電路，其將減法電路的輸出放大，并反饋到AD轉(zhuǎn)換電路及第一放大電路的輸入；生成所述DA轉(zhuǎn)換電路的參考電位的基準電壓范圍、和生成所述AD轉(zhuǎn)換電路的參考電位的基準電壓范圍之比，根據(jù)所述規(guī)定的放大率來設(shè)定。
在用AD轉(zhuǎn)換電路輸出規(guī)定位的數(shù)字值的期間，用第一放大電路將輸入模擬信號以規(guī)定的放大率進行放大。將DA轉(zhuǎn)換電路的輸出，以第一放大電路的放大率放大，并從第一放大電路的輸出中減去。第二放大電路，放大減法電路的輸出，并反饋到AD轉(zhuǎn)換電路及第一放大電路。這樣，通過將用于循環(huán)型AD轉(zhuǎn)換器中的第二循環(huán)以后的處理的模擬信號的放大，也由相當于現(xiàn)有的采樣保持電路的第一放大電路實現(xiàn)，能夠降低第二放大電路的放大率，從而能夠令A(yù)D轉(zhuǎn)換器整體高速化。
也可以在由AD轉(zhuǎn)換電路及DA轉(zhuǎn)換電路構(gòu)成的部分中，以與第一放大電路進行放大的放大率實質(zhì)相同的放大率進行放大。通過調(diào)整DA轉(zhuǎn)換電路的基準電壓范圍和AD轉(zhuǎn)換電路的基準電壓范圍之比，可以生成對應(yīng)第一放大電路的放大率的DA轉(zhuǎn)換電路的輸出模擬信號。
減法電路及第二放大電路也可以為一體化的減法放大電路； 一體化的減法放大電路，以與第一放大電路進行放大的放大率實質(zhì)相同的放大率，對AD轉(zhuǎn)換電路的輸出進行放大，并從第一放大電路的輸出中進行減法放大。再有， 一體化的減法放大電路也可以包含運算放大電路；在運算放大電路中，連接有輸入第一放大電路的輸出的第一端子、和輸入DA轉(zhuǎn)換電路的輸出的第二端子；第二端子和DA轉(zhuǎn)換電路之間連接的電容、與第一端子和第一放大電路之間連接的電容之比，根據(jù)規(guī)定的放大率來設(shè)定。在減法放大電路中通過對DA轉(zhuǎn)換電路的輸出進行調(diào)整，能夠生成對
應(yīng)第一放大電路的放大率的DA轉(zhuǎn)換電路的輸出模擬信號。
本發(fā)明的第二技術(shù)方案，提供一種模數(shù)轉(zhuǎn)換器，具有AD轉(zhuǎn)換電路，其將輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值；DA轉(zhuǎn)換電路，其將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號；第一放大電路，其與AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將輸入模擬信號以第一放大率進行放大；減法電路，其從第一放大電路的輸出中，減去以與第一放大電路進行放大的放大率實質(zhì)相同的放大率進行放大的DA轉(zhuǎn)換電路的輸出；以及第二放大電路，其將減法電路的輸出以第二放大率放大，并反饋到AD轉(zhuǎn)換電路。第一放大率及第二放大率的合計放大率，滿足必要放大率；第一放大率的值為大于1的值，并且在第二放大率的值以下。例如，第一放大率的值，為第二放大率的值的1/2以下的值。
依據(jù)該技術(shù)方案，通過在構(gòu)成循環(huán)型AD轉(zhuǎn)換部分的2個放大電路內(nèi)，將輸入側(cè)的放大電路的放大率設(shè)走為大于1的值，能夠降低減法計算后的放大電路的放大率，從而提高此放大電路的速度。因此，能夠令A(yù)D轉(zhuǎn)換器整體高速化。同時，通過將輸入側(cè)的放大電路的放大率設(shè)定在減法計算后的放大電路的放大率以下，能夠擴大輸入側(cè)的放大電路的輸入電壓范圍，能夠?qū)崿F(xiàn)向此放大電路中輸入的信號的低電壓化。因此，能夠令A(yù)D轉(zhuǎn)換器整體低電壓化。
優(yōu)選第一放大率的值，為在第一放大電路中將期望的輸入電壓范圍的全部輸入信號收納于輸出電壓范圍中的最大值；第二放大率的值，為滿足必要放大率的剩余的值。對于使用期望的低電壓信號，可將最高速化的放大率設(shè)定于2個放大電路中。因此，能夠令A(yù)D轉(zhuǎn)換器整體高速化和低電壓化。
在上述第二技術(shù)方案的模數(shù)轉(zhuǎn)換器中，模數(shù)轉(zhuǎn)換器是由多個級段構(gòu)成的流水線型的模數(shù)轉(zhuǎn)換器；多個級段中的至少一個級段包含上述模數(shù)轉(zhuǎn)換器的循環(huán)型的級段。
這樣，提高設(shè)計為流水線型，可以將高位的轉(zhuǎn)換精度提高，并且能使循環(huán)部分提高速度，從而能夠令A(yù)D轉(zhuǎn)換器整體高速化。另外，通過確保循環(huán)部分的輸入側(cè)的放大電路的輸入電壓范圍，能夠令A(yù)D轉(zhuǎn)換器整體低電壓化。
第一放大率的值也可以為2。這樣，將DA轉(zhuǎn)換電路的輸出也放大2倍，這2倍的放大能夠比較容易地實現(xiàn)。例如，只要AD轉(zhuǎn)換電路采用單極性輸入，DA轉(zhuǎn)換電路采用差動輸出即可。AD轉(zhuǎn)換電路和DA轉(zhuǎn)換電路的基準電壓范圍之比為1:2，而沒有必要生成額外的基準電壓。
本發(fā)明的第三技術(shù)方案，提供一種模數(shù)轉(zhuǎn)換器，具有AD轉(zhuǎn)換電路，其將輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值；DA轉(zhuǎn)換電路，其將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號；第一放大電路，其與AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將輸入模擬信號以第一放大率進行放大；減法電路，其從第一放大電路的輸出中，減去以與第一放大電路進行放大的放大率實質(zhì)相同的放大率放大的DA轉(zhuǎn)換電路的輸出；以及第二放大電路，將減法電路的輸出以第二放大率放大，并反饋到AD轉(zhuǎn)換電路。第一放大率及第二放大率的合計放大率，滿足必要放大率；將第一放大率設(shè)定為與第二放大率的值接近的值。例如，第一放大率的值和第二放大率的值之間的關(guān)系為1/2以上2以下的關(guān)系。
依據(jù)該技術(shù)方案，若令構(gòu)成循環(huán)型AD轉(zhuǎn)換部分的2個放大電路的放大率接近，就可不使用必須有較大放大率的放大電路。因此，根據(jù)上述GB積的關(guān)系能夠提高工作頻率，從而提高放大電路的速度。因此，能夠令A(yù)D轉(zhuǎn)換器整體速度提高。另外，由于放大電路中使用的放大用單位電容值變得接近，也能提高電容的布局平衡性。
第一放大率的值與第二放大率的值也可以為實質(zhì)相同的值。通過令其為實際相同的值，能夠令2者搭配的放大電路的放大速度達到最高速，從而能令A(yù)D轉(zhuǎn)換器整體達到最高速。另外，能夠使用相同規(guī)格的放大電路，可以簡化設(shè)計，提高效率。
在上述第三技術(shù)方案的模數(shù)轉(zhuǎn)換器中，模數(shù)轉(zhuǎn)換器是由多個級段構(gòu)成的流水線型的模數(shù)轉(zhuǎn)換器；多個級段中的至少一個級段包含上述模數(shù)轉(zhuǎn)換器的循環(huán)型的級段。
這樣，通過設(shè)計為流水線型，可以將高位的轉(zhuǎn)換精度提高，而且能使循環(huán)部分提高速度，從而令A(yù)D轉(zhuǎn)換器整體高速化。
第一放大率的值也可以為2。這樣，將DA轉(zhuǎn)換電路的輸出也放大2倍，此2倍的放大比較容易實現(xiàn)。例如，只要在AD轉(zhuǎn)換電路中采用單極
性輸入，在DA轉(zhuǎn)換電路中采用差動輸出即可。AD轉(zhuǎn)換電路和DA轉(zhuǎn)換電路的基準電壓之比為1:2，沒有必要生成額外的基準電壓。
本發(fā)明的第四技術(shù)方案，提供一種模數(shù)轉(zhuǎn)換器，將輸入的模擬信號分為多次轉(zhuǎn)換為多位的數(shù)字信號，具有多個放大電路，該多個放大電路內(nèi)，具有實質(zhì)相同的放大率的2個以上放大電路，其電路常數(shù)及電路結(jié)構(gòu)的至少一方不同。
分為多次轉(zhuǎn)換為多位的數(shù)字信號的流水線型或循環(huán)型或二者混合型的模數(shù)轉(zhuǎn)換器的多個放大電路，并不要求統(tǒng)一的精度。對接近高位部分進行放大的放大電路要求較高的精度；越接近低位在精度上的要求也就越松。依據(jù)該技術(shù)方案，即使在具有實質(zhì)相同的放大率的放大率之間，由于對不同規(guī)格的電路常數(shù)及電路結(jié)構(gòu)的至少一方進行選擇，能夠提高要求高精度的放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方的規(guī)格；降低不太要求精度的放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方的規(guī)格。從而，能夠在確保精度的前提下盡可能實現(xiàn)省電和小面積化，并能對AD轉(zhuǎn)換器整體進行有效設(shè)計。再者，所謂"實質(zhì)相同的放大率"，包含雖然在放大電路等的理想性能上設(shè)計規(guī)格相同，但在實際上性能上的放大率有所差別的情況。再者，所謂"放大電路"，也包含l倍放大率、即采樣保持電路。
優(yōu)選，輸入模擬信號最初輸入的放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方，比其他放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方具有更高的規(guī)格。這樣，能提高處理最大信號的放大電路的精度。再有，也可以按輸入模擬信號在多個放大電路上傳遞的先后順序，讓該多個放大電路在電路常數(shù)及電路結(jié)構(gòu)的至少一方上具有由高到低的規(guī)格。這樣，隨著從高位變換向低位變換的轉(zhuǎn)移，對放大電路的精度要求也逐漸降低，從而提高設(shè)計效率。再者，所謂"高的規(guī)格"，包含提高放大電路的精度和速度等性能。
也可以是，多個放大電路包含運算放大器作為構(gòu)成元件；運算放大器的電路結(jié)構(gòu)，在具有實質(zhì)相同的放大率的放大電路中各不相同。通過對構(gòu)成運算放大器的晶體管數(shù)量、其連接方式、各晶體管的規(guī)格、電源電壓等，可對放大電路的精度進行調(diào)節(jié)，從而實現(xiàn)將AD轉(zhuǎn)換器整體設(shè)計得高效。
多個放大電路由開關(guān)電容運算放大器構(gòu)成；開關(guān)電容運算放大器包含運算放大器、與該運算放大器的輸入端子連接的1個以上的第一電容、以及在運算放大器的輸入端子和輸出端子間連接的1個以上的第二電容；第一電容及第二電容的電容值，在具有實質(zhì)相同的放大率的放大電路中各不相同。若增大作為開關(guān)電容運算放大器的電路常數(shù)的第一電容及第二電容的電容值，則能降低由于第一電容的前段開關(guān)的電阻成分產(chǎn)生的熱噪聲。通過將第一電容及第二電容的電容值按各放大電路任意調(diào)整，可將
AD轉(zhuǎn)換器整體設(shè)計得高效。再者，所謂"第一電容"及"第二電容"，
也可分別由多個電容構(gòu)成。
也可以是，具有多個將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的級
段；多個級段內(nèi)的1個以上的級段，包含多個放大電路之中的1個放大電路；l個放大電路，對輸入的模擬信號、與將自身級段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換成模擬值之后的信號之差進行放大，并反饋到自身級段的輸入中。這樣，通過對由具備單級放大的循環(huán)級段的多個級段構(gòu)成的流水線型AD轉(zhuǎn)換器
的放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方任意選擇，能夠?qū)D轉(zhuǎn)換器整體設(shè)計得高效。
也可以是，具有多個將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的級段；多個級段內(nèi)的l個以上的級段，包含多個放大電路之中的2個放大電路；2個放大電路之中的第一放大電路，將輸入的模擬信號以規(guī)定的放大率進行放大；2個放大電路之中的第二放大電路，將第一放大電路的輸出模擬信號、與按實質(zhì)相同于規(guī)定的放大率之放大率進行放大并將自身級段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換成模擬值之后的信號之間的差值，以規(guī)定的放大率進行放大，并反饋到自身級段的輸入中。這樣，通過對由具備兩級放大的循環(huán)級段的多個級段構(gòu)成的流水線型AD轉(zhuǎn)換器的放大電路的電路常數(shù)級電路結(jié)構(gòu)的至少一方任意選擇，能夠?qū)D轉(zhuǎn)換器整體設(shè)計得高效。另外，所謂"第一放大電路"，包含l倍放大率、即采樣保持電路。
也可以是，模數(shù)轉(zhuǎn)換電路具有將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的AD轉(zhuǎn)換電路、和將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號的DA轉(zhuǎn)換電路；多個放大電路之中的第一放大電路，將輸入的模擬信號以規(guī)定的放大率進行放大；多個放大電路之中的第二放大電路，將第一放大電路的輸出模擬信號、與按實質(zhì)相同于規(guī)定的放大率之放大率進行的DA轉(zhuǎn)換電路的輸出模擬信號之間的差值，以規(guī)定的放大率進行放大，并輸出給
AD轉(zhuǎn)換電路及第一放大電路。這樣，通過對循環(huán)型AD轉(zhuǎn)換器的放大電路的電路常數(shù)級電路結(jié)構(gòu)的至少一方任意選擇，能夠?qū)D轉(zhuǎn)換器整體設(shè)計得高效。另外，所謂"第一放大電路"，包含l倍放大率、即采樣保持電路。
再者，將以上構(gòu)成要素的任意組合、及本發(fā)明的構(gòu)成要素和表現(xiàn)，在方法、裝置、系統(tǒng)等之間相互置換，也可以作為本發(fā)明的實施方式。


圖1表示現(xiàn)有的循環(huán)型AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖2表示第一實施方式中的流水線型、及循環(huán)型AD轉(zhuǎn)換器的一部分結(jié)構(gòu)的圖。
圖3表示第一實施方式中的循環(huán)型AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖4表示第一實施方式的第一實施例中的AD轉(zhuǎn)換電路及DA轉(zhuǎn)換電路的結(jié)構(gòu)的圖。
圖5表示第一實施方式的第二實施例中的減法放大電路的結(jié)構(gòu)的圖。圖6表示第一實施方式的第二實施例中的減法放大電路的動作過程的時序圖。
圖7表示第二實施方式的第一實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖8表示當?shù)诙嵤┓绞街械姆糯箅娐返妮敵鲭妷悍秶粔驅(qū)挄r，與
輸入電壓相應(yīng)的輸出電壓的特性的圖。
圖9表示第二實施方式的第二實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖IO表示第二實施方式的第三實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖ll表示第三實施方式的第一實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖12表示第三實施方式的第一實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)用另一
個設(shè)定值例的圖。
圖13表示第三實施方式的第二實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖14表示第三實施方式的第三實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖15表示第四實施方式的第一實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。圖16表示第四實施方式的第一實施例中的AD轉(zhuǎn)換器的動作過程的
13時序圖。
圖17表示第四實施方式中的單端開關(guān)電容運算放大器的結(jié)構(gòu)的圖。 圖18為，用于對第四實施方式中的開關(guān)電容運算放大器的動作進行 說明的時序圖。
圖19表示第四實施方式中的單端中的運算放大器的差動放大部分的 等價電路的圖。
圖20表示第四實施方式中的完全差動方式的開關(guān)電容運算放大器的
結(jié)構(gòu)的圖。
圖21表示第四實施方式中的完全差動方式中的運算放大器的差動放
大部分的等價電路的圖。
圖22表示第四實施方式中的單端中的運算放大器的差動放大部分的 等價電路的第一變形例的圖。
圖23表示第四實施方式中的單端中的運算放大器的差動放大部分的 等價電路的第二變形例的圖。
圖24表示第四實施方式的第二實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。
具體實施例方式
(第一實施方式)
首先，對本發(fā)明的第一實施方式的基本概念進行說明。圖2表示用于 對本發(fā)明第一實施方式的基本概念進行說明的基本電路圖。該基本電路， 為表示循環(huán)型及流水線型AD轉(zhuǎn)換器的一部分的電路。輸入模擬信號，被 輸入到放大電路11及AD轉(zhuǎn)換電路12中。AD轉(zhuǎn)換電路12，將輸入的模 擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值后，輸出到圖中未表示的編碼裝置中。AD 轉(zhuǎn)換電路12中，設(shè)定有多個參考電位。參考電位的設(shè)定數(shù)，根據(jù)輸出的 位數(shù)不同而不同。
DA轉(zhuǎn)換電路13，將從AD轉(zhuǎn)換電路12輸出的規(guī)定位的數(shù)字值轉(zhuǎn)換 為模擬信號。放大電路ll，將輸入的模擬信號采樣保持后進行放大。該放 大率為a倍。這里，令a為大于1的值。減法電路14，從放大電路11的輸 出中，將DA轉(zhuǎn)換電路13的輸出減去。這里，放大電路ll的輸出，為輸 入模擬信號的a倍。與此對應(yīng)，DA轉(zhuǎn)換電路13的輸出也必須放大cc倍。這樣，就生成了去除掉了用AD轉(zhuǎn)換電路12輸出的位成分的模擬信號。
放大a倍的具體結(jié)構(gòu)，在后文詳述。
這樣，能向在圖中未表示的后段的放大電路和AD轉(zhuǎn)換電路中，送去 將去除了用AD轉(zhuǎn)換電路12輸出的位成分的模擬信號放大后的信號。從 而，能夠減輕后續(xù)的處理。另外，在循環(huán)型中，也能減小圖中未表示的反 饋電路中的放大電路的放大率。
圖3表示使用圖2所示的基本結(jié)構(gòu)電路的循環(huán)型的AD轉(zhuǎn)換器的一個 構(gòu)成例的圖。輸入模擬信號Vin，通過第一開關(guān)SW1輸入到第一放大電路 11及AD轉(zhuǎn)換電路12中。這里，輸入模擬信號Vin中，包含作為前段或 者后段的各單元的輸出信號的模擬信號。AD轉(zhuǎn)換電路12，將輸入的模擬 信號轉(zhuǎn)換為最大4位的數(shù)字值后，輸出到圖中未表示的編碼器中。第一次 循環(huán)，輸出高4位(D9 D6)。
DA轉(zhuǎn)換電路13，將從AD轉(zhuǎn)換電路12輸出的最大4位的數(shù)字值轉(zhuǎn) 換為模擬信號。第一放大電路11，將輸入的模擬信號Vin采樣保持后進行 放大。該放大率為2倍。減法電路14，從第一放大電路11的輸出中，將 DA轉(zhuǎn)換電路13的輸出減去。這樣，生成去除了高4位成分的模擬信號。 這里，第一放大電路11的輸出為輸入模擬信號Vin的2倍。與此對應(yīng)， 必須令DA轉(zhuǎn)換電路13的輸出也放大2倍。放大2倍的具體結(jié)構(gòu)，在后 文詳述。再者，當用第一放大電路11以2倍以外的放大率進行放大時， 也使DA轉(zhuǎn)換電路13的輸出與該放大率對應(yīng)。
第二放大電路15，將減法電路14的輸出以4倍的放大率進行放大。 然后，將輸出通過第二開關(guān)SW2反饋給第一放大電路11及AD轉(zhuǎn)換電路 12。若以AD轉(zhuǎn)換電路12的參考電位相同為前提，為了在第二次循環(huán)中 取出3位(D5 D3)，必須將去除高4位成分之后的模擬信號實際上擴 大為8 (2的3次方)倍。因此，通過第一放大電路l (X2)及第二放大 電路15 (X4)實際擴大為8倍。
AD轉(zhuǎn)換電路12，在第二次循環(huán)中將3位(D5 D3)輸出給圖中未 表示的編碼器。DA轉(zhuǎn)換電路13，將從AD轉(zhuǎn)換電路12輸出的3位(D5 D3)數(shù)字值轉(zhuǎn)換為模擬信號。以下，與第一次循環(huán)的處理相同反復(fù)。
歸納一下，在第一階段，第一開關(guān)SW1為導(dǎo)通、第二開關(guān)SW2為關(guān)斷，AD轉(zhuǎn)換電路12，生成最后要轉(zhuǎn)換出的10位的高位第1 4位的值 (D9 D6)。第二、 3階段中，第一開關(guān)SW1為關(guān)斷、第二開關(guān)SW2為 導(dǎo)通，并生成10位中的從最高位開始的第5 7位的值(D5 D3)、和 第8 10位的值(D2 D0)。
再者，若在第二次循環(huán)以后AD轉(zhuǎn)換電路12每2位進行輸出，就必 須再有l(wèi)次循環(huán)。此時，第一放大電路11及第二放大電路15，就不是合 計放大8倍而是合計放大4倍。
在上述的說明中，雖然對減法電路14及第二放大電路15單獨進行了 說明，但也可使用具備減法功能的減法放大電路16以代之。這樣，能夠 令電路簡化。另外如后文所述，能夠?qū)碜缘谝环糯箅娐?1的輸出、與 來自DA轉(zhuǎn)換電路13的輸出之比進行調(diào)整。 (第一實施方式的第一實施例)
下面，對將DA轉(zhuǎn)換電路的輸出擴大a倍的方法進行說明。圖4表示 圖2、 3所示的AD轉(zhuǎn)換器中的AD轉(zhuǎn)換電路以及DA轉(zhuǎn)換電路的電路圖。 AD轉(zhuǎn)換電路12，為全并列比較、即快閃(flash)方式。AD轉(zhuǎn)換電路12， 具備n個電阻R和1個電阻Rx、及n個電壓比較元件Dl Dn。電壓比較 元件Dl Dn的輸出，被輸入到DA轉(zhuǎn)換電路13及圖中未表示的編碼器 中。
電阻Rl n及電阻Rx，串聯(lián)連接于施有高電位側(cè)基準電壓VRT的高 電位側(cè)節(jié)點、與施有低電位側(cè)基準電壓VRB的低電位側(cè)節(jié)點N32之間。 這里，將低電位側(cè)節(jié)點N32和高電位側(cè)節(jié)點N31之間的n個電阻Rl Rn 中夾著的、以及最低位的電阻R1和低電位側(cè)節(jié)點N32中夾著的各個節(jié)點 N41 N4n的電位，分別設(shè)定為參考電位VR (1) VR (n)。電阻R1 Rn，具有相同的阻值，并生成等間隔的參考電位VR (1) VR (n)。
AD轉(zhuǎn)換電路12由于是單一輸入，其基準電壓范圍也是單一的(高電 位側(cè)基準電壓VRT—低電位側(cè)基準電壓VRB)。由于DA轉(zhuǎn)換電路13為 差動輸出，其基準電壓范圍，是將I高電位側(cè)基準電壓VRT—低電位側(cè)基 準電壓VRB I 、與I低電位側(cè)基準電壓VRB —高電位側(cè)基準電壓VRT | 合在一起的。從而，即使在沒有連接電阻Rx的狀態(tài)下，若像這樣只令A(yù)D 轉(zhuǎn)換電路12為單一輸入，采用差動結(jié)構(gòu)的DA轉(zhuǎn)換電路13的基準電壓范圍，也能設(shè)置為AD轉(zhuǎn)換電路12的基準電壓范圍的2倍。
電阻Rx，為用于對高電位側(cè)基準電壓VRT進行降壓的電阻。若想將 DA轉(zhuǎn)換電路13的輸出放大4倍，就要將高電位側(cè)基準電壓VRT降壓到 1/2。此時，設(shè)定電阻Rl Rn的合成電阻值、與電阻Rx的阻值相等。 若想將DA轉(zhuǎn)換電路13的輸出放大8倍，就要將高電位側(cè)基準電壓VRT 降壓為1/4。另外，若令電阻Rx為可變電阻，就能對AD轉(zhuǎn)換電路12 的基準電壓范圍進行任意變更。以上，是令A(yù)D轉(zhuǎn)換電路12為單一輸入、 DA轉(zhuǎn)換電路13為差動輸入的情況的示例。當然，令這二者都為單一、或 者差動輸入的情況，也能應(yīng)用電阻Rx。此時，由于插入電阻Rx， DA轉(zhuǎn) 換電路13的基準電壓范圍就不是4倍、8倍的放大率，而分別是2倍、4 倍。
向各電壓比較元件Dl Dn的同相輸入端中，輸入模擬信號Vin。另 夕卜，向各電壓比較元件Dl Dn的反相輸入端中，施與各個節(jié)點N41 N4n 的參考電位VR (1) VR (n)。
這樣，各電壓比較單元Dl Dn的輸出信號VDl VDn，分別當模擬 信號Vin比參考電位VR (1) VR (n)高時變?yōu)楦唠娖?，分別當模擬信 號Vin比參考電位VR (1) VR (n)低時變?yōu)榈碗娖健?br> 圖中未表示的編碼器，將各電壓比較單元Dl Dn的輸出信號VD1 VDn進行編碼，并輸出與電壓比較單元Dl Dn的個數(shù)對應(yīng)的位數(shù)的數(shù)字 信號Dout。
DA轉(zhuǎn)換電路13，為電容陣列式DA轉(zhuǎn)換電路。DA轉(zhuǎn)換電路13，由 陣列狀連接的各n個正側(cè)VRT開關(guān)El En、負側(cè)VRT開關(guān)Fl Fn、正 側(cè)VRB開關(guān)Gl Gn、負側(cè)VRB開關(guān)Hl Hn、 n個正側(cè)電容Bl Bn、 及n個負側(cè)電容Cl Cn構(gòu)成。
正側(cè)電容Bl Bn、負側(cè)電容Cl Cn，全都具有相同的電容值c。從 正側(cè)電容Bl Bn—個端子(以下，稱作輸出端子)輸出差動正側(cè)輸出電 壓VDA ( + )。從負側(cè)電容Cl Cn—個端子(以下，稱作輸出端子)輸 出差動負側(cè)輸出電壓VDA (—)。再者，正側(cè)電容Bl Bn，負側(cè)電容 Cl Cn的另一個端子稱作輸入端子。
正側(cè)VRT開關(guān)El En的一個端子與高電位側(cè)節(jié)點N31連接，另一個端子與正側(cè)電容Bl Bn的輸入端子連接。負側(cè)VRT開關(guān)Fl Fn的一 個端子與高電位側(cè)節(jié)點N31連接，另一個端子與負側(cè)電容Cl Cn的輸入 端子連接。正側(cè)VRB開關(guān)Gl Gn的一個端子與低電位側(cè)節(jié)點N32連接， 另一個端子與正側(cè)電容Bl Bn的輸入端子連接。負側(cè)VRB開關(guān)Hl Hn 的一個端子與低電位側(cè)節(jié)點N32連接，另一個端子與負側(cè)電容Cl Cn的 輸入端子連接。
正側(cè)VRT開關(guān)El En、負側(cè)VRT開關(guān)Fl Fn、正側(cè)VRB開關(guān)Gl Gn、負側(cè)VRB開關(guān)Hl Hn，分別由同一型號的開關(guān)構(gòu)成4連開關(guān)。例 如，正側(cè)VRT開關(guān)E1、負側(cè)VRT開關(guān)F1、正側(cè)VRB開關(guān)G1、負側(cè)VRB 開關(guān)H1為一連；正側(cè)VRT開關(guān)En、負側(cè)VRT開關(guān)Fn、正側(cè)VRB開關(guān) Gn、負側(cè)VRB開關(guān)Hn也為一連。然后，正側(cè)VRT開關(guān)El En、負側(cè) VRT開關(guān)Fl Fn、正側(cè)VRB開關(guān)Gl Gn、負側(cè)VRB開關(guān)Hl Hn，分 別根據(jù)各電壓比較元件Dl Dn的輸出電平進行導(dǎo)通關(guān)斷(on/off)動作。 例如，當電壓比較元件Dn的輸出為高電平時，正側(cè)VRT開關(guān)En、負側(cè) VRB開關(guān)Hn導(dǎo)通，正側(cè)VRB開關(guān)Gn，負側(cè)VRT開關(guān)Fn關(guān)斷。相反， 當電壓比較元件Dn的輸出為低電平時，正側(cè)VRT開關(guān)En、負側(cè)VRB開 關(guān)Hn關(guān)斷，正側(cè)VRB開關(guān)Gn，負側(cè)VRT開關(guān)Fn導(dǎo)通。
下面，對DA轉(zhuǎn)換電路13的動作進行說明。在初始條件下，各正側(cè) 電容Bl Bn、各負側(cè)電容Cl Cn的輸入端子及輸出端子的電位實際上 全部為0V。正側(cè)VRT開關(guān)El En、負側(cè)VRT開關(guān)Fl Fn、正側(cè)VRB 開關(guān)Gl Gn、負側(cè)VRB開關(guān)Hl Hn，全部為關(guān)斷狀態(tài)。從而，在初始 條件下，全部的正側(cè)電容Bl Bn、負側(cè)電容Cl Cn中蓄積的電荷Ql二 0。
這里，當n個電壓比較單元Dl Dn之中m個輸出為高電平時，正側(cè) VRT開關(guān)El En之中有m個導(dǎo)通、(n—m)個關(guān)斷，正側(cè)VRB開關(guān) Gl Gn之中(n_m)個導(dǎo)通、m個關(guān)斷。根據(jù)此正側(cè)VRT開關(guān)El En、 正側(cè)VRB開關(guān)Gl Gn的導(dǎo)通關(guān)斷動作，所有的正側(cè)電容Bl Bn中蓄積 的電荷Q2如下式(Al)所示。
Q2=m{VRT—VDA ( + ) }c+ (n—m) {VRB—VDA ( + ) }c... (Al) 根據(jù)電荷守恒定律，Q1=Q2。從而，模擬信號VDA ( + )，如下式
18(A2)所示。
VDA ( + ) =VRB+m (VRT—VRB) /n …(A2) 另一方面，當n個電壓比較單元Dl Dn之中m個輸出為高電平時， 負側(cè)VRB開關(guān)Hl Hn之中有m個導(dǎo)通、(n—m)個關(guān)斷，負側(cè)VRT 開關(guān)Fl Fn之中(n—m)個導(dǎo)通、m個關(guān)斷。根據(jù)此負側(cè)VRB開關(guān)Hl Hn、負側(cè)VRT開關(guān)Fl Fn的導(dǎo)通關(guān)斷動作，所有的負側(cè)電容Cl Cn中 蓄積的電荷Q3如下式(A3)所示。
Q3= (n—m) {VRT—VDA ( — ) }c+m{VRB — VDA ( — ) 〉c…(A3) 根據(jù)電荷守恒定律，Q1=Q3。從而，模擬信號VDA ( — )，如下式 (A4)所示。
VDA ( —) 二VRT—m (VRT—VRB) /n …(A4) 從而，根據(jù)上式(A2) 、 (A4)，差動模擬信號VDA如下式(A5) 所示。
VDA=VDA ( + ) +VDA ( — )
=VRB—VRT+2m (VRT—VRB) /n …(A5)
這樣，通過將提供給AD轉(zhuǎn)換電路12的基準電壓范圍(VRT— (由 電阻Rx產(chǎn)生的壓降部分)一VRB}、與提供給DA轉(zhuǎn)換電路13的基準電 壓范圍{ I VRT—VRB i } X2設(shè)定為規(guī)定的比率，就能將DA轉(zhuǎn)換電路 13的輸出以規(guī)定的倍率進行放大。這里，當AD轉(zhuǎn)換電路12為單一輸入、 DA轉(zhuǎn)換電路13為差動輸入時，即使不連接電阻Rx也能獲得2倍的放大 率。還有，連接電阻Rx能夠?qū)D轉(zhuǎn)換電路12的基準電壓進行變更。另 外，在DA轉(zhuǎn)換電路13中，若連接圖中未表示的電阻，也能對DA轉(zhuǎn)換 電路13的基準電壓進行變更。這樣，由于能夠?qū)D轉(zhuǎn)換電路12及DA 轉(zhuǎn)換電路13的任何一個基準電壓范圍進行任意變更，因此能夠?qū)@兩者 的基準電壓范圍之比進行任意設(shè)定。通過設(shè)定此基準電壓之比，能夠?qū)?yīng) 第一放大電路11的放大率，對DA轉(zhuǎn)換電路13的輸出進行放大。 (第一實施方式的第二實施例)
第一實施方式的第二實施例為，將提供給AD轉(zhuǎn)換電路12的基準電 壓范圍和提供給DA轉(zhuǎn)換電路13的基準電壓范圍保持為相同、并在減法 放大電路16中將DA轉(zhuǎn)換電路13的輸出放大a倍的示例。圖5表示減法
19放大電路的電路圖。另外，圖5為，用于對減法放大電路的動作進行說明 的時序圖。減法放大電路16，為完全差動方式的減法放大電路。
圖5中，運算放大電路20的同相輸入端與+輸入側(cè)節(jié)點Na連接，反 相輸入端子與一輸入側(cè)節(jié)點Nb連接。另外，運算放大電路20的反相輸出 端子，與+輸出側(cè)節(jié)點N01連接，同時還通過+側(cè)的反饋電容2a與同相 輸入端子連接。同相輸出端子，與一輸出側(cè)節(jié)點N02連接，同時還通過 一側(cè)的反饋電容2b與反相輸入端連接。
十輸入側(cè)節(jié)點Na通過第三開關(guān)SW11與自動零(auto zero)電位連 接， 一輸入測節(jié)點Nb通過第四開關(guān)SW12與自動零電位連接。另外，+ 輸入側(cè)節(jié)點Na，通過+ Vin用電容3a與+ Vin節(jié)點N11連接、并且通過 屮VDA用電容4a與+VDA節(jié)點N12連接。 一輸入側(cè)節(jié)點Nb，通過一Vin 用電容3b與一Vin節(jié)點N21連接、并且通過一VDA用電容4b與一VDA 節(jié)點N22連接。第五開關(guān)SW13、第六開關(guān)SW14，以與第三開關(guān)SWll、 第四開關(guān)SW12相同的時刻進行動作。再者，第三開關(guān)SWll及第五開關(guān) SW13也可不與自動零電位連接，而用與+輸入側(cè)節(jié)點Na和+輸出側(cè)節(jié) 點NOl連接的開關(guān)代之。對于第四開關(guān)SW12及第六開關(guān)SW14來說也 是同樣的。
向+Vin節(jié)點N11中輸入從Vin ( + )變?yōu)閂a的電壓，向+VDA節(jié) 點N12中輸入從Vb變?yōu)閂DA( + )的電壓。向一Vin節(jié)點N21中輸入從 Vin( — )變?yōu)閂a的電壓，向一VDA節(jié)點N22中輸入從Vb變?yōu)閂DA( — ) 的電壓。Va、 Vb為任意設(shè)定的電壓。從+輸出側(cè)節(jié)點N01輸出電壓Vout (+ )，從一輸出側(cè)節(jié)點N02輸出電壓Vout (—)。屮輸出側(cè)節(jié)點NOl、 —輸出側(cè)節(jié)點N02之間的差分電壓Vout如下式(A6)所示。 Vout二Vout ( + ) —Vout (—) …(A6)
接下來，參照圖6對圖5的減法放大電路的動作進行說明。這里，分 別設(shè)反饋電容2a、 2b的電容值為C、分別設(shè)Vin用電容3a、 3b的電容值 為KC。分別設(shè)VDA用電容4a、 4b的電容值為XKC。 K為常數(shù)。X為可 任意設(shè)定的變量。另外，設(shè)自動零用電位為Vag。
首先，令第三 第六開關(guān)SW11 SW14為導(dǎo)通。然后，向+Vin節(jié)點 Nil輸入電壓Vin ( + )，向+VDA節(jié)點N12輸入設(shè)定電壓Vb，向一Vin節(jié)點N21輸入電壓Vin (_)，向一VDA節(jié)點N22輸入設(shè)定電壓Vb。 + 輸出側(cè)節(jié)點NOl、 一輸出側(cè)節(jié)點N02為自動零電位Vag。此時，+輸入 側(cè)節(jié)點Na的電荷QAA如下式(A7)所示。
QAA= {Vag—Vin ( + ) } KC+ (Vag—Vb) XKC…(A7) 另外，一輸入側(cè)節(jié)點Nb的電荷QAB如下式(A8)所示。 QAB二 (Vag—Vin ( — ) } KC+ (Vag—Vb) XKC…(A8) 然后，令第三 第六開關(guān)SW11 SW14為關(guān)斷。然后，向+Vin節(jié)點 Nll輸入設(shè)定電壓Va，向+VDA節(jié)點N12輸入電壓VDA ( + )，向_ Vin節(jié)點N21輸入設(shè)定電壓Va，向一VDA節(jié)點N22輸入電壓VDA ( — )。 令+輸出側(cè)節(jié)點NOl、一輸出側(cè)節(jié)點N02的電壓分別為Vout ( + )及 Vout (—)。此時，十輸入側(cè)節(jié)點Na的電荷QBA如下式(A9)所示。 QBA= (Vag—Va)KC屮{Vag—VDA( + )} XKC + {Vag—Vout ( + ) }C
…(A9)
另外， 一輸入側(cè)節(jié)點Nb的電荷QBB如下式(A10)所示。 QBB 二 ( Vag—Va) KC + {Vag—VDA ( — )} XKC + {Vag—Vout ( — )} C
…(A10)
由于+輸入側(cè)節(jié)點Na、一輸入側(cè)節(jié)點Nb中沒有電荷逃出的路徑，因 此根據(jù)電荷守恒定律就有QAA:QBA及QAB:QBB，下式(All)、 (A12)成立。
Vout ( +) = Vag+ {Vin ( + ) —VDA ( + ) X—Va+VbX}K ."(All) Vout ( — ) = Vag+ {Vin(— ) 一VDA( — )X—Va+VbX}K ... (A12) 從而，電壓差Vout如下式(A13)所示。 Vout = Vout ( + ) —Vout ( — )
={Vin ( + ) _VDA ( + ) X—Va+VbX}K—{Vin ( — ) —VDA (—)X—Va+VbX}K
二(Vin ( + ) —VDA ( + ) X}K—{Vin ( —) —VDA ( — ) X}K =[{Vin ( + ) —Vin ( —) }—X{VDA ( + ) —VDA ( — ) }]XK
…(A13)
艮口，從差動輸入模擬信號Vin中，減去將來自DA轉(zhuǎn)換電路13的差 動模擬信號VDA放大了 X倍的值，并將該值放大K倍。從而，通過將與VDA用電容4a、 4b的電容值C相乘的變量X設(shè)定 為期望值，就能夠?qū)腄A轉(zhuǎn)換電路13輸入的VDA ( + ) 、 VDA (—) 的值進行調(diào)整。這樣，例如令第一放大電路ll的放大率為2倍時，即使 向DA轉(zhuǎn)換電路13、供給與向AD轉(zhuǎn)換電路12供給的基準電壓范圍相同 的基準電壓范圍，若令變量X為2倍從而令VDA用電容4a、 4b的電容值 擴大為2倍，也能獲得將DA轉(zhuǎn)換電路13的輸出放大2倍的相同的結(jié)果。
本實施方式的第二實施例，由于不依賴于AD轉(zhuǎn)換電路12及DA轉(zhuǎn) 換電路13的基準電位，因此放大率的自由度較高。S卩，不受到由外部輸 入的高電位側(cè)基準電壓VRT和低電位側(cè)基準電壓VRB生成的基準電壓范
圍的約束。另外，也可將本實施方式的第一實施例和第二實施例進行組合。 即，可對來自調(diào)整后的DA轉(zhuǎn)換電路13的模擬信號VDA，用減法放大電
路的電容進行調(diào)整。
以上，對第一實施方式以實施例為基礎(chǔ)進行了說明。此實施例為示例， 其各構(gòu)成要素和各處理過程的組合可以成為各種變形例。另外，這種變形 例也在本實施方式的范圍內(nèi)，作為本領(lǐng)域的技術(shù)人員應(yīng)可以理解。
本實施方式的各實施例所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)和其分配、放 大電路的放大率、電容值等參數(shù)也不過是一個示例，在變形例中這些參數(shù) 也可采用其他的數(shù)值。
第一實施例中，為了令A(yù)D轉(zhuǎn)換電路的基準電壓范圍和DA轉(zhuǎn)換電路 的基準電壓范圍為規(guī)定比，在AD轉(zhuǎn)換電路中設(shè)置了降低高電位側(cè)基準電 壓VRT的電阻。關(guān)于這點，也可在AD轉(zhuǎn)換電路及DA轉(zhuǎn)換電路這兩方 都設(shè)置降壓用的電阻，通過這兩方的電阻之比來進行調(diào)整。另外，為了令 AD轉(zhuǎn)換電路的基準電壓范圍和DA轉(zhuǎn)換電路基準電壓范圍為規(guī)定比，也 可使用其他的電壓調(diào)整方法。
(第二實施方式) (第二實施方式的第一實施例)
圖7表示第二實施方式的第一實施例中的循環(huán)型AD轉(zhuǎn)換器的結(jié)構(gòu) 圖。此AD轉(zhuǎn)換器，通過循環(huán)將IO位的數(shù)字值分為3次進行轉(zhuǎn)換。最初 階段，第一開關(guān)SW201為導(dǎo)通狀態(tài)，第二開關(guān)SW202為關(guān)斷狀態(tài)。輸入模擬信號Vin，通過第一開關(guān)SW201輸入到第一放大電路2011及AD轉(zhuǎn) 換電路2012中。AD轉(zhuǎn)換電路2012，將輸入的模擬信號轉(zhuǎn)換為最大4位 的數(shù)字值后，輸出到圖中未表示的編碼器中。首先，輸出10位中的高4 位(D9 D6)。
DA轉(zhuǎn)換電路2013，將從AD轉(zhuǎn)換電路2012輸出的最大4位的數(shù)字 值轉(zhuǎn)換為模擬信號。第一放大電路2011，將輸入的模擬信號Vin釆樣保持 后進行放大。該放大率為a倍。減法電路2014，從第一放大電路2011的 輸出中，減去DA轉(zhuǎn)換電路2013的輸出。這樣，生成去除了高4位的成 分的模擬信號。這里，第一放大電路2011的輸出為輸入模擬信號Vin的oc 倍。與此對應(yīng)，DA轉(zhuǎn)換電路2013的輸出也必須為a倍。
這里，對將DA轉(zhuǎn)換電路2013的輸出放大a倍的方法進行簡單說明。 AD轉(zhuǎn)換電路2012及DA轉(zhuǎn)換電路2013中，供給有高電位側(cè)基準電壓VRT 和低電位側(cè)基準電壓VRB。 AD轉(zhuǎn)換電路2012，利用基于高電位側(cè)基準電 壓VRT和低電位側(cè)基準電壓VRB生成的基準電壓范圍生成參考電壓。在 電容陣列方式中，DA轉(zhuǎn)換電路2013，通過向圖中未表示的多個設(shè)置的各 個電容中，根據(jù)來自AD轉(zhuǎn)換電路2012控制，選擇性地供給高電位側(cè)基 準電壓VRT和低電位側(cè)基準電壓VRB，獲得輸出電壓。DA轉(zhuǎn)換電路2013 的基準電壓范圍，也基于高電位側(cè)基準電壓VRT和低電位側(cè)基準電壓 VRB生成。此時，可將AD轉(zhuǎn)換電路2012的基準電壓范圍、和DA轉(zhuǎn)換 電路2013的基準電壓范圍之比，設(shè)定為l:a。例如，當?shù)谝环糯箅娐?011 的放大率為2倍時，將AD轉(zhuǎn)換電路2012的基準電壓范圍、和DA轉(zhuǎn)換 電路2013的基準電壓范圍之比設(shè)定為1:2。
第二放大電路2015，將減法電路2014的輸出以(3倍的放大率進行放 大。這里，減法電路2014及第二放大電路2015，也可為一體化的減法放 大電路2016。這樣，能夠簡化電路。
在此階段中，令第一開關(guān)SW201變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW202變 為導(dǎo)通狀態(tài)。第二放大電路2015，將放大后的信號，通過第二開關(guān)SW202 反饋給第一放大電路2011及AD轉(zhuǎn)換電路2012。若以AD轉(zhuǎn)換電路2012 的參考電位相同為前提，為了取出接下來的3位(D5 D3)，就必須將 去除高4位成分之后的模擬信號實際上放大8 (2的3次方)倍。因此，第一放大電路2011的放大率a及第二放大電路2015的放大率P合起來的合 計放大率必須實際上為8倍。
AD轉(zhuǎn)換電路2012,在第二次循環(huán)中將3位(D5 D3)輸出到圖中 未表示的編碼器中。DA轉(zhuǎn)換電路2013，將從AD轉(zhuǎn)換電路2012輸出的3 位(D5 D3)的數(shù)字值轉(zhuǎn)換為模擬信號。以下，與第一循環(huán)的處理同樣 地重復(fù)。
歸納起來，在第一階段中，第一開關(guān)SW201為導(dǎo)通、第二開關(guān)SW202 為關(guān)斷，AD轉(zhuǎn)換電路2012，對最終要轉(zhuǎn)換出的10位的高1 4位的值 (D9 D6)進行轉(zhuǎn)換。在第二、 3階段中，令第一開關(guān)SW1為關(guān)斷、第 二開關(guān)SW2為導(dǎo)通，AD轉(zhuǎn)換電路2012，對10位中從高位開始的第5 7 位的值(D5 D3)、和第8 10位的值(D2 D0)進行轉(zhuǎn)換。
接下來，對設(shè)定第一放大電路2011的放大率a及第二放大電路2015 的放大率P的示例進行說明?？蓪⒌谝环糯箅娐?011的放大率，設(shè)定為超 過1倍的值。這樣，能夠降低第二放大電路2015的放大率，從而能夠令 第二放大電路2015高速化。因此，能令A(yù)D轉(zhuǎn)換器整體高速化。另外， 由于放大了第一放大電路2011的輸出信號，因此提高了抗隨機噪聲等性 能。也就是說，由于向第二放大電路2015中輸入了較大的信號，熱噪聲 對策也變得容易，同時也是為了減小了第二放大電路2015的放大用電容 值。另外，由于向減法電路2014中輸入了較大的信號，也能降低對減法 電路2014的絕對精度要求、例如開關(guān)部的噪聲抑制要求等。還有，在DA 轉(zhuǎn)換電路2013的輸出信號即使有些許誤差也能使影響較小。
然后，能將第一放大電路2011的放大率設(shè)定為2倍，第二放大電路 2015的放大率設(shè)定為4倍。這樣，若將第一放大電路20U的放大率設(shè)定 在第二放大電路2015的放大率以下，就能實現(xiàn)令第一放大電路2011的輸 入電壓范圍變寬，令輸入到第一放大電路2011中的模擬信號的電壓變低。
圖8表示在放大電路的輸出電壓范圍不充分的情況下的輸入電壓對輸 出電壓的特性。這樣，放大電路中有輸出電壓范圍，存在有無法確保與輸 入電壓對輸出電壓的線性特性的區(qū)域。從而，由此輸出電壓范圍和放大率， 決定出了保證工作的輸入電壓范圍。因此，通過降低第一放大電路2011 的放大率，能夠增寬第一放大電路2011的輸入電壓范圍。這樣，即使低電壓的輸入也能保證工作。由于向第二放大電路2013中，輸入第一放大
電路2011的輸出、與通過AD轉(zhuǎn)換電路2012及DA轉(zhuǎn)換電路2013進行 轉(zhuǎn)換出的信號之差，因此輸入到第二放大電路2015中的信號的電壓范圍， 要窄于第一放大電路2011的電壓范圍。因此，可增寬第一放大電路2011 一方的輸入電壓范圍。另外，第一放大電路2011 —方，由于進行接近于 高位的電壓的放大，因此要求精度。
根據(jù)以上說明，為了不但能低電壓工作且能最大限度高速化而對第一 放大電路201及第二放大電路2015的放大率進行設(shè)定的方法，如以下所 述。設(shè)定期望的輸入電壓范圍的全部輸入信號能收納于第一放大電路2011 的輸出電壓范圍中的最大的放大率，并將剩余的放大率設(shè)定為第二放大電 路2015的放大率。
(第二實施方式的第二實施例)
圖9表示包含第二實施方式的第二實施例中的循環(huán)型AD轉(zhuǎn)換部分的 流水線型AD轉(zhuǎn)換器的結(jié)構(gòu)圖。本實施例中，用前段的第一AD轉(zhuǎn)換電路 2022轉(zhuǎn)換4位，并用后段的循環(huán)型第二 AD轉(zhuǎn)換電路2027通過分為3次、 每次3位進行轉(zhuǎn)換，轉(zhuǎn)換出共13位的AD轉(zhuǎn)換器。
最初階段，第一開關(guān)SW201為導(dǎo)通狀態(tài)、第二開關(guān)SW202為關(guān)斷狀 態(tài)。輸入模擬信號Vin，輸入到第一放大電路2021及第一 AD轉(zhuǎn)換電路 2022中。第一 AD轉(zhuǎn)換電路2022，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，并 將高4位(D12 D9)輸出給圖中未表示的編碼器。第一 DA轉(zhuǎn)換電路2023， 通過第一AD轉(zhuǎn)換電路2022，將轉(zhuǎn)換后的數(shù)字值轉(zhuǎn)換為模擬值。第一放大 電路2021，將輸入的模擬信號采樣并放大2倍后輸出到第一減法電路 2024。從第一放大電路2021的輸出中，將第一DA轉(zhuǎn)換電路2023的輸出 減去。第二放大電路2025，將第一減法電路2024的輸出放大4倍。這里， 第一DA轉(zhuǎn)換電路2023的輸出，對應(yīng)第一放大電路2021的放大率，被放 大2倍。再者，第一減法電路2024及第二放大電路2025，也可為一體化 的減法放大電路。
通過第一開關(guān)SW201輸入的模擬信號，輸入到第三放大電路2026及 第二 AD轉(zhuǎn)換電路2027中。第二 AD轉(zhuǎn)換電路2027，將輸入的模擬信號 轉(zhuǎn)換為數(shù)字值，并將從高位開始的第5 7位(D8 D6)輸出給圖中未表示的編碼器。第二DA轉(zhuǎn)換電路2028，將由第二 AD轉(zhuǎn)換電路2027轉(zhuǎn)換 出的數(shù)字值轉(zhuǎn)換為模擬值。
第三放大電路2026，將輸入的模擬信號放大2倍，并輸出給第二減法 電路2029。第二減法電路2029，從第三放大電路2026的輸出中將第二 DA轉(zhuǎn)換電路2028的輸出減去。第二DA轉(zhuǎn)換電路2028的輸出，對應(yīng)第 三放大電路2026的放大率被放大2倍。第四放大電路2030，將第二減法 電路2029的輸出放大4倍。再者，第二減法電路2029及第四放大電路 2030，也可為一體化的減法放大電路。
此階段中，第一開關(guān)SW201變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW202變?yōu)閷?dǎo) 通狀態(tài)。在第四放大電路2030中放大的模擬信號，通過第二開關(guān)SW202 反饋給第三放大電路2026及第二 AD轉(zhuǎn)換電路2027。若以第二 AD轉(zhuǎn)換 電路2027的參考電位相同為前提，要想取出下面這3位(D5 D3)，就 必須將去除了高7位成分之后的模擬信號擴大為實際8 (2的3次方)倍。 因此，用第三放大電路2026及第四放大電路2030放大實際8倍。以下， 重復(fù)上述的處理，第二 AD轉(zhuǎn)換電路2027，取出從高位開始的第8 10位 (D5 D3)、從高位開始的第11 13位(D2 D0)。這樣，就獲得了 13位的數(shù)字值。通過循環(huán)結(jié)構(gòu)獲得從高位開始的第5 13位(D8 D0)。
在上述說明中，對于令第三放大電路2026為2倍及第四放大電路2030 的放大率為4倍的設(shè)定示例進行了說明。關(guān)于這一點，放大率的組合并不 限定于此，只要第三放大電路2026及第四放大電路2030的總計放大率為 8倍、且第三放大電路2026的放大率在第四放大電路2030的放大率以下， 可以對放大率進行任意的設(shè)定。
另外，為了不但能實現(xiàn)低工作電壓還能最大限度高速化而對第一放大 電路2021及第二放大電路2025的放大率進行的設(shè)定方法，可如下所述。 設(shè)定期望的輸入電壓范圍的所有輸入信號收納于第一放大電路2021的輸 出電壓范圍中的最大放大率，并將剩余的放大率設(shè)定為第二放大電路2025
的放大率。
再者，若令第二 AD轉(zhuǎn)換電路2027的第二次以后的轉(zhuǎn)換位數(shù)為每次2 位，則第三放大電路2026及第四放大電路2030的合計放大率為實際4 (2 的2次方)倍。這樣通過本實施例，將需要較高精度的高位轉(zhuǎn)換在前段進行、將不需 要那么高精度的中位到低位的位轉(zhuǎn)換采用循環(huán)型AD轉(zhuǎn)換電路進行，通過 將此循環(huán)型AD轉(zhuǎn)換部分的各放大電路的設(shè)定放大率進行上述設(shè)定，能夠
在確保轉(zhuǎn)換精度的同時實現(xiàn)AD轉(zhuǎn)換器整體的高速化及低電壓化。
(第二實施方式的第三實施例)
圖IO表示第二實施方式的第三實施例中的、包含多段循環(huán)型AD轉(zhuǎn) 換部分的流水線型的AD轉(zhuǎn)換器的結(jié)構(gòu)圖。本實施例是通過由前段的循環(huán) 型的第一 AD轉(zhuǎn)換電路2022轉(zhuǎn)換最初4位、接下來轉(zhuǎn)換3位，由后段的 循環(huán)型的第二 AD轉(zhuǎn)換電路2027分3次每次轉(zhuǎn)換3位，從而共計轉(zhuǎn)換16 位的AD轉(zhuǎn)換器的示例。
最初的階段，第一開關(guān)SW2011為導(dǎo)通狀態(tài)、第二開關(guān)SW2012為關(guān) 斷狀態(tài)。輸入模擬信號Vin，輸入到第一放大電路2021及第一AD轉(zhuǎn)換電 路2022中。第一 AD轉(zhuǎn)換電路2022，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值， 并將高4位(D15 D12)輸出給圖中未表示的編碼器。第一 DA轉(zhuǎn)換電 路2023，將通過第一 AD轉(zhuǎn)換電路2022轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬值。 第一放大電路2021，將輸入模擬信號放大2倍并在規(guī)定的時刻輸出到第一 減法電路2024中。第一減法電路2024，從第一放大電路2021的輸出中， 將第一DA轉(zhuǎn)換電路2023的輸出減去。第一DA轉(zhuǎn)換電路2023的輸出， 對應(yīng)第一放大電路2021的放大率放大2倍。第二放大電路2025，將第一 減法電路2024的輸出放大4倍。再者，第一減法電路2024及第二放大電 路2025,也可為一體化的減法放大電路。
在此階段中，第一開關(guān)SW2011變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW2012變 為導(dǎo)通狀態(tài)、第三開關(guān)SW2013變?yōu)閷?dǎo)通狀態(tài)、第四開關(guān)SW2014變?yōu)殛P(guān) 斷狀態(tài)。第二放大電路2025的輸出模擬信號，通過第二開關(guān)SW2012輸 入到第一放大電路2021及第一 AD轉(zhuǎn)換電路2022中。
第一AD轉(zhuǎn)換電路2022為了取出下面這3位(D11 D9)，必須放 大為上次輸入的模擬信號的實際8 (2的3次方)倍。因此，將第一放大 電路2021的放大率及第二放大電路2025的放大率合起來的合計放大率設(shè) 定為8倍。第一 AD轉(zhuǎn)換電路2022，將輸入的模擬信號再次轉(zhuǎn)換為數(shù)字值， 并將16位中的從高位開始的第5 7位(D11 D9)輸出到圖中未表示的
27編碼器中。
另一方面，第二放大電路2025的輸出模擬信號，通過開關(guān)SW2013 同時輸入到第三放大電路2026及第二 AD轉(zhuǎn)換電路2027中。第二 AD轉(zhuǎn) 換電路2027，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，并將16位中的從高位開 始的第8 10位(D8 D6)輸出給圖中未表示的編碼器。第二 DA轉(zhuǎn)換 電路2028，將由第二 AD轉(zhuǎn)換電路2027轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬值。
第三放大電路2026,將輸入的模擬信號放大2倍后，輸出到第二減法 電路2029中，第二減法電路2029，從第三放大電路2026的輸出中將第二 DA轉(zhuǎn)換電路2028的輸出減去。第二DA轉(zhuǎn)換電路2028的輸出，對應(yīng)第 三放大電路2026的放大率被放大2倍。第四放大電路2030，將第二減法 電路2029的輸出放大4倍。再者，第二減法電路2029及第四放大電路 2030，也可為一體化的減法放大電路。
在此階段中，第三開關(guān)SW2013變?yōu)殛P(guān)斷狀態(tài)、第四開關(guān)SW2014變 為導(dǎo)通狀態(tài)。第四放大電路2030中放大后的模擬信號，通過第四開關(guān) SW2014反饋給第三放大電路2026及第二 AD轉(zhuǎn)換電路2027。若以第二 AD轉(zhuǎn)換電路2027的參考電位相同為前提，為了取出下面3位(D5 D3)， 必須放大為上次輸入的模擬信號的實際8 (2的3次方)倍。以下，重復(fù) 上述的處理，第二AD轉(zhuǎn)換電路2027，取出從高位開始的第11 13位(D5 D3)、從高位開始的第14 16位(D2 D0)。這樣，從前段的循環(huán)型的 第一 AD轉(zhuǎn)換電路2012，取出16位中的從高位開始的第1 7位(D15 D9);從后段的循環(huán)型的第二 AD轉(zhuǎn)換電路2027，取出16位中的從高位 開始的第8 16位(D8 D0)，獲得共計16位的數(shù)字值。
對于第一放大電路2021的放大率及第二放大電路2025的放大率的設(shè) 定示例，用2倍、4倍的示例進行說明。關(guān)于這一點，放大率的組合并不 限于此，只要第一放大電路2021及第二放大電路2025的合計放大率為8 倍、第一放大電路2021的放大率比第二放大電路2025的放大率低，可以 任意設(shè)定放大率。
為了不但可以低電壓工作還能最大限度的高速化而對第一放大電路 2021及第二放大電路2025的放大率進行設(shè)定的方法，如下所述。設(shè)定期 望的輸入電壓范圍的所有輸入信號收納于第一放大電路2021的輸出電壓
28范圍中的最大放大率，并將剩余的放大率設(shè)定為第二放大電路2025的放大率。
另外，此第一放大電路2021的放大率及第二放大電路2025的放大率 的設(shè)定關(guān)系，可照搬到第三放大電路2026的放大率及第四放大電路2030 的放大率的設(shè)定關(guān)系中。
這樣通過本實施例，能實現(xiàn)包含多段循環(huán)型AD轉(zhuǎn)換部分的流水線型 AD轉(zhuǎn)換器的高速化及低電壓化。
以上，以第二實施方式為基礎(chǔ)進行了說明。此實施例為示例，其各構(gòu) 成要素或各處理過程的組合可有各種各樣的變形例。另外，這樣產(chǎn)生的變 形例也在本實施方式的范圍中，作為本領(lǐng)域技術(shù)人員應(yīng)該可以理解。
第一放大電路2011 、 2021及第二放大電路2015、 2025的合計放大率， 一般以2X (X為整數(shù))規(guī)定，若將第一放大電路2011、 2021的放大率規(guī) 定為2倍，第二放大電路2015、 2025的放大率就為2X—W咅。若令第一放 大電路2011、 2021的放大率為2倍，AD/DA轉(zhuǎn)換通路的輸出也放大2 倍，這2倍的放大能比較容易地進行。這個設(shè)定關(guān)系，可以照搬到第三放 大電路2026的放大率及第四放大電路2030的放大率的設(shè)定關(guān)系中。
本實施方式的各實施例中所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)及其分配方 式、放大電路的放大率、流水線的級段數(shù)等參數(shù)不過是一個示例，在變形 例中這些參數(shù)也可以采用其他的數(shù)值。
(第三實施方式) 其目的就在于令循環(huán)型的AD轉(zhuǎn)換器高速化這一點。

發(fā)明內(nèi)容
第三實施方式的一個方式，為模數(shù)轉(zhuǎn)換器。此模數(shù)轉(zhuǎn)換器，具有將 輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的AD轉(zhuǎn)換電路；將AD轉(zhuǎn)換電路 的輸出轉(zhuǎn)換為模擬信號的DA轉(zhuǎn)換電路；與AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將輸 入模擬信號以第一放大率進行放大的第一放大電路；減法電路，其功能是 從第一放大電路的輸出中，減去以與由第一放大電路放大的放大率實質(zhì)相 同的放大率放大的DA轉(zhuǎn)換電路的輸出；以及，將減法電路的輸出以第二放大率放大后，反饋給AD轉(zhuǎn)換電路的第二放大電路。第一放大率及第二 放大率的合計放大率，滿足必要放大率；將第一放大率設(shè)定為與第二放大
率的值接近的值。例如，第一放大率的值和所述第二放大率的值的關(guān)系，
可為1 / 2倍以上2倍以下的關(guān)系。
通過本方式，若令構(gòu)成循環(huán)型AD轉(zhuǎn)換部分的2個放大電路的放大率 接近，就可不使用必須有較大放大率的放大電路。因此，根據(jù)上述GB積 的關(guān)系能夠提高工作頻率，從而提高放大電路的速度。因此，能夠令A(yù)D 轉(zhuǎn)換器整體速度提高。另外，由于放大電路中使用的放大用單位電容值變 得接近，也能提高電容的布局平衡性。
第一放大率的值與所述第二放大率的值為實際相同的值。通過令其為 實際相同的值，能夠令2者搭配的放大電路的放大速度達到最高速，從而 能令A(yù)D轉(zhuǎn)換器整體達到最高速。另外，能夠使用相同規(guī)格的放大電路， 可以簡化設(shè)計，提高效率。
第三實施方式的另一個方式，也是模數(shù)轉(zhuǎn)換器。此模數(shù)轉(zhuǎn)換器，是由 多個級段構(gòu)成的流水線型的模數(shù)轉(zhuǎn)換器，其特征在于，多個級段中的至少 1個級段，是包含上述任一項所述方式的模數(shù)轉(zhuǎn)換器的循環(huán)型的級段。
通過本方式，不但設(shè)計為流水線型能提高高位的轉(zhuǎn)換精度，而且能用 循環(huán)部分提高速度，從而令A(yù)D轉(zhuǎn)換器整體高速化。
第一放大率的值可為2。這樣，將DA轉(zhuǎn)換電路的輸出也放大2倍， 此2倍的放大比較容易實現(xiàn)。例如，在AD轉(zhuǎn)換電路中采用單極性輸入， 在DA轉(zhuǎn)換電路的采用差動輸出。AD轉(zhuǎn)換電路和DA轉(zhuǎn)換電路的基準電 壓之比，為1:2，不必生成額外的基準電壓。
(第三實施方式) (第三實施方式的第一實施例)
圖11表示第三實施方式的第一實施例中的循環(huán)型AD轉(zhuǎn)換器的結(jié)構(gòu) 圖。此AD轉(zhuǎn)換器，通過循環(huán)將10位的數(shù)字值分為3次進行轉(zhuǎn)換。最初 的階段，第一開關(guān)SW301為導(dǎo)通狀態(tài)、第二開關(guān)SW302為關(guān)斷狀態(tài)。輸 入模擬信號Vin，通過第一開關(guān)SW301輸入到第一放大電路3011及AD 轉(zhuǎn)換電路3012中。AD轉(zhuǎn)換電路3012，將輸入的模擬信號轉(zhuǎn)換為最大4位的數(shù)字值后，輸出給圖中未表示的編碼器。最初，輸出10位中的高4
位(D9 D6)。
DA轉(zhuǎn)換電路3013，將從AD轉(zhuǎn)換電路3012輸出的最大4位的數(shù)字 值轉(zhuǎn)換為模擬信號。第一放大電路30U，將輸入的模擬信號Vin采樣保持 后進行放大。該放大率為oc倍。減法電路3014，從第一放大電路3011的 輸出中，將DA轉(zhuǎn)換電路3013的輸出減去。這樣，生成去除了高4位成 分的模擬信號。這里，第一放大電路3011的輸出為模擬信號Vin的a倍。 與其對應(yīng)，DA轉(zhuǎn)換電路3013的輸出也必須為a倍。
這里，對將DA轉(zhuǎn)換電路3013的輸出放大a倍的方法進行簡單說明。 AD轉(zhuǎn)換電路3012及DA轉(zhuǎn)換電路3013中，供給有高電位側(cè)基準電壓VRT 和低電位側(cè)基準電壓VRB。 AD轉(zhuǎn)換電路3012，利用基于高電位側(cè)基準電 壓VRT和低電位側(cè)基準電壓VRB生成的基準電壓范圍生成參考電壓。在 電容陣列方式中，DA轉(zhuǎn)換電路3013，通過向圖中未表示的多個設(shè)置的各 個電容中，根據(jù)來自AD轉(zhuǎn)換電路3012控制，選擇性地供給高電位側(cè)基 準電壓VRT和低電位側(cè)基準電壓VRB，獲得輸出電壓。DA轉(zhuǎn)換電路3013 的基準電壓范圍，也基于高電位側(cè)基準電壓VRT和低電位側(cè)基準電壓 VRB生成。此時，可將AD轉(zhuǎn)換電路3012的基準電壓范圍、和DA轉(zhuǎn)換 電路3013的基準電壓范圍之比，設(shè)定為l:a。例如，當?shù)谝环糯箅娐?011 的放大率為2倍時，將AD轉(zhuǎn)換電路3012的基準電壓范圍、和DA轉(zhuǎn)換 電路3013的基準電壓范圍之比設(shè)定為1:2。
第二放大電路3015，將減法電路3014的輸出以P倍的放大率進行放 大。這里，減法電路3014及第二放大電路3015，也可為一體化的減法放 大電路3016。
在此階段中，令第一開關(guān)SW301變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW302變 為導(dǎo)通狀態(tài)。第二放大電路3015，將放大后的信號，通過第二開關(guān)SW302 反饋給第一放大電路3011及AD轉(zhuǎn)換電路3012。若以AD轉(zhuǎn)換電路3012 的參考電位相同為前提，為了取出接下來的3位(D5 D3)，就必須將 去除高4位成分之后的模擬信號放大實際8 (2的3次方)倍。因此，第 一放大電路3011的放大率a及第二放大電路3015的放大率P合起來的合計 放大率必須為實際8倍。
31AD轉(zhuǎn)換電路3012，在第二次循環(huán)中將3位(D5 D3)輸出到圖中 未表示的編碼器中。DA轉(zhuǎn)換電路3013，將從AD轉(zhuǎn)換電路3012輸出的3 位(D5 D3)的數(shù)字值轉(zhuǎn)換為模擬信號。以下，與第一循環(huán)的處理同樣 地重復(fù)。
歸納起來，在第一階段中，第一開關(guān)SW301導(dǎo)通、第二開關(guān)SW302 關(guān)斷，AD轉(zhuǎn)換電路3012，對最終要轉(zhuǎn)換出的IO位的高位的第1 4位的 值(D9 D6)進行轉(zhuǎn)換。在第2、 3階段中，令第一開關(guān)SW1關(guān)斷、第 二開關(guān)SW2導(dǎo)通，AD轉(zhuǎn)換電路3012，對10位中的從高位開始的第5 7 位的值(D5 D3)、和第8 10位的值(D2 D0)進行轉(zhuǎn)換。
接下來，對設(shè)定第一放大電路3011的放大率a及第二放大電路3015 的放大率(3的示例進行說明?？蓪⒌谝环糯箅娐?011的放大率，設(shè)定為超 過1倍的值。這樣，由于放大了第一放大電路30U的輸出信號，因此提 高了抗隨機噪聲等的性能。也就是說，由于向第二放大電路3015中輸入 了較大的信號，熱噪聲對策也變得容易，同時也是為了減小第二放大電路 2015的放大用電容值。另夕卜，由于向減法電路3014中輸入了較大的信號， 也能降低對減法電路3014的絕對精度要求，例如開關(guān)部的噪聲抑制要求 等。還有，在DA轉(zhuǎn)換電路3013的輸出信號即使有些許誤差也能使影響 較小。
然后，可將第一放大電路3011的放大率設(shè)定為2.5倍、將第二放大電 路3015的放大率設(shè)為3.2倍。這樣，由于若將兩者的放大率的關(guān)系設(shè)定為 1/2倍以上、2倍以下，就不必需要較大放大率的放大電路，因此能令 AD轉(zhuǎn)換器整體高速化。另外，由于提高了在第一放大電路3011和第二放 大電路3015中使用相同規(guī)格的放大電路的可能性，因此簡化了設(shè)計從而 提高了效率。另外，由于第一放大電路3011及第二放大電路3015中使用 的放大用單位電容值也變得接近，因此也提高了電容的布局平衡性。
然后，可將第一放大電路3011的放大率設(shè)定為2倍、將第二放大電 路3015的放大率設(shè)定為4倍。另外，可將第一放大電路30U的放大率設(shè) 定為4倍、將第二放大電路3015的放大率設(shè)定為2倍。這樣，若將兩者 的放大率設(shè)定為2的倍數(shù)關(guān)系，在決定第一放大電路3011及第二放大電 路3015中使用的放大用單位電容值時，能夠簡化設(shè)計提高效率。即，由于第一放大電路3011及第二放大電路3015的合計放大率，在轉(zhuǎn)換2位時 為4倍、在轉(zhuǎn)換3位時為8倍、在轉(zhuǎn)換4位時為16倍，因此若將這兩者 的放大率設(shè)定為2的倍數(shù)，改良等也變得容易，并且簡化了設(shè)計，提高了 效率。 .
此外，還可將第一放大電路30U的放大率設(shè)定為2V2倍、將第二放 大電路3015的放大率設(shè)定為2 V2倍。這樣，將兩者的放大率設(shè)定為相同， 可以令A(yù)D轉(zhuǎn)換器整體的速度達到最快。另外，在第一放大電路3011和 第二放大電路3015中能夠使用相同規(guī)格的放大電路。還有，在第一放大 電路3011及第二放大電路3015中使用的電容的布局也相同了。
圖12表示將本實施例中的循環(huán)型的AD轉(zhuǎn)換器的結(jié)構(gòu)用另一個設(shè)定 值例表示的圖。此例中，通過循環(huán)將10位的數(shù)據(jù)值分為4次進行轉(zhuǎn)換的 示例。AD轉(zhuǎn)換電路3012為在第二次轉(zhuǎn)換以后、每次轉(zhuǎn)換2位時，第一放 大電路3011及第二放大電路3015的合計放大率，不是8倍而是4倍。此 時，也能對第一放大電路3011的放大率oc及第二放大電路3015的放大率(3 進行任意設(shè)定。
(第三實施方式的第二實施例)
圖13表示包含第三實施方式第二實施例中的循環(huán)型AD轉(zhuǎn)換部分的 流水線型AD轉(zhuǎn)換器的結(jié)構(gòu)圖。本實施例為通過用前段的第一 AD轉(zhuǎn)換電 路3022轉(zhuǎn)換4位；用后段的第二 AD轉(zhuǎn)換電路3027分為3次每次轉(zhuǎn)換3 位，共計轉(zhuǎn)換13位的AD轉(zhuǎn)換器的一例。
最初的階段，第一開關(guān)SW301為導(dǎo)通狀態(tài)、第二開關(guān)SW302為關(guān)斷 狀態(tài)。輸入模擬信號Vin，輸入到第一放大電路3021及第一AD轉(zhuǎn)換電路 3022中。第一 AD轉(zhuǎn)換電路3022，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，并 將高4位(D12 D9)輸出到圖中未表示的編碼器中。第一DA轉(zhuǎn)換電路 3023，將由第一 AD轉(zhuǎn)換電路3022轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬值。第一 放大電路3021，將輸入的模擬信號采樣并在規(guī)定的時刻輸出給第一減法電 路3024。第一放大電路3021，不對模擬信號進行放大。第一減法電路3024， 從第一放大電路3021的輸出中，將第一DA轉(zhuǎn)換電路3023的輸出減去。 第二放大電路3025，將第一減法電路3024的輸出放大8倍。再者，第一 減法電路3024及第二放大電路3025，也可為一體化的減法放大電路。通過第一開關(guān)SW301輸入的模擬信號，輸入到第三放大電路3026及 第二AD轉(zhuǎn)換電路3027中。第二AD轉(zhuǎn)換電路3027，將輸入的模擬信號 轉(zhuǎn)換為數(shù)字值，并將從高位開始的第5 7位(D8 D6)輸出給圖中未表 示的編碼器。第二DA轉(zhuǎn)換電路3028，將由第二 AD轉(zhuǎn)換電路3027轉(zhuǎn)換 出的數(shù)字值轉(zhuǎn)換為模擬值。
第三放大電路3026，將輸入的模擬信號放大a倍，并輸出給第二減法 電路3029。第二減法電路3029，從第三放大電路3026的輸出中減去第二 DA轉(zhuǎn)換電路3028的輸出。第二DA轉(zhuǎn)換電路3028的輸出，被放大a倍。 第四放大電路3030，將第二減法電路3029的輸出放大P倍。再者，第二減 法電路3029及第四放大電路3030，也可為一體化的減法放大電路。
此階段中，第一開關(guān)SW301變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW302變?yōu)閷?dǎo) 通狀態(tài)。在第四放大電路3030中放大的信號，通過第二開關(guān)SW302反饋 給第三放大電路3026及第二 AD轉(zhuǎn)換電路3027。若以第二 AD轉(zhuǎn)換電路 3027的參考電位相同為前提，為了取出下面3位(D5 D3)，必須將去 除了高7位成分之后的模擬信號擴大為實際8 (2的3次方)倍。因此， 第三放大電路3026的放大率a及第四放大電路3030的放大率p合起來的合 計放大率必須為8倍。以下，重復(fù)上述處理，第二AD轉(zhuǎn)換電路27，取出 從高位開始的第8 10位(D5 D3)、從高位開始的第11 13位(D2 DO)。這樣，獲得13位的數(shù)字值。從高位開始的第5 13位(D8 D0) 通過循環(huán)結(jié)構(gòu)獲得。
接下來，對第三放大電路3026的放大率a及第四放大電路3030的放 大率(3的設(shè)定示例進行說明。首先，可將第三放大電路3026的放大率，設(shè) 定為超過l的值。另外，可令第三放大電路3026的放大率為2.5倍、第四 放大電路3030的放大率為3.2倍，這樣將兩者的放大率的關(guān)系設(shè)定為1 / 2以上2倍以下。另外，可令第三放大電路3026的放大率為2倍，第四放 大電路3030的放大率為4倍，或第三放大電路3026的放大率為4倍，第 四放大電路3030的放大率為2倍，這樣將兩者的放大率的關(guān)系設(shè)定為2 的倍數(shù)。另外，可令第三放大電路3026的放大率為2V2倍、第四放大電 路3030的放大率為2V2倍這樣，將兩者設(shè)為相同的放大率。這些設(shè)定效 果，與本實施方式的第一實施例中所述相同。再者，在圖13中，也可令第一放大電路3021的放大率為2倍、第二 放大電路3025的放大率為4倍。這樣，能令前段高速化，加快向AD轉(zhuǎn) 換電路3027的輸入。還有，若將第二 AD轉(zhuǎn)換電路3027的參考電壓，設(shè) 定為第一 AD轉(zhuǎn)換電路3022的參考電壓的1 / 2的話，可將第二放大電路 3025的放大率設(shè)定為2倍，從而進一步提高速度。
這樣通過本實施例，將需要較高精度的高位轉(zhuǎn)換用前段進行、將不需 要那么高精度的中位到低位轉(zhuǎn)換用循環(huán)型的AD轉(zhuǎn)換電路進行，通過對這 些AD轉(zhuǎn)換器的各放大電路的設(shè)定放大率如上述進行設(shè)定，能夠令A(yù)D轉(zhuǎn) 換器整體高速化，并提高轉(zhuǎn)換精度。同時，也能獲得本實施方式的第一實 施例中說明的簡化設(shè)計、提高效率的效果。 (第三實施方式的第三實施例)
圖14表示第三實施方式的第三實施例中的包含多段循環(huán)型AD轉(zhuǎn)換 部分的流水線型AD轉(zhuǎn)換器的結(jié)構(gòu)圖。本實施例中，用前段的循環(huán)型第一 AD轉(zhuǎn)換電路3022首先轉(zhuǎn)換4位，然后轉(zhuǎn)換3位；用后段的循環(huán)型第二 AD轉(zhuǎn)換電路3027，分為3次每次轉(zhuǎn)換3位，共計轉(zhuǎn)換16位的AD轉(zhuǎn)換 器的示例。
在最初的階段，第一開關(guān)SW3011為導(dǎo)通狀態(tài)、第二開關(guān)SW3012為 關(guān)斷狀態(tài)。輸入模擬信號Vin，輸入到第一放大電路3021及第一 AD轉(zhuǎn)換 電路3022中。第一AD轉(zhuǎn)換電路3022，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值， 并將高4位(D15 D12)輸出給圖中未表示的編碼器。第一 DA轉(zhuǎn)換電 路3023，將由第一 AD轉(zhuǎn)換電路3022轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬值。第 一放大電路3021 ，將輸入的模擬信號放大2倍后在規(guī)定的時刻輸出給第一 減法電路3024。第一減法電路3024，從第一放大電路3021的輸出中，將 第一DA轉(zhuǎn)換電路3023的輸出減去。第一DA轉(zhuǎn)換電路3023的輸出，被 放大2倍。第二放大電路3025，將第一減法電路3024的輸出放大4倍。 再者，第一減法電路3024及第二放大電路3025，也可為一體化的放大電 路。
此階段中，第一開關(guān)SW3011變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW3012變?yōu)?導(dǎo)通狀態(tài)，第三開關(guān)SW3013變?yōu)閷?dǎo)通狀態(tài)，第四開關(guān)SW3014變?yōu)殛P(guān)斷 狀態(tài)。第二放大電路3025的輸出模擬信號，通過第二開關(guān)SW3012輸入到第一放大電路3021及第一 AD轉(zhuǎn)換電路3022中。
第一AD轉(zhuǎn)換電路3022為了取出下面的3位(D11 D9)，必須放 大為上次輸入的模擬信號的實際8 (2的3次方)倍。因此，令第一放大 電路3021為放大率2倍及令第二放大電路3025為放大率4倍，將合計放 大率設(shè)定為8倍。第一AD轉(zhuǎn)換電路3022，將輸入的模擬信號再次轉(zhuǎn)換為 數(shù)字值，并輸出16位中的從高位開始的第5 7位(D11 D9)到圖中未 表示的編碼器中。
另一方面，第二放大電路3025的輸出模擬信號，通過第三開關(guān) SW3013同時輸入到第三放大電路3026及第二 AD轉(zhuǎn)換電路3027中。第 二AD轉(zhuǎn)換電路3027，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，并將16位中的 從高位開始的第8 10位(D8 D6)輸出到圖中未表示的編碼器中。第 二 DA轉(zhuǎn)換電路3028，將由第二 AD轉(zhuǎn)換電路3027轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換 為模擬值。
第三放大電路3026，將輸入的模擬信號放大2倍，輸出給第二減法電 路3029。第二減法電路3029，從第三放大電路3026的輸出中減去第二 DA轉(zhuǎn)換電路3028的輸出。第二 DA轉(zhuǎn)換電路3030，將第二減法電路3029 的輸出放大4倍。再者，第二減法電路3029及第四放大電路3030，也可 為一體化的減法放大電路。
此狀態(tài)中，第三開關(guān)SW3013變?yōu)殛P(guān)斷狀態(tài)，第四開關(guān)SW3014變?yōu)?導(dǎo)通狀態(tài)。第四放大電路3030中放大的模擬信號，通過第四開關(guān)SW3014 反饋給第三放大電路3026及第二 AD轉(zhuǎn)換電路3027。若以第二 AD轉(zhuǎn)換 電路3027的參考電位相同為前提，為了取出下面3位(D5 D3)，必須 放大為上次輸入的模擬信號的實際8 (2的3次方)倍。因此，。令第三 放大電路3026的放大率為2倍及令第四放大電路3030的放大率為4倍， 將合起來的合計放大率設(shè)定為8倍。以下，重復(fù)上述處理，第二AD轉(zhuǎn)換 電路3027，取出從高位開始的第U 13位(D5 D3)、從高位開始的第 14 16位(D2 D0)。這樣，從前段的循環(huán)型的第一 AD轉(zhuǎn)換電路3012 中，取出16位中的高1 7位(D15 D9);從后段的循環(huán)型的第二AD 轉(zhuǎn)換電路3027中，取出16位中的從高位開始的第S 16位(D8 D0)， 獲得共計16位的數(shù)字值。對第一放大電路3021的放大率及第二放大電路3025的放大率的設(shè)定 示例，用2倍、4倍的示例進行說明。關(guān)于這點，也可將第一放大電路3021 的放大率設(shè)定為4倍、將第二放大電路3025的放大率設(shè)定為2倍。這些， 都是將兩者的放大率關(guān)系設(shè)定為2的倍數(shù)。另外可令第一放大電路3021 的放大率為2.5倍、第二放大電路3025的放大率為3.2倍，這樣將兩者的 放大率的關(guān)系設(shè)定為1/2以上2倍以下。另外，可令第一放大電路3021 的放大率為2V2倍、第二放大電路3025的放大率為2V2倍這樣，將兩 者設(shè)為相同的放大率。這些設(shè)定效果，與本實施方式的第一實施例中所述 相同。當然，若將第一放大電路3021的放大率，設(shè)定為大于1的值，可 以獲得高速化的效果。另外，這些第一放大電路3021的放大率及第二放 大電路3025的放大率的設(shè)定關(guān)系，可以照搬到第三放大電路3026的放大 率及第四放大電路3030的放大率設(shè)定關(guān)系中。
這樣通過本實施例，也能夠?qū)崿F(xiàn)包含多個循環(huán)型AD轉(zhuǎn)換部分的流水 線型AD轉(zhuǎn)換器的高速化。同時，還能獲得如本實施方式的第一實施例中 說明的簡化設(shè)計，提高效率的效果。
以上，對第三實施方式以實施例為基礎(chǔ)進行說明。此實施例為示例， 其各構(gòu)成要素和各處理過程的組合可以有各種各樣的變形例。另外，這樣 的變形例也在本實施方式的范圍中，這點作為本領(lǐng)域的技術(shù)人員可以理 解。
第一放大電路3011、 3021及第二放大電路3015、 3025的合計放大率， 一般以2X (X為整數(shù))來規(guī)定，若將第一放大電路3011、 3021的放大率 設(shè)定為2倍，第二放大電路3015、 3025的放大率就為2X—'倍。雖然若將 第一放大電路3011、 3021的放大率設(shè)定為2倍，AD/DA轉(zhuǎn)換通路的輸 出也得放大2倍，但這2倍的放大能比較容易地實現(xiàn)。此設(shè)定關(guān)系，可照 搬到第三放大電路3026的放大率及第四放大電路3030的放大率的設(shè)定關(guān) 系中。本實施方式的各實施例所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)及其分配、 放大電路的放大率、流水線的級段數(shù)的參數(shù)都只是示例，在變形例中也可 以采用這些參數(shù)以外的數(shù)值。
本實施方式的各實施例所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)及其分配、放 大電路的放大率、流水線的級段數(shù)等參數(shù)不過是一個示例，在變形例中也
37可采用這些參數(shù)之外的其他數(shù)值。
(第四實施方式) (第四實施方式的第一實施例) 第四實施方式的第一實施例為用非循環(huán)型的前段轉(zhuǎn)換4位；用循環(huán) 型的后段每次轉(zhuǎn)換2位，并通過讓后段循環(huán)3次輸出共計10位的AD轉(zhuǎn) 換器的示例。
圖15表示第四實施方式的第一實施例中的AD轉(zhuǎn)換器的結(jié)構(gòu)圖。在 此AD轉(zhuǎn)換器中，首先，對前段級進行說明。輸入的模擬信號Vin，輸入 到第一放大電路4011及第一 AD轉(zhuǎn)換電路4012中。第一 AD轉(zhuǎn)換電路 4012，為快閃型，其分辨率即轉(zhuǎn)換位數(shù)為4位。第一 AD轉(zhuǎn)換電路4012， 將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，取出高4位(D9 D6)，并輸出到圖 中未表示的編碼器及第一 DA轉(zhuǎn)換電路4013中。第一 DA轉(zhuǎn)換電路4013， 將由第一 AD轉(zhuǎn)換電路4012轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬值。第一放大電 路4011，將輸入的模擬信號采樣保持后，在規(guī)定的時刻輸出給第一減法電 路4014。第一放大電路4011，不對模擬信號進行放大，只有采樣保持電 路的功能。第一減法電路4014，從第一放大電路4011的輸出中，將第一 DA轉(zhuǎn)換電路4013的輸出減去。第二放大電路4015，將第一減法電路4014 的輸出放大2倍。再者，第一減法電路4014及第二放大電路4015，也可 為一體化的第一減法放大電路4016。這樣，能夠簡化電路。
然后，對后段級進行說明。第一開關(guān)SW401及第二開關(guān)SW402，為 交替導(dǎo)通/關(guān)斷的開關(guān)。當?shù)谝婚_關(guān)SW401為導(dǎo)通狀態(tài)、第二開關(guān)SW402 為關(guān)斷狀態(tài)，通過第一開關(guān)SW401從前段輸入的模擬信號，輸入到第三 放大電路4019及第二AD轉(zhuǎn)換電路4017中。第二 AD轉(zhuǎn)換電路4017，也 為快閃型，其分辨率、即包含1個冗余位的位數(shù)為3位。另外，供給構(gòu)成 第二 AD轉(zhuǎn)換電路4017的電壓比較單元的參考電壓，設(shè)定為供給構(gòu)成第 一 AD轉(zhuǎn)換電路4012的電壓比較單元的參考電壓的1/2。第二 AD轉(zhuǎn)換 電路4017，為了轉(zhuǎn)換2位，必須將由第一 AD轉(zhuǎn)換電路4012轉(zhuǎn)換后的模 擬信號放大實際4 (2的2次方)倍。然而，由于第二放大電路4015的放 大率為2倍，通過將參考電壓變?yōu)?/2，來進行調(diào)整。第二AD轉(zhuǎn)換電路
384017，將輸入的模擬信號轉(zhuǎn)換為數(shù)字值，取出從高位開始的第5、6位(D5 D4)，并輸出給圖中未表示的編碼器及第二DA轉(zhuǎn)換電路4018。第二DA 轉(zhuǎn)換電路4018，將由第二 AD轉(zhuǎn)換電路4017轉(zhuǎn)換出的數(shù)字值轉(zhuǎn)換為模擬 值。
第三放大電路4019，將輸入的模擬信號放大2倍，并輸出到第二減法 電路4020。第二減法電路4020，從第三放大電路4019的輸出之中，將第 二DA轉(zhuǎn)換電路4018的輸出減去后，輸出到第四放大電路4021。這里， 第二 DA轉(zhuǎn)換電路4018的輸出放大實際2倍。這可以通過將第二 AD轉(zhuǎn) 換電路4017的基準電壓范圍、與第二 DA轉(zhuǎn)換電路4018的基準電壓范圍 之比設(shè)定為l:2來實現(xiàn)。例如，將第二AD轉(zhuǎn)換電路4017的輸入以單一輸 入進行，將第二DA轉(zhuǎn)換電路4018的輸出以差動構(gòu)成，就能設(shè)定為1:2。
第四放大電路4021，將第二減法電路4020的輸出放大2倍。此階段 中，第一開關(guān)SW401變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW402變?yōu)閷?dǎo)通狀態(tài)。在 第四放大電路4021中被放大的模擬信號，通過第二開關(guān)SW402反饋給第 三放大電路4019及第二AD轉(zhuǎn)換電路4017。再者，第二減法電路4020及 第四放大電路4021，也可為一體化的第二減法放大電路4022。以下，重 復(fù)上述處理，第二 AD轉(zhuǎn)換電路4017，取出從高位開始的第7、 8位(D3 D2)及從高位開始的第9、 10位(D1 D0)。這樣，獲得10位數(shù)字值。 從高位開始的第5 10位通過循環(huán)型的后級段獲得。
圖16表示本實施方式第一實施例中的AD轉(zhuǎn)換器的工作過程的時序 圖。以下，從圖的上端開始依次進行說明。3個信號波形表示，第一時鐘 信號CLK1、第二時鐘信號CLK2及開關(guān)信號CLKSW。第一時鐘信號 CLK1，控制第一放大電路4011、第二放大電路4015、第一AD轉(zhuǎn)換電路 4012及第一DA轉(zhuǎn)換電路4013的工作。第二時鐘信號CLK2，控制第三 放大電路4019、第四放大電路4021、第二 AD轉(zhuǎn)換電路4017及第二DA 轉(zhuǎn)換電路4018的工作。開關(guān)信號CLKSW，控制第一開關(guān)SW401及第二 開關(guān)SW402的導(dǎo)通關(guān)斷。
第二時鐘信號CLK2的頻率，為第一時鐘信號CLK1的頻率的3倍。 第二時鐘信號CLK2，也可基于第一時鐘信號CLK1采用PLL進行倍增而 生成。第二時鐘信號CLK2，其上升沿與第一時鐘信號CLK1的上升沿同步之后，之后的第二個下降沿與第一時鐘信號CLK1接下來的下降沿同步; 然后再之后的第二個上升沿與第一時鐘信號CLK1接下來的上升沿同步。
由于第二時鐘信號CLK2的頻率是第一時鐘信號CLK1的頻率的3倍，因 此后級段的轉(zhuǎn)換處理速度也是前級段轉(zhuǎn)換處理速度的3倍。由于較高位的 轉(zhuǎn)換處理中的減法和放大等模擬處理的精度對整體轉(zhuǎn)換精度有較大影響， 因此對承擔此任務(wù)的前級段的精度要求也更高。因此，在本實施例的結(jié)構(gòu) 中，不像前級段那樣要求處理精度的后級段，其轉(zhuǎn)換處理速度可以比前級 段處理速度更高。
第一放大電路4011及第一 AD轉(zhuǎn)換電路4012，在第一時鐘信號CLK1 的上升沿，對輸入模擬信號Vin進行采樣(Sample)。第一放大電路40U， 在第一時鐘信號CLK1為高電平時將采樣的模擬信號保持(Hold)，并在 第一時鐘信號為低電平時自動清零(AZ)。第二放大電路4015，在第一 時鐘信號CLK的下降沿，對輸入的模擬信號進行采樣。第一時鐘信號 CLK1為低電平時將采樣的模擬信號放大后，輸出給第三放大電路4019 及第二 AD轉(zhuǎn)換電路4017，并當?shù)谝粫r鐘信號CLK1為高電平時自動清零。 第一 AD轉(zhuǎn)換電路4012，當?shù)谝粫r鐘信號CLK1為高電平時進行轉(zhuǎn)換(IN OPERATION (COMP))并輸出數(shù)字值D9 D6，當?shù)谝粫r鐘信號CLK1 為低電平時自動清零。第一DA轉(zhuǎn)換電路4013，當?shù)谝粫r鐘信號CLK1為 低電平時保持轉(zhuǎn)換確定數(shù)據(jù)(IN OPERATION (CONVERTED))，當?shù)?一時鐘信號CLK1為高電平時變?yōu)椴欢顟B(tài)。
第一開關(guān)SW401，當開關(guān)信號CLKSW為高電平時導(dǎo)通，當開關(guān)信號 CLKSW為低電平時關(guān)斷。第二開關(guān)SW402，當開關(guān)信號為低電平時導(dǎo)通， 當開關(guān)信號CLKSW為高電平時導(dǎo)通。
第三放大電路4019及第二 AD轉(zhuǎn)換電路4017，在第二時鐘信號CLK2 的上升沿，對輸入的模擬信號進行采樣。第三放大電路4019，當?shù)诙r鐘 信號CLK2為高電平時將采樣的信號放大，并當?shù)诙r鐘信號CLK2為低 電平時自動清零，在第二 AD轉(zhuǎn)換電路4017轉(zhuǎn)換最低位D1 D0的期間， 不進行放大。第四放大電路4021，在第二時鐘信號CLK2的下降沿，對輸 入的模擬信號進行采樣。當?shù)诙r鐘信號CLK2為低電平時將采樣的模擬 信號放大，并當?shù)诙r鐘信號CLK2為高電平時自動清零，在第二AD轉(zhuǎn)換電路4017將D1 D0轉(zhuǎn)換后的下半個時鐘期間，不進行放大。
第二 AD轉(zhuǎn)換電路4017，當?shù)诙r鐘信號CLK2為高電平時進行轉(zhuǎn)換 并去除冗余位部分輸出2位，當?shù)诙r鐘信號CLK2為低電平時自動清零。 第二DA轉(zhuǎn)換電路4018，當?shù)诙r鐘CLK2為低電平時保持轉(zhuǎn)換確定數(shù)據(jù)； 當?shù)诙r鐘信號CLK2為高電平時變?yōu)椴欢顟B(tài)，第二 AD轉(zhuǎn)換電路4017 的輸出為D1 D0時不進行轉(zhuǎn)換。
第一放大電路4011、第二放大電路4015、第三放大電路4019、第四 放大電路4021、第一 AD轉(zhuǎn)換電路4012及第二 AD轉(zhuǎn)換電路4017的自動 清零期間，為對輸入的信號采樣中的狀態(tài)。如圖所示，在第二AD轉(zhuǎn)換電 路4017轉(zhuǎn)換D5 D4及D3 D2的期間，第一 AD轉(zhuǎn)換電路4012同時對 接下來輸入的輸入模擬信號Vin進行轉(zhuǎn)換。通過這種流水線處理，從AD 轉(zhuǎn)換器整體來看，能以第一時鐘信號CLK1為基準，1周期輸出1次、1 次輸出IO位數(shù)字值。
下面，對第一放大電路4011、第二放大電路4015、第三放大電路4019 及第四放大電路4021的詳細結(jié)構(gòu)進行說明。圖17表示用單端的開關(guān)電容 運算放大器來構(gòu)成這些放大電路時的圖。圖18表示對開關(guān)電容運算放大 器的工作進行說明的時序圖。圖17中，運算放大器40100的反相輸入端 中，連接有輸入用電容C401，輸入電壓Vinl通過Vinl用開關(guān)SW4012 輸入進來，輸入電壓Vin2通過Vin2用開關(guān)SW4013輸入進來。再者，輸 入電壓Vinl，相當于輸入模擬信號Vin或者從前段輸入的模擬信號；輸入 電壓Vin2，相當于第一 DA轉(zhuǎn)換電路4013及第二 DA轉(zhuǎn)換電路4018的輸 出模擬信號或者參考電壓。運算放大器40100的輸出端，通過反饋用電容 C402與反相輸入端連接。另外，其外側(cè)連接有自動清零用開關(guān)SW4011， 構(gòu)成為可以將運算放大器40100的輸出端與反相輸入端短路。
下面，參照圖18對圖17所示的單端的開關(guān)電容運算放大器的工作進 行說明。首先，為了令自動清零電位為Vag，讓自動清零用開關(guān)SW4011 為導(dǎo)通。在此狀態(tài)下，輸入側(cè)節(jié)點N401及輸出側(cè)節(jié)點N402，都是自動清 零電位Vag。為了對輸入電壓Vinl進行采樣，令Vinl用開關(guān)SW12為導(dǎo) 通，令Vin2用開關(guān)SW4013為關(guān)斷。此時，輸入側(cè)節(jié)點N401的電荷QA 如下式(A14)。QA = C401 (Vinl—Vag) ...... (A14)
接下來，通過虛地來進行放大，令自動清零用開關(guān)SW4011關(guān)斷。之 后，為了減去輸入電壓Vin2，將Vinl用開關(guān)SW4012關(guān)斷，并令Vin2 用開關(guān)SW4013導(dǎo)通。此時，輸入側(cè)節(jié)點N401的電荷QB如下式(A15) 所示c
QB = C401 (Vin2—Vag) +C402 (Vout—Vag) ...... (A15)
由于輸入側(cè)節(jié)點401上沒有電荷逃出的路徑，因此根據(jù)電荷守恒定律 有QA二QB，即下式(A16)成立，
Vout=C401/C402 (Vinl—Vin2) +Vag ...... (A16)
從而，若認為自動清零電位Vag為理想地電位，該單端的開關(guān)電容運 算放大器，可將輸入電壓Vinl與輸入電壓Vin2的差，按輸入用電容C401 與反饋用電容C402的電容比，進行放大。當然，即使自動清零電位Vag 不是理想地電位，也能獲得其近似值。
接下來，對用CMOS (Complementary Metal-Oxide Semiconductor:互 補金屬氧化物半導(dǎo)體)芯片構(gòu)成運算放大器的示例進行說明。圖19表示 單端中的運算放大器40100的差動放大部分的等價電路圖。運算放大器 40100具備P溝道型MOS (Metal-Oxide Semiconductor:金屬氧化物半 導(dǎo)體)場效應(yīng)晶體管(以下稱作PMOS晶體管)M403、 M404， N溝道型 MOS場效應(yīng)晶體管(以下稱作NMOS晶體管)M401、 M402，以及恒定 電流源40101。
一對PMOS晶體管M403、 M404，漏極上施加了電源電壓Vdd，柵極 上施加了偏置電壓。 一對PMOS晶體管M403、 M404，構(gòu)成電流鏡電路， 兩方的源極上流有相等的漏極電流。 一對NMOS晶體管M401、 M402， 漏極分別與一對PMOS晶體管M403、 M404相連接，源極與恒定電流源 40101連接。柵極上施加差動輸入IN1、 IN2。然后，從PMOS晶體管M404 與NMOS晶體管M402的連接點得到輸出OUT。由NMOS晶體管M401、 M402及PMOS晶體管M403、 M404的互導(dǎo)及輸出電阻決定增益。在恒定 電流源40101上，可以使用NMOS晶體管。在該NMOS晶體管的柵極上 施加偏置電壓，在飽和區(qū)域工作。
圖20表示由完全差動方式的開關(guān)電容運算放大器構(gòu)成時的圖。完全差動方式，與單端方式相比，抗噪聲性好、輸出振幅大。圖20中，運算
放大器40110的同相輸入端上，連接有輸入用電容C401a，輸入電壓Vinl (+ )通過Vinl用開關(guān)SW4012a輸入進來，輸入電壓Vin2 ( + )通過 Vin2用開關(guān)SW4013a輸入進來。在運算放大器40100的反相輸入端上， 連接有輸入用電容C401b，輸入電壓Vinl ( — )通過Vinl用開關(guān)SW4012b 輸入進來，輸入電壓Vin2 ( — )通過Vin2用開關(guān)SW4013b輸入進來。運 算放大器40110的反相輸出端和同相輸入端，通過反饋用電容C402a連接 起來。運算放大器40110的同相輸出端和反相輸入端，通過反饋用電容 C402b連接起來。另外，輸入側(cè)節(jié)點N401a、 N401b及輸出側(cè)節(jié)點N402a、 N402b上，連接有自動清零用開關(guān)SW4011a d。自動清零用開關(guān) SW4011a d在相同時刻動作，導(dǎo)通時輸入側(cè)節(jié)點N401a、 N401b及輸出 側(cè)節(jié)點N402a、 N402b的電位，為自動清零電位Vag。
下面，對圖20的該完全差動方式的開關(guān)電容運算放大器的工作進行 說明。動作時序，與圖18所示的時序相同。首先，為了成為自動清零電 位Vag，令自動清零用開關(guān)SW4011a d為導(dǎo)通。在此狀態(tài)下，輸入側(cè)節(jié) 點N401a、 b及輸出側(cè)節(jié)點N402a、 b，都為自動清零電位Vag。為了對輸 入電壓Vinl進行采樣，令Vinl用開關(guān)SW4012a、 b導(dǎo)通，令Vin2用開 關(guān)SW4013a、 b關(guān)斷。此時，輸入側(cè)節(jié)點N401a的電荷QAA如下式(A17) 所示，輸入側(cè)節(jié)點N401b的電荷QAB如下式(A18)所示。
QAA=C401 {Vinl ( + ) —Vag)…(A17)
QAB = C401 {Vinl ( —) —Vag) …(A18)
接下來，通過成為虛地狀態(tài)進行放大，令自動清零用開關(guān)SW4011a d關(guān)斷。之后，為了減去輸入電壓Vin2，令Vinl用開關(guān)SW4012a、 b關(guān) 斷，并令Vin2用開關(guān)SW4013a、 b導(dǎo)通。此時，輸入側(cè)節(jié)點N401a的電 荷QBA如下式(A19)所示，輸入側(cè)節(jié)點N401b的電荷QBB如下式(A20) 所示。
QBA二C401 (Vin2( + ) —Vag} +C402 {Vout ( + ) —Vag}…(A19) QBB = C401 (Vin2 ( —) —Vag} + C402 {Vout ( — ) —Vag} ... (A20) 由于輸入側(cè)節(jié)點N401中沒有電荷逃出的路徑，因此根據(jù)電荷守恒定 律有QAA二QBA以及QAB二QBB，所以下式(A21) 、 (A22)成立，Vout( + ) 二C401 /C402(物l ( + ) — Vin2( + ) } +Vag …(A21) Vout( —) =C401 /C402(Vinl ( —) —Vin2( —) )+Vag …(A21) 2個輸出側(cè)節(jié)點N402a、 N402b的電壓差Vout如下式(A23)所示。 Vout=Vout ( + ) —Vout ( —) =C401/C402 [ {Vinl ( + ) —Vinl (一)} + (Vin2 ( + ) —Vin2 ( — ) }] …(A23)
從而，完全差動方式的開關(guān)電容運算放大器，能將輸入電壓Vinl與
輸入電壓Vin2之差，按輸入用電容C401和反饋用電容C402的電容比，
進行放大。
圖21表示完全差動方式中的運算放大器40110的差動放大部分的等 價電路圖?；旧吓c圖19說明的相同。從PMOS晶體管M403與NMOS 晶體管M401的連接點，及PMOS晶體管M404和NMOS晶體管M402 的連接點，獲得差動輸出0UT1、 2。另外，從電源側(cè)向接地側(cè)流有貫電流。
構(gòu)成圖15所示的AD轉(zhuǎn)換器的多個放大電路4011、 4015、 4019、 4021 中，要求的精度， 一般以模擬信號傳輸?shù)穆窂降捻樞蚺帕小＜?，第一放?電路4011 —第二放大電路4015 —第三放大電路4019 —第四放大電路 4021。這是因為對越接近高位的位進行轉(zhuǎn)換時，要求的精度越高。對放大 電路40U、 4015、 4019、 4021的要求精度若降低，其偏置(offset)和DC 增益等的要求也降低。這里的偏置是指構(gòu)成放大電路的運算放大器的輸入 端子間的電壓。若此值過大，會破壞運算放大器的虛地狀態(tài)，導(dǎo)致精度惡 化。
圖15中，構(gòu)成4個放大電路4011、 4015、 4019、 4021的運算放大器、 電容值、開關(guān)尺寸等，可根據(jù)要求精度改變。另外，根據(jù)對各放大電路的 要求精度，也可將放大率實質(zhì)相同、實現(xiàn)相同功能的放大電路的電路常數(shù) 設(shè)定為不同的值，并且可將這些放大電路設(shè)計為各不相同的電路結(jié)構(gòu)。艮口， 即使對多個放大電路以相同的放大率規(guī)格進行設(shè)計，例如為2倍或4倍， 但實際上由于與各放大電路等的性能相關(guān)，也會產(chǎn)生1%、 0.1%的精度誤 差。這里，所謂實際相同的放大率意思是，雖然放大電路等理想性能的設(shè) 計規(guī)格相同，但在實際性能上放大率有所不同，但也視為相同。
下面，對具有實際相同的放大率的放大電路中，設(shè)置較高規(guī)格的放大 電路和較低規(guī)格的放大電路的示例進行說明。這里，所謂較高規(guī)格，為提高放大電路的性能。所謂性能，主要指精度性能和速度性能。首先，對精 度性能進行說明。如上所述，有時雖然放大率的規(guī)格相同但精度規(guī)格卻不 同。當然，比起抑制1%的誤差，抑制0.1%的誤差在設(shè)計上困難更大。此 時，由于要成為上述的較高規(guī)格，則必須為高精度的規(guī)格。就放大電路來 說，若提高開環(huán)增益，就能達到高精度。下面，對速度性能進行說明。除 了精度，若負荷不同的話放大率的規(guī)格即使相同，放大電路所要求的速度 規(guī)格也會改變。此時，由于為了成為上述的較高規(guī)格，必須為高速的規(guī)格。 就放大電路來說，提高通過速率，就能達到高速化。
下面，對調(diào)整電路常數(shù)、電路結(jié)構(gòu)以調(diào)整放大率以外的規(guī)格的具體方 法進行說明。所謂電路常數(shù)，為晶體管的尺寸、電阻值、電容值等設(shè)定值。
首先，圖17及圖20所示的運算放大器40100、 40110的開環(huán)增益的特性， 影響放大電路4011、 4015、 4019、 4021的特性。即，運算放大器40100、 40110的開環(huán)增益如果下降，放大電路4011、 4015、 4019、 4021的虛地就 會崩潰，導(dǎo)致精度惡化。因此，若將構(gòu)成圖17或圖20所示的運算放大器 40100、 40110的各種PMOS晶體管M403、 M404, NMOS晶體管M401、 M402的柵寬設(shè)計得較寬，流過較大得漏極電流，增益也就較大。從而， 提高放大電路4011、 4015、 4019、 4021的精度。
若柵寬較大，自然電路面積也會增大。因此，也可只將構(gòu)成要求精度 較高的放大電路的晶體管的柵寬設(shè)計得較大，并將構(gòu)成不要求精度那么高 的放大電路的晶體管的柵寬設(shè)計得較小。例如在圖15中，可根據(jù)要求精 度的順序，以第一放大電路4011 —第二放大電路4015 —第三放大電路 4019—第四放大電路4021的順序依次減小柵寬。這樣，能夠?qū)崿F(xiàn)高精度 化、小面積化及省電化，從而將AD轉(zhuǎn)換器整體設(shè)計得高效。
接下來，圖17及圖20所示的輸入用電容C401及反饋用電容C402 的電容值，也影響放大電路4011、 4015、 4019、 4021的特性。圖17及圖 20所示的放大電路4011、 4015、 4019、 4021，通過輸入用電容C401及反 饋用電容C402的電容比，來調(diào)整增益。從而，對于輸入用電容C401及反 饋用電容C402的電容的絕對值，不必特別考慮。
這一點，對于Vinl用開關(guān)SW4012及Vin2用開關(guān)SW4013的導(dǎo)通電 阻等電阻成分的熱噪聲，影響輸入用電容C40i電容值的絕對值。由此電
45阻成分與輸入用電容C401形成的RC電路的噪聲電平約為kT/C401。這 里，常數(shù)k為玻耳茲曼常數(shù)，變量T為絕對溫度。不難看出，若減小輸入 用電容C401的電容值，電阻成分的熱噪聲就會變大；若增加該電容值， 該熱噪聲就會減小。這種熱噪聲，會使在信號采樣時，在向輸入用電容 C401的輸入電壓上產(chǎn)生誤差，從而使放大電路4011、 4015、 4019、 4021
的精度惡化。
若增大輸入用電容C401的電容值，還增大反饋用電容C402的電容值， 電路面積自然也會增大。另外，流水線型的AD轉(zhuǎn)換器這種多個級段串聯(lián) 連接的結(jié)構(gòu)中，電容值的增加，也會導(dǎo)致放大電路的負荷電容的增加，并 增加電流。因此，將要求精度較高的放大電路的電容值設(shè)定得較大；將精 度不要求那么高得放大電路的電容值設(shè)定得較小。例如圖15所示，根據(jù) 要求精度的順序，以第一放大電路4011—第二放大電路4015—第三放大 電路4019—第四放大電路4021的順序依次減小電容值。這樣，能夠?qū)崿F(xiàn) 高精度化、小面積化及省電化，從而將AD轉(zhuǎn)換器整體設(shè)計得高效。
再者，若減小Vinl用開關(guān)SW4012及Vin2用開關(guān)SW4013的尺寸， 雖然導(dǎo)通電阻變小了，但對熱噪聲沒有影響。但是，由于縮小了上述RC 電路的時間常數(shù)，能降低因該RC電路的低通濾波器效果產(chǎn)生的輸入用電 容C401的輸入電壓延遲。
然后，圖19和圖21所示的運算放大器40100、40110的電源電壓Vdd， 也影響放大電路4011、 4015、 4019、 4021的特性。電源電壓Vdd，也可 設(shè)定為5V、 3.3V、 2.5V之類的各種電壓。例如，可將要求精度較高的放 大電路的電源電壓Vdd設(shè)定得較高，將精度要求不那么高的放大電路的電 源電壓Vdd設(shè)定得較低。這樣，可以同時實現(xiàn)高精度化和省電化，從而將 AD轉(zhuǎn)換器整體設(shè)計得高效。
其次，運算放大器40100、 40110如圖19和圖21所示，由各種晶體 管構(gòu)成，不一定要和NMOS晶體管M401、 M402的特性相同。NMOS晶 體管M401、M402的柵極電壓的閾值上若有偏移，會對運算放大器40100、 40110的虛地產(chǎn)生影響，從而令4011、 4015、 4019、 4021的特性惡化。柵 極的面積越大，由于能夠抑制一對NMOS晶體管M401、 M402間的特性 的不一致性，該偏移就會變小。因此，可將構(gòu)成要求精度較高的放大電路
46的晶體管的柵極面積設(shè)計得較大，將構(gòu)成精度不要求那么高的放大電路的 晶體管的柵極面積設(shè)計得較小。這樣，能夠同時實現(xiàn)高精度化、小面積化 及省電化，從而將AD轉(zhuǎn)換器整體設(shè)計得高效。
這些電路常數(shù)，也可以照搬到具有實際相同的增益的放大電路中。如
圖15所示，第二放大電路4015、第三放大電路4019及第四放大電路4021 的放大率為2倍。但是，要求得精度卻不相同。因此，以第二放大電路4015 —第三放大電路4019—第四放大電路4021的順序依次減小柵寬，并且依 次增大輸入用電容C401及反饋用電容C402的電容值。這樣，將AD轉(zhuǎn)換 器整體設(shè)計得高效。
再來，對電路結(jié)構(gòu)進行說明。如上所述，圖17及圖20所示的運算放 大器40100、 40110的開環(huán)增益的特性如果惡化，放大電路4011、 4015、 4019、 4021的精度也會惡化。因此，若增加圖19及圖21所示的運算放大 器40100、 40110的開環(huán)增益，則能提高放大電路4011、 4015、 4019、 4021 的精度。
圖22表示單端中的運算放大器40100的差動放大部分的等價電路的 第一變形例的圖。圖22所示的運算放大器40100，在圖19所示的運算放 大器40100上添加連接了一對PMOS晶體管M405、 M406及一對NMOS 晶體管M407、 M408構(gòu)成。在PMOS晶體管M405、 M406及NMOS晶體 管M407、 M408的柵極上，施加規(guī)定的偏置電壓。
兩對PMOS晶體管M403 M406，構(gòu)成級聯(lián)(cascade)的源極中流 有相等的漏極電流。兩對NMOS晶體管M401、 M402、 M407、 M408，也 分別級聯(lián)連接。添加了這些元件的圖22的運算放大器40100，與圖19的 運算放大器40100相比，由于添加的PMOS晶體管M406及NMOS晶體 管M408的互導(dǎo)及輸出電阻，使得電路整體的互導(dǎo)及輸出電阻增大，增益 也增大。這樣，若增加構(gòu)成運算放大器40100的晶體管的數(shù)量，就能增大 增益。但是，由于添加了 PMOS晶體管M405、 M406及NMOS晶體管 M407、 M408，使得應(yīng)確保的過載電壓用范圍也會增大，從而會使電路整 體的輸出允許電壓范圍變窄。此輸出允許電壓范圍，若提高電源電壓Vdd， 就能變大。此時，耗電量也會增加。
圖23表示單端中的運算放大器40100的差動放大部分的等價電路的第二變形例的圖。圖23所示的運算放大器40100，是在圖19所示的運算 放大器40100上又連接了級聯(lián)連接的PMOS晶體管M409、 NMOS晶體管 M4010、 M4011構(gòu)成。在PMOS晶體管M409、 NMOS晶體管M4010、 M4011的柵極上施加有規(guī)定的偏置電壓。NMOS晶體管M4011起到恒定 電流源的作用。
從NMOS晶體管M402的漏極取出的輸出，輸入到PMOS晶體管M409 的漏極中并放大。然后，圖23所示的電路整體的輸出OUT，從NMOS晶 體管M4010的漏極取出。通過這種電路，能夠獲得與圖22所示的電路相 同的增益。并且，輸出允許電壓范圍，也能確保為與圖19所示的電路的 輸出允許電壓范圍相同的范圍。但是，電路輸出OUT，由于添加了上述級 聯(lián)連接的PMOS晶體管M409、 NMOS晶體管M4010、 M4011，會產(chǎn)生延 遲。另外，耗電量也會增加。
這樣，運算放大器40100，可為各種電路結(jié)構(gòu)。上述的變形例之外， 例如還可增加晶體管的數(shù)量、增加級段數(shù)量甚至增加增益。通過這些電路 結(jié)構(gòu)，能改變增益、輸出允許電壓范圍、速度及耗電量等性能參數(shù)。在本 實施例中，根據(jù)4個放大電路4011、 4015、 4019、 4021各自的用途和要 求精度，靈活運用這些電路結(jié)構(gòu)。
例如在圖15中，根據(jù)要求的精度的順序， 一般來說為第一放大電路 4011 —第二放大電路4015 —第三放大電路4019—第四放大電路4021 。因 此，第一放大電路4011，采用上述的級聯(lián)結(jié)構(gòu)以增大增益。另外，由于輸 入了最大的信號，因此采用輸出電壓范圍較大的結(jié)構(gòu)。由于能夠獲得較長 的工作時間，因此只要確保一定以上的速度就可以。第四放大電路4021， 由于沒有輸入較大的信號，精度要求也不是太高，因此沒必要為了增大增 益、擴大輸出允許范圍，而增加晶體管的數(shù)量、提高電源電壓Vdd。這里 為了提高AD轉(zhuǎn)換器整體的效率，采用簡潔的電路結(jié)構(gòu)，從而控制電路面 積和耗電量。
這些電路結(jié)構(gòu)，也可以照搬到具有實際相同的增益的放大電路中。圖 15中，第二放大電路4015、第三放大電路4019及第四放大電路4021的 放大率為2倍。但是，要求的精度卻各不相同。因此，可以按第二放大電 路一第三放大電路4019—第四放大電路4021這種順序，采用簡潔的電路結(jié)構(gòu)。這樣，能夠?qū)D轉(zhuǎn)換器整體設(shè)計得高效。 (第四實施方式的第二實施例)
第四實施方式的第二實施例，為循環(huán)型的AD轉(zhuǎn)換器，是首先轉(zhuǎn)換4 位，之后循環(huán)3次每次轉(zhuǎn)換2位，并輸出共計10位的示例。
圖24表示本第二實施例中的AD轉(zhuǎn)換器2的結(jié)構(gòu)。第一開關(guān)SW403 及第二開關(guān)SW404，為交替導(dǎo)通關(guān)斷的開關(guān)。在初始狀態(tài)下，第一開關(guān) SW403為導(dǎo)通狀態(tài)、第二開關(guān)SW404為關(guān)斷狀態(tài)。輸入模擬信號Vin， 通過第一開關(guān)SW403 ，輸入到第一放大電路4031及AD轉(zhuǎn)換電路4032中。 AD轉(zhuǎn)換電路4032，為快閃型，其最大分辨率、即轉(zhuǎn)換位數(shù)為4位。AD 轉(zhuǎn)換電路4032，將通過第一開關(guān)SW403輸入的模擬信號轉(zhuǎn)換為數(shù)字值， 取出高4位(D9 D6)，并輸出到圖中未表示的編碼器及DA轉(zhuǎn)換電路 4033中。DA轉(zhuǎn)換電路4033，將由AD轉(zhuǎn)換電路4032轉(zhuǎn)換出的數(shù)字值轉(zhuǎn) 換為模擬值。第一放大電路4031，將輸入的模擬信號放大2倍，并輸出給 減法電路4034。減法電路4034，從第一放大電路4031的輸出中，將DA 轉(zhuǎn)換電路4033的輸出減去。這里，DA轉(zhuǎn)換電路4033的輸出，被放大實 際2倍。這可以通過將AD轉(zhuǎn)換電路4032的基準電壓范圍、和DA轉(zhuǎn)換 電路4033的基準電壓范圍設(shè)定為l:2來實現(xiàn)。第二放大電路4035，將減 法電路4034輸出放大2倍。再者，減法電路4034及第二放大電路4035， 也可為一體化的減法放大電路4036。這樣，能夠簡化電路。
在此階段中，第一開關(guān)SW403變?yōu)殛P(guān)斷狀態(tài)、第二開關(guān)SW404變?yōu)?導(dǎo)通狀態(tài)。第二放大電路4035的輸出模擬信號，通過第二開關(guān)SW404， 反饋給第一放大電路4031及AD轉(zhuǎn)換電路4032。 AD轉(zhuǎn)換電路4032，將 通過第二開關(guān)SW404輸入的模擬信號，除1位冗余之外轉(zhuǎn)換為2位，并 取得從高位開始的第5、 6 (D5 D4)位，并輸出到圖中未表示的編碼器 及DA轉(zhuǎn)換電路4033中。DA轉(zhuǎn)換電路4033、第一放大電路4031、減法 電路4034及第二放大電路4035的動作，與第一次轉(zhuǎn)換時相同。AD轉(zhuǎn)換 電路4032由于在第二次以后轉(zhuǎn)換2位，因此第一放大電路4031及第二放 大電路4035，總計放大實際4 (2的2次方)倍。以下，重復(fù)上述處理， AD轉(zhuǎn)換電路4032，取出從高位開始的第7、 8位(D3 D2)及從高位幵 始的第9、 10位(D1 D0)。這樣，獲得10位的數(shù)字值。對于第一放大電路4031及第二放大電路4035的詳細結(jié)構(gòu)，與本實施 方式的第一實施例說明的相同。另外，第一放大電路4031及第二放大電 路4035這兩個電路的電路常數(shù)、電路結(jié)構(gòu)的設(shè)定、設(shè)計也和本實施方式 的第一實施例說明的基本相同。第二放大電路4035，為比第一放大電路 4031更簡潔的電路結(jié)構(gòu)，電路常數(shù)的設(shè)定也可更寬松。
以上，基于實施例對本實施方式進行了說明。此實施例為示例，其各 構(gòu)成要素和處理過程的組合可以成為各種變形例。另外，這些變形例也在 本實施方式的范圍中，這點作為本領(lǐng)域技術(shù)人員可以理解。
本實施方式的各實施例所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)及其分配、放 大電路的放大率的參數(shù)也不過是一個示例，在變形例中也可釆用這些參數(shù) 以外的其他數(shù)值。另外，級段數(shù)，也不限于1段和2段，也可采用3段以 上。另外，這些級段的一段以上可為循環(huán)型的結(jié)構(gòu)。
本實施方式的第一實施例中，也可去除第一放大電路4011。如果對第 二放大電路4015或者第一減法放大電路4016的輸入模擬信號Vin采樣時 刻進行調(diào)整，或?qū)?gòu)成第一 AD轉(zhuǎn)換電路4012的電壓比較元件的輸入模 擬信號Vin和參考電壓之間的輸入時刻進行切換，即使去除第一放大電路 4011也能保證AD轉(zhuǎn)換器整體的工作。這樣，能夠減小電路面積。此時， 一般來說精度要求的順序為第二放大電路4015 —第三放大電路4019—第 四放大電路4021。另外同樣地，也可去除第三放大電路4019。此時，一 般來說，精度要求的順序為第一放大電路4011 —第二放大電路4015—第 四放大電路4021。
另外，在本實施方式的各實施例中，為了改善輸入信號的釆樣時刻， 對用開關(guān)電容運算放大器構(gòu)成各放大電路的示例進行了說明。關(guān)于這一 點，放大電路并不限于此，也可為主要使用電阻的一般的放大電路。
還有，在本實施方式的各實施例中，對用CMOS工藝構(gòu)成的示例進行 了說明。關(guān)于這一點，也可用TTL (Transistor Transistor Logic (晶體管一 晶體管邏輯))工藝構(gòu)成。
權(quán)利要求
1、一種模數(shù)轉(zhuǎn)換器，其特征在于，具有AD轉(zhuǎn)換電路，其將輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值；DA轉(zhuǎn)換電路，其將所述AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號；第一放大電路，其與所述AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將所述輸入模擬信號以第一放大率進行放大；減法電路，其從所述第一放大電路的輸出中，減去以與所述第一放大電路進行放大的放大率實質(zhì)相同的放大率進行放大的所述DA轉(zhuǎn)換電路的輸出；以及第二放大電路，其將所述減法電路的輸出以第二放大率放大，并反饋到所述AD轉(zhuǎn)換電路；所述第一放大率及所述第二放大率的合計放大率，滿足必要放大率；所述第一放大率的值為大于1的值，并且在所述第二放大率的值以下。
2、 根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一放大 率的值為所述第二放大率的值的1 / 2以下的值。
3、 根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述第一放大率的值，為在所述第一放大電路中將期望的輸入電壓范圍的全部輸入信號收納于輸出電壓范圍中的最大值；所述第二放大率的值，為滿足所述必要放大率的剩余的值。
4、 根據(jù)權(quán)利要求1 3中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述模數(shù)轉(zhuǎn)換器是由多個級段構(gòu)成的流水線型的模數(shù)轉(zhuǎn)換器； 所述多個級段中的至少一個級段包含權(quán)利要求1 3中任一項所述的模數(shù)轉(zhuǎn)換器的循環(huán)型的級段。
5、 根據(jù)權(quán)利要求1 3中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于，所 述第一放大率的值為2。
6、 一種模數(shù)轉(zhuǎn)換器，其特征在于，具有-AD轉(zhuǎn)換電路，其將輸入模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值； DA轉(zhuǎn)換電路，其將所述AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號； 第一放大電路，其與所述AD轉(zhuǎn)換電路并聯(lián)設(shè)置，將所述輸入模擬信號以第一放大率進行放大；減法電路，其從所述第一放大電路的輸出中，減去以與所述第一放大電路進行放大的放大率實質(zhì)相同的放大率放大的所述DA轉(zhuǎn)換電路的輸 出；以及第二放大電路，將所述減法電路的輸出以第二放大率放大，并反饋到 所述AD轉(zhuǎn)換電路；所述第一放大率及所述第二放大率的合計放大率，滿足必要放大率； 將所述第一放大率設(shè)定為與所述第二放大率的值接近的值。
7、 根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一放大 率的值和所述第二放大率的值之間的關(guān)系為1 / 2以上2以下的關(guān)系。
8、 根據(jù)權(quán)利要求6或7所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述第一放大率的值與所述第二放大率的值為實質(zhì)相同的值。
9、 根據(jù)權(quán)利要求6或7所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述模數(shù) 轉(zhuǎn)換器是由多個級段構(gòu)成的流水線型的模數(shù)轉(zhuǎn)換器；所述多個級段中的至少一個級段包含權(quán)利要求6或7所述的模數(shù)轉(zhuǎn)換 器的循環(huán)型的級段。
10、 根據(jù)權(quán)利要求6或7所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述第一 放大率的值為2。
11、 一種模數(shù)轉(zhuǎn)換器，將輸入的模擬信號分為多次轉(zhuǎn)換為多位的數(shù)字 信號，其特征在于，-具有多個放大龜路，該多個放大電路內(nèi)，具有實質(zhì)相同的放大率的2 個以上放大電路，其電路常數(shù)及電路結(jié)構(gòu)的至少一方不同。
12、 根據(jù)權(quán)利要求ll所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述輸入模擬信號最初輸入的放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方，比其他放大電路的電路常數(shù)及電路結(jié)構(gòu)的至少一方具有更高的規(guī) 格。
13、 根據(jù)權(quán)利要求ll所述的模數(shù)轉(zhuǎn)換器，其特征在于， 以所述輸入模擬信號在所述多個放大電路上傳遞的先后順序，讓該多個放大電路在電路常數(shù)及電路結(jié)構(gòu)的至少一方上具有由高到低的規(guī)格。
14、 根據(jù)權(quán)利要求11 13中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述多個放大電路包含運算放大器作為構(gòu)成元件；所述運算放大器的電路結(jié)構(gòu)，在所述具有實質(zhì)相同的放大率的放大電 路中各不相同。
15、 根據(jù)權(quán)利要求11 13中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述多個放大電路由開關(guān)電容運算放大器構(gòu)成；所述開關(guān)電容運算放大器包含運算放大器、與該運算放大器的輸入 端子連接的1個以上的第一電容、以及在所述運算放大器的輸入端子和輸 出端子間連接的1個以上的第二電容；所述第一電容及所述第二電容的電容值，在所述具有實質(zhì)相同的放大 率的放大電路中各不相同。
16、 根據(jù)權(quán)利要求11 13中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于， 具有多個將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的級段； 所述多個級段內(nèi)的1個以上的級段，包含所述多個放大電路之中的1個放大電路；.所述l個放大電路，對所述輸入的模擬信號、與將自身級段的轉(zhuǎn)換數(shù) 字值轉(zhuǎn)換成模擬值之后的信號之差進行放大，并反饋到自身級段的輸入 中。
17、 根據(jù)權(quán)利要求11 13中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于， 具有多個將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的級段； 所述多個級段內(nèi)的1個以上的級段，包含所述多個放大電路之中的2個放大電路；所述2個放大電路之中的第一放大電路，將輸入的模擬信號以規(guī)定的 放大率進行放大；所述2個放大電路之中的第二放大電路，將所述第一放大電路的輸出 模擬信號、與按實質(zhì)相同于所述規(guī)定的放大率之放大率進行放大并將自身 級段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換成模擬值之后的信號之間的差值，以規(guī)定的放大率 進行放大，并反饋到自身級段的輸入中。
18、 根據(jù)權(quán)利要求11 13中任一項所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述模數(shù)轉(zhuǎn)換電路具有將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值的AD轉(zhuǎn)換電路、和將所述AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號的DA轉(zhuǎn)換電路；所述多個放大電路之中的第一放大電路，將所述輸入的模擬信號以規(guī)定的放大率進行放大；所述多個放大電路之中的第二放大電路，將所述第一放大電路的輸出 模擬信號、與按實質(zhì)相同于所述規(guī)定的放大率之放大率進行的所述DA轉(zhuǎn) 換電路的輸出模擬信號之間的差值，以規(guī)定的放大率進行放大，并輸出給 所述AD轉(zhuǎn)換電路及所述第一放大電路。
全文摘要
本發(fā)明提供一種模數(shù)轉(zhuǎn)換器，將輸入模擬信號輸入到放大電路(11)及AD轉(zhuǎn)換電路(12)中。AD轉(zhuǎn)換電路(12)，將輸入的模擬信號轉(zhuǎn)換為規(guī)定位數(shù)的數(shù)字值，并輸出給圖中未表示的編碼器。DA轉(zhuǎn)換電路(13)，將從AD轉(zhuǎn)換電路(12)輸出的規(guī)定位數(shù)的數(shù)字值轉(zhuǎn)換為模擬信號。放大電路(11)，對輸入的模擬信號進行采樣后放大α(大于1的值)倍。減法電路(14)，從放大電路(11)的輸出之中，將放大α倍的DA轉(zhuǎn)換電路(13)的輸出減去。通過這種結(jié)構(gòu)，提高循環(huán)型AD轉(zhuǎn)換器的速度。
文檔編號H03M1/44GK101521509SQ20091012807
公開日2009年9月2日 申請日期2005年2月5日 優(yōu)先權(quán)日2004年2月5日
發(fā)明者兒島則章, 和田淳, 小林重人, 谷邦之 申請人:三洋電機株式會社