專利名稱：用于校準鎖相環(huán)路(pll)的環(huán)路帶寬的系統(tǒng)和方法
技術領域：
本發(fā)明大體上涉及信號處理和與信號處理有關的技術。更具體來說，本發(fā)明涉及 用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的系統(tǒng)和方法。
背景技術：
鎖相環(huán)路(PLL)頻率合成器可在例如音頻和視頻處理系統(tǒng)、通信系統(tǒng)等許多類型 的系統(tǒng)中且在例如處理系統(tǒng)等其它系統(tǒng)中用作構建塊。PLL是一種產(chǎn)生具有隨參考信號的 頻率而變的輸出頻率的輸出信號的裝置。當PLL以裝置形式實施時，輸出信號的頻率可能 頻繁地改變。舉例來說，輸出信號的頻率可在裝置啟動時或在裝置從一個信道變到另一信 道時改變。PLL可包含以反饋環(huán)路連接的特定組件。舉例來說，PLL可包含壓控振蕩器(VCO)、 相位頻率檢測器(PFD)和環(huán)路濾波器。在VCO頻率被設計為參考頻率的倍數(shù)的應用中，PLL 可另外包含反饋分頻器。PFD可控制VCO的輸出信號的頻率。PLL中的PFD接收反饋環(huán)路中的輸出信號，且 將所述輸出信號的頻率與參考信號的頻率進行比較。基于輸出信號的頻率與參考信號的頻 率的比較，PFD產(chǎn)生控制信號，所述控制信號被提供到低通濾波器，且隨后被提供到VC0，以 便控制VCO的輸出信號的頻率。然而，PLL的環(huán)路帶寬可能存在較大的變化。另外，PLL穩(wěn)定時間和噪聲性能可能 嚴重惡化。因此，可通過提供改進的鎖相環(huán)路濾波器來實現(xiàn)益處。


圖1是說明鎖相環(huán)路(PLL)頻率合成器的一種配置的框圖；圖2是具有二階環(huán)路濾波器的電荷泵PLL的框圖；圖3是說明用于校準PLL的環(huán)路帶寬的方法的一個實例的流程圖；圖4說明對應于圖3中所示的方法的裝置加功能塊；圖5是說明用于校準PLL的環(huán)路帶寬的方法的進一步實例的流程圖；圖6是說明用以關于各種VCO組和溫度/過程變化而校準PLL的環(huán)路帶寬的方法 的框圖；圖7說明可用于通信裝置中的各種組件；以及圖8是根據(jù)所揭示的系統(tǒng)和方法的一個實例的基站的框圖。
具體實施例方式描述一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的方法。根據(jù)輸入?yún)⒖夹盘柕念l率 來調諧PLL濾波器中的至少一個電阻器。根據(jù)所述輸入?yún)⒖夹盘柕念l率來調諧PLL濾波器 中的一個或一個以上電容器。對一個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)。 根據(jù)所計數(shù)的輸出脈沖對與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流進行計數(shù)。將可編程電
5荷泵電流調諧到所計算的第一電荷泵電流。還描述一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的電路。所述電路包含至少一個 電阻器。所述至少一個電阻器是根據(jù)輸入?yún)⒖夹盘柕念l率而調諧。所述電路還包含一個或 一個以上電容器。所述一個或一個以上電容器是根據(jù)所述輸入?yún)⒖夹盘柕念l率而調諧。所 述電路進一步包含壓控振蕩器(VCO)計數(shù)器。所述VCO計數(shù)器對一個或一個以上壓控振蕩 器的輸出脈沖進行計數(shù)。另外，所述電路包含數(shù)字信號處理器(DSP)。所述DSP根據(jù)所計數(shù) 的輸出脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流。所述DSP將可編程電荷泵電 流調諧到所計算的第一電荷泵電流。還描述一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的設備。所述設備包含用于根 據(jù)輸入?yún)⒖夹盘柕念l率來調諧PLL中的至少一個電阻器的裝置；以及用于根據(jù)所述輸入?yún)?考信號的頻率來調諧PLL中的一個或一個以上電容器的裝置。所述設備還包含用于對一 個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)的裝置；以及用于根據(jù)所計數(shù)的輸出 脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流的裝置。另外，所述設備包含用于將 可編程電荷泵電流調諧到所計算的第一電荷泵電流的裝置。還描述一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的計算機程序產(chǎn)品。所述計算機 程序產(chǎn)品包含其上具有指令的計算機可讀媒體。所述指令包含用于根據(jù)輸入?yún)⒖夹盘柕?頻率來調諧PLL中的一個或一個以上電阻器的代碼；以及用于根據(jù)所述輸入?yún)⒖夹盘柕念l 率來調諧所述PLL中的一個或一個以上電容器的代碼。所述指令還包含用于對一個或一 個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)的代碼；用于根據(jù)所計數(shù)的輸出脈沖來計算 與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流的代碼；以及用于將可編程電荷泵電流調諧到所 計算的第一電荷泵電流的代碼。鎖相環(huán)路(PLL)系統(tǒng)可用于模擬和數(shù)字電路中。這些系統(tǒng)可包含以反饋配置連接 的相位頻率檢測器(PFD)、電荷泵和壓控振蕩器(VCO)。所述VCO產(chǎn)生PLL的輸出信號，且 PLL的各種組件可協(xié)作以致使輸出信號趨向且最終鎖定于所要的輸出頻率，所述輸出頻率 是基于作為到PFD的輸入而施加的參考信號的頻率。舉例來說，PLL系統(tǒng)可經(jīng)配置以產(chǎn)生 具有與輸入信號相同的頻率的輸出信號，或具有為輸入頻率的x/y倍的輸出頻率的輸出信 號。所述PLL是一種電子控制系統(tǒng)，其也產(chǎn)生輸出信號(Rmt)，所述輸出信號具有與 輸入?yún)⒖夹盘?Fref)的相位的固定關系。由此，PLL電路的輸出信號可對應于輸入?yún)⒖夹?號的頻率和相位兩者。PLL可自動提高或降低VCO的頻率，直到其在頻率和相位兩者上與輸 入?yún)⒖夹盘柶ヅ錇橹?。所述PLL可為實施負反饋的控制系統(tǒng)的實例。PLL可用于無線電、電信、計算機和其它電子應用中。所述PLL可產(chǎn)生穩(wěn)定頻率、恢 復來自有噪聲通信信道的信號或在例如微處理器等數(shù)字邏輯設計中分布時鐘時序脈沖。單 個集成電路可提供一 PLL構建塊。由此，PLL可用于現(xiàn)代電子裝置中，其中輸出頻率的范圍 為從每秒一周期的一小部分至多達數(shù)千兆赫。在一種配置中，PLL的環(huán)路帶寬決定PLL的穩(wěn)定時間和噪聲/抖動性能。穩(wěn)定時 間是指從施加輸入?yún)⒖夹盘栭_始直到輸出信號穩(wěn)定于某一值為止已逝去的時間。噪聲可指 可使輸出信號失真的非所要的電子信號。在一種配置中，抖動是指在電子技術和電信中的 一個或一個以上信號特性的非所要的變化。抖動可為連續(xù)脈沖之間的間隔，或連續(xù)周期的振幅、頻率或相位。最小化或減少輸出信號中不受控制的噪聲和抖動是PLL系統(tǒng)中的重要 設計問題。如先前所提到，抖動是當系統(tǒng)被調準或幾乎被調準時輸出信號的相位和/或頻 率的變化。因此，穩(wěn)定時間和噪聲/抖動性能在PLL的設計中是要考慮的重要特性。因此，需 要依據(jù)特定應用來優(yōu)化PLL的環(huán)路帶寬，以便減少PLL的穩(wěn)定時間、噪聲和抖動特性。然 而，環(huán)路帶寬隨多個變量而變，所述多個變量可能關于溫度變化和其它過程而變化。另外， PLL可包含多個壓控振蕩器(VCO)?？蓪⑦@些多個VCO稱作VCO組。在一種配置中，具有多 個組的電感器/電容器(LC)型VCO可包含在多個組之間不同的VCO增益(Kvco)。Kvco在 多個VCO組上的差異還可影響PLL的環(huán)路帶寬。由此，需要改進PLL的校準以便關于溫度 /過程變化且關于各種VCO組而維持PLL的相同環(huán)路帶寬的系統(tǒng)和方法。圖1是說明鎖相環(huán)路(PLL) 100的一種配置的框圖。PLL 100可包含相位頻率檢測 器104、電荷泵106、環(huán)路濾波器122和壓控振蕩器(VCO) 108。另外，PLL 100可包含反饋路 徑，所述反饋路徑包含分頻器110。相位檢測器104可為將至少兩個頻率112、114進行比 較的裝置。第一輸入頻率112可為輸入?yún)⒖夹盘?Fref)的頻率。第二輸入頻率114可為 由反饋路徑提供的輸出信號120 (Rmt)的頻率。相位頻率檢測器104可產(chǎn)生第一輸出信號 116，其為第一輸入頻率112與第二輸入頻率114之間的相位差的量度。電荷泵106可為將電容器實施為儲能元件以產(chǎn)生較高或較低電壓電源的電子電 路。電荷泵106可供應與由相位頻率檢測器104檢測到的相位誤差成比例的電荷量。來自 電荷泵的第二輸出信號118可輸入到VCO 108。VCO 108可為電感性振蕩器(LC振蕩器)， 其通過經(jīng)由電感器對電容器進行充電和放電來進行振蕩。VCO 108可響應于控制電壓而改 變其頻率。VCO 108可產(chǎn)生輸出信號120 (Fout)。還可將輸出信號120傳輸?shù)椒诸l器110。分 頻器110可在反饋環(huán)路中被放于VCO 108與相位頻率檢測器104之間。分頻器110可被放 于VCO 108與相位頻率檢測器104之間以產(chǎn)生頻率合成器。在一種配置中，可在無線電發(fā) 射器應用中實施分頻器110。圖2是具有二階環(huán)路濾波器222的電荷泵PLL 200的框圖。PLL 200包含相位頻 率檢測器204、電荷泵206、VC0 208和分頻器210。分頻器210可被放于VCO 208與相位頻 率檢測器204之間。PLL 200進一步包含環(huán)路濾波器222。環(huán)濾波器222可包含電阻器212 和多個電容器214A、214B。在一種配置中，PLL 200的開環(huán)傳遞函數(shù)表示為
權利要求
1.一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的方法，其包括根據(jù)輸入?yún)⒖夹盘柕念l率來調諧所述PLL中的至少一個電阻器；根據(jù)所述輸入?yún)⒖夹盘柕乃鲱l率來調諧所述PLL中的一個或一個以上電容器；對一個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)；根據(jù)所述所計數(shù)的輸出脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流；以及將可編程電荷泵電流調諧到所述所計算的第一電荷泵電流。
2.根據(jù)權利要求1所述的方法，其進一步包括計算所述PLL中的所述一個或一個以上 壓控振蕩器(VCO)中的每一者的增益(Kvco)。
3.根據(jù)權利要求1所述的方法，其中針對較低控制電壓和較高控制電壓對所述輸出脈 沖進行計數(shù)。
4.根據(jù)權利要求1所述的方法，其進一步包括使用所述所計數(shù)的輸出脈沖來計算所述 一個或一個以上VCO的所述增益。
5.根據(jù)權利要求1所述的方法，其進一步包括使用R調諧器來調諧所述至少一個電阻ο
6.根據(jù)權利要求1所述的方法，其進一步包括使用C調諧器來調諧所述一個或一個以 上電容器。
7.根據(jù)權利要求2所述的方法，其中通過下式來計算所述一個或一個以上VCO的所述 增益(Kvco)中的每一者
8.根據(jù)權利要求1所述的方法，其中數(shù)字信號處理器(DSP)計算與所述目標環(huán)路帶寬 相關聯(lián)的所述第一電荷泵電流。
9.根據(jù)權利要求1所述的方法，其中由DSP來計算所述一個或一個以上VCO中的每一 者的所述增益。
10.根據(jù)權利要求1所述的方法，其進一步包括關于所述VCO中的每一者而維持恒定環(huán) 路帶寬。
11.根據(jù)權利要求1所述的方法，其進一步包括關于溫度的變化而維持恒定環(huán)路帶寬。
12.根據(jù)權利要求1所述的方法，其中所述PLL中的所述至少一個電阻器是可編程電阻ο
13.根據(jù)權利要求1所述的方法，其中所述PLL中的所述一個或一個以上電容器是可編 程電容器。
14.一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的電路，所述電路包括至少一個電阻器，其中所述至少一個電阻器根據(jù)輸入?yún)⒖夹盘柕念l率而調諧；一個或一個以上電容器，其中所述一個或一個以上電容器根據(jù)所述輸入?yún)⒖夹盘柕乃?述頻率而調諧；壓控振蕩器(VCO)計數(shù)器，其中所述VCO計數(shù)器對一個或一個以上壓控振蕩器的輸出 脈沖進行計數(shù)；數(shù)字信號處理器(DSP)，其中所述DSP根據(jù)所述所計數(shù)的輸出脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流；且其中所述DSP將可編程電荷泵電流調諧到所述所計算的第一電荷泵電流。
15.根據(jù)權利要求14所述的電路，其中所述電路是集成電路。
16.根據(jù)權利要求14所述的電路，其中所述電路集成在通信裝置中。
17.根據(jù)權利要求16所述的電路，其中所述電路集成在手持機中。
18.根據(jù)權利要求16所述的電路，其中所述電路集成在基站中。
19.根據(jù)權利要求14所述的電路，其中所述DSP計算所述PLL中的所述一個或一個以 上壓控振蕩器(VCO)中的每一者的增益(Kvco)。
20.根據(jù)權利要求14所述的電路，其中所述VCO計數(shù)器針對較低控制電壓和較高控制 電壓對輸出脈沖進行計數(shù)。
21.根據(jù)權利要求14所述的電路，其中所述DSP使用所述所計數(shù)的輸出脈沖來計算所 述一個或一個以上VCO的所述增益。
22.根據(jù)權利要求21所述的電路，其中所述DSP通過下式來計算所述一個或一個以上 VCO的所述增益(Kvco)中的每一者R —(計數(shù)器—高-計數(shù)器_低)/計數(shù)—周期
23.根據(jù)權利要求14所述的電路，其中所述DSP關于所述VCO中的每一者而維持恒定 環(huán)路帶寬。
24.根據(jù)權利要求16所述的電路，其中所述DSP關于所述通信裝置的溫度的變化而維 持恒定環(huán)路帶寬。
25.一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的設備，所述設備包括用于根據(jù)輸入?yún)⒖夹盘柕念l率來調諧所述PLL中的至少一個電阻器的裝置；用于根據(jù)所述輸入?yún)⒖夹盘柕乃鲱l率來調諧所述PLL中的一個或一個以上電容器 的裝置；用于對一個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)的裝置；用于根據(jù)所述所計數(shù)的輸出脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流的 裝置；以及用于將可編程電荷泵電流調諧到所述所計算的第一電荷泵電流的裝置。
26.根據(jù)權利要求25所述的設備，其進一步包括用于計算所述PLL中的所述一個或一 個以上壓控振蕩器(VCO)中的每一者的增益(Kvco)的裝置。
27.根據(jù)權利要求25所述的設備，其中針對較低控制電壓和較高控制電壓對所述輸出 脈沖進行計數(shù)。
28.根據(jù)權利要求25所述的設備，其進一步包括用于使用所述所計數(shù)的輸出脈沖來計 算所述一個或一個以上VCO的所述增益的裝置。
29.根據(jù)權利要求沈所述的設備，其中通過下式來計算所述一個或一個以上VCO的所 述增益(Kvco)中的每一者κ —(計數(shù)器_高-計數(shù)器_低)/計數(shù)_周期
30.根據(jù)權利要求25所述的設備，其中數(shù)字信號處理器(DSP)計算與所述目標環(huán)路帶寬相關聯(lián)的所述第一電荷泵電流。
31.根據(jù)權利要求25所述的設備，其中由DSP來計算所述一個或一個以上VCO中的所 述每一者的所述增益。
32.根據(jù)權利要求25所述的設備，其進一步包括用于關于所述VCO中的每一者而維持 恒定環(huán)路帶寬的裝置。
33.根據(jù)權利要求25所述的設備，其進一步包括用于關于所述設備的溫度的變化而維 持恒定環(huán)路帶寬的裝置。
34.一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的計算機程序產(chǎn)品，所述計算機程序產(chǎn) 品包括其上具有指令的計算機可讀媒體，所述指令包括用于根據(jù)輸入?yún)⒖夹盘柕念l率來調諧所述PLL中的一個或一個以上電阻器的代碼；用于根據(jù)所述輸入?yún)⒖夹盘柕乃鲱l率來調諧所述PLL中的一個或一個以上電容器 的代碼；用于對一個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)的代碼；用于根據(jù)所述所計數(shù)的輸出脈沖來計算與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流的 代碼；以及用于將可編程電荷泵電流調諧到所述所計算的第一電荷泵電流的代碼。
全文摘要
本發(fā)明描述一種用于校準鎖相環(huán)路(PLL)的環(huán)路帶寬的方法。根據(jù)輸入?yún)⒖夹盘柕念l率來調諧PLL濾波器中的至少一個電阻器。根據(jù)所述輸入?yún)⒖夹盘柕乃鲱l率來調諧所述PLL濾波器中的一個或一個以上電容器。對一個或一個以上壓控振蕩器(VCO)的輸出脈沖進行計數(shù)。根據(jù)所述所計數(shù)的輸出脈沖對與目標環(huán)路帶寬相關聯(lián)的第一電荷泵電流進行計數(shù)。將可編程電荷泵電流調諧到所計算的第一電荷泵電流。
文檔編號H03L7/18GK102089980SQ200980104728
公開日2011年6月8日 申請日期2009年1月6日 優(yōu)先權日2008年1月7日
發(fā)明者樸程宏 申請人:高通股份有限公司