一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路的制作方法
【專利摘要】本發(fā)明公布了一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，包括CMOS傳輸門S1、S2、S3，單位增益放大器A1，VFD節(jié)點電壓產(chǎn)生電路P1，以及主濾波電路P2；S1的右端分別與S2的左端、S3的右端相連，S1的左端與鎖相環(huán)中的模塊電荷泵的輸出電流ICP相連；S2的右端與節(jié)點A相連；S3的左端與節(jié)點VFD相連；A1的輸入與節(jié)點A相連，A1的輸出與P1的節(jié)點VFD相連；P2的左端與節(jié)點A相連，右端與輸出VOUT相連。其有益效果在于：本設(shè)計結(jié)構(gòu)巧妙的切斷了環(huán)路濾波器的放電路徑，以此來達到穩(wěn)定環(huán)路電壓的目的，而不像傳統(tǒng)結(jié)構(gòu)那樣，需要大的環(huán)路電容，因此提高了芯片的集成度，降低了成本。
【專利說明】一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種鎖相環(huán)環(huán)路濾波器電路，特別涉及一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路。
【背景技術(shù)】
[0002]隨著無線通信領(lǐng)域的迅猛發(fā)展，特別是手持設(shè)備的迅猛發(fā)展，射頻集成電路對低體積，高集成度，低功耗的要求越來越高。對于發(fā)射機而言，采用直接調(diào)制壓控振蕩器的結(jié)構(gòu)無疑是手持設(shè)備的首選，因為其具有功能模塊數(shù)量少，功耗低的優(yōu)勢，但是直接發(fā)射機需要在鎖相環(huán)開環(huán)的情況下來發(fā)射數(shù)據(jù)，這就要求鎖相環(huán)環(huán)路濾波器能夠在鎖相環(huán)開環(huán)的時候?qū)h(huán)路電壓維持一段時間以滿足數(shù)據(jù)發(fā)射的要求。
[0003]傳統(tǒng)的用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路如圖1所示，其是通過大電容來達到維持環(huán)路電壓的目的，在鎖相環(huán)鎖定階段開關(guān)關(guān)閉；當鎖相環(huán)鎖定到需要的頻率后，開關(guān)打開，通過開關(guān)后的大電容來達到維持發(fā)射數(shù)據(jù)所需電壓的目的。但是這個電容通常需要幾十nF，這么大的電容無法在片上集成，只能使用片外電容，而這將大大降低芯片的集成度，并且同時會增加成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種能夠適用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，以克服上述【背景技術(shù)】中提到的不足。
[0005]為實現(xiàn)上述目的，本發(fā)明通過以下技術(shù)方案實現(xiàn):
一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，包括CMOS傳輸門S1、S2、S3，單位增益放大器Al，VFD節(jié)點電壓產(chǎn)生電路P1，以及主濾波電路P2 ;其中傳輸門SI的右端分別與傳輸門S2的左端、傳輸門S3的右端相連,傳輸門SI的左端與鎖相環(huán)中的模塊電荷泵的輸出電流ICP相連；傳輸門S2的右端與節(jié)點A相連；傳輸門S3的左端與節(jié)點VFD相連；單位增益放大器Al的輸入與節(jié)點A相連，單位增益放大器Al的輸出與VFD節(jié)點電壓產(chǎn)生電路Pl的節(jié)點VFD相連；主濾波電路P2的左端與節(jié)點A相連，右端與輸出VOUT相連。
[0006]所述傳輸門SI由一個NMOS晶體管M4和一個PMOS晶體管M3通過源漏互連的方式構(gòu)成，NMOS晶體管M4的襯底與地GND相連，NMOS晶體管M4的柵與SP相連，PMOS晶體管M3的襯底與電源VDD相連，PMOS晶體管M3的柵與SN相連。
[0007]所述傳輸門S2由一個NMOS晶體管M6和一個PMOS晶體管M5通過源漏互連的方式構(gòu)成，NMOS晶體管M6的襯底與節(jié)點VL相連，，NMOS晶體管M6的柵與SP相連，PMOS晶體管M5的襯底與節(jié)點VH相連，PMOS晶體管M5的柵與SN相連。
[0008]所述傳輸門S3由一個NMOS晶體管M8和一個PMOS晶體管M7通過源漏互連的方式構(gòu)成，NMOS晶體管M8的襯底與地GND相連，NMOS晶體管M8的柵與SP相連，PMOS晶體管M7的襯底與電源VDD相連，PMOS晶體管M7的柵與SN相連。
[0009]所述VFD節(jié)點電壓產(chǎn)生電路PI包括PMOS晶體管Ml、NMOS晶體管M2、電阻R4、R5 ;其中PMOS晶體管Ml的襯底與源及電源VDD相連，PMOS晶體管Ml的柵與VBIAS相連，PMOS晶體管Ml的漏與節(jié)點VH相連，更進一步的，節(jié)點VH與節(jié)點VFD之間連接有電阻R4 ；NM0S晶體管M2的襯底與源及地GND相連，NMOS晶體管M2的柵與VBIAS相連，NMOS晶體管M2的漏與節(jié)點VL相連，更進一步的，節(jié)點VL與節(jié)點VFD之間連接有電阻R5。
[0010]所述主濾波電路P2包括電阻R1、R3，電容C1、C2、C3，以及單位增益放大器A2 ;其中電阻Rl的上端與節(jié)點A相連，電阻Rl的下端與電容Cl的上端相連，電容Cl的下端與地GND相連；節(jié)點A和地GND之間連接有電容C2 ;單位增益放大器A2的輸入與節(jié)點A相連，單位增益放大器A2的輸出與輸出VOUT之間連接有電阻R3 ;輸出VOUT與地GND之間連接有電容C3。
[0011]本發(fā)明是利用開關(guān)來切換濾波器的工作模式，當工作在鎖相環(huán)環(huán)路鎖定模式時，本發(fā)明的環(huán)路濾波器等效為一個無源三階濾波器；當工作在環(huán)路電壓維持模式時，通過切斷本發(fā)明電路中A點的放電路徑來達到電壓維持的目的。與傳統(tǒng)實現(xiàn)方式不同，本發(fā)明是利用切斷放電路徑來維持環(huán)路電壓，而不是通過過大電容來延長放電時間，所以不需要大的電容，因此可以片內(nèi)集成。
[0012]本發(fā)明所述的應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路的有益效果在于:本設(shè)計結(jié)構(gòu)巧妙的切斷了環(huán)路濾波器的放電路徑，以此來達到穩(wěn)定環(huán)路電壓的目的，而不像傳統(tǒng)結(jié)構(gòu)那樣，需要大的環(huán)路電容，因此提高了芯片的集成度，降低了成本。
【專利附圖】

【附圖說明】
[0013]圖1是傳統(tǒng)的用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路結(jié)構(gòu)示意圖；
圖2是本發(fā)明應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路結(jié)構(gòu)示意圖；
圖3是本發(fā)明電路在鎖相環(huán)工作在正常鎖定狀態(tài)下的等效電路圖。
【具體實施方式】
[0014]如圖2所示，是本發(fā)明應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路結(jié)構(gòu)示意圖。本發(fā)明工作過程如下:
首先，鎖相環(huán)環(huán)路工作在正常鎖定狀態(tài)時，配置SP= “1”，SN= “0”，使得本發(fā)明環(huán)路濾波器工作在正常濾波狀態(tài)。這時傳輸門SI,傳輸門S2導(dǎo)通,傳輸門S3關(guān)閉,來自鎖相環(huán)中的電荷泵模塊的輸出電流ICP，通過傳輸門SI，傳輸門S2，到達A點，與電容Cl，電容C2，電阻Rl —起形成電壓，此電壓通過單位增益放大器A2后，到達電阻R3，經(jīng)過電阻R3和電容C3形成的低通濾波器濾波后形成輸出V0UT，由于此路徑中的單位增益放大器A2對傳輸?shù)脑鲆鏇]有影響，通過合理的電路設(shè)計單位增益放大器A2對傳輸?shù)南辔挥绊懸部梢院雎裕虼水旀i相環(huán)工作在正常鎖定狀態(tài)時，本發(fā)明電路可以等效為圖3所示的無源三階濾波器。
[0015]然后，當發(fā)射機發(fā)射數(shù)據(jù)時，要求鎖相環(huán)工作在環(huán)路斷開狀態(tài)，并且要求環(huán)路濾波器上的電壓能夠維持住，這時，配置SP= “0”，SN= “1”，使得本發(fā)明環(huán)路濾波器工作在電壓維持狀態(tài)。此時，傳輸門SI，傳輸門S2關(guān)閉，傳輸門S3導(dǎo)通，此時輸出V0UT，節(jié)點VFD，節(jié)點A這三個點的電壓相等。本發(fā)明是利用切斷A點的放電路徑的方式來達到穩(wěn)定輸出VOUT電壓的目的。與節(jié)點A直接連接的有:傳輸門S2的右端，單位增益放大器Al的輸入，單位增益放大器A2的輸入，電阻Rl和電容C2。由于單位增益放大器Al和單位增益放大器A2的輸入為CMOS晶體管的柵，因此其沒有有效的放電路徑；電容C2上也沒有有效的放電路徑；由于電阻Rl下面連接的是電容Cl，因此電阻Rl也不能形成有效的放電路徑。所以，電壓的放電通路只有傳輸門S2的右端，而傳輸門S2右端的放電是通過其寄生二極管的放電電流來完成的，包括橫向的源漏之間的寄生二極管，縱向的源漏和襯底之間的二極管。本發(fā)明通過巧妙的設(shè)計使得傳輸門S2的源漏以及襯底的電壓相等來達到切斷放電電流的目的。如圖2中A點的電壓與VFD的電壓相等，而VH和VL的電壓又與VFD的電壓近似相等，(設(shè)計時流過PMOS晶體管Ml和NMOS晶體管M2的電流很小IOuA左右，而電阻R4、R5也只有100歐姆左右，所以VH和VL與VFD的電壓差只有ImV左右)，所以所有的放電路徑都被切斷，漏電可以忽略，節(jié)點A的電壓將被有效的維持，輸出VOUT點的電壓也即被有效維持。
【權(quán)利要求】
1.一種應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:包括CMOS傳輸門S1、S2、S3，單位增益放大器A1，VFD節(jié)點電壓產(chǎn)生電路P1，以及主濾波電路P2 ;其中傳輸門SI的右端分別與傳輸門S2的左端、傳輸門S3的右端相連，傳輸門SI的左端與鎖相環(huán)中的模塊電荷泵的輸出電流ICP相連；傳輸門S2的右端與節(jié)點A相連；傳輸門S3的左端與節(jié)點VFD相連；單位增益放大器Al的輸入與節(jié)點A相連，單位增益放大器Al的輸出與VFD節(jié)點電壓產(chǎn)生電路Pl的節(jié)點VFD相連；主濾波電路P2的左端與節(jié)點A相連，右端與輸出VOUT相連。
2.如權(quán)利要求1所述的應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:所述傳輸門SI由一個NMOS晶體管M4和一個PMOS晶體管M3通過源漏互連的方式構(gòu)成，NMOS晶體管M4的襯底與地GND相連，NMOS晶體管M4的柵與SP相連，PMOS晶體管M3的襯底與電源VDD相連，PMOS晶體管M3的柵與SN相連。
3.如權(quán)利要求1所述的應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:所述傳輸門S2由一個NMOS晶體管M6和一個PMOS晶體管M5通過源漏互連的方式構(gòu)成，NMOS晶體管M6的襯底與節(jié)點VL相連，，NMOS晶體管M6的柵與SP相連，PMOS晶體管M5的襯底與節(jié)點VH相連，PMOS晶體管M5的柵與SN相連。
4.如權(quán)利要求1所述的應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:所述傳輸門S3由一個NMOS晶體管M8和一個PMOS晶體管M7通過源漏互連的方式構(gòu)成，NMOS晶體管M8的襯底與地GND相連，NMOS晶體管M8的柵與SP相連，PMOS晶體管M7的襯底與電源VDD相連，PMOS晶體管M7的柵與SN相連。
5.如權(quán)利要求1所述的應(yīng)用于直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:所述VFD節(jié)點電壓產(chǎn)生電路Pl包括PMOS晶體管Ml、NMOS晶體管M2、電阻R4、R5 ;其中PMOS晶體管Ml的襯底與源及電源VDD相連，PMOS晶體管Ml的柵與VBIAS相連，PMOS晶體管Ml的漏與節(jié)點VH相連，更進一步的，節(jié)點VH與節(jié)點VFD之間連接有電阻R4 ；NM0S晶體管M2的襯底與源及地GND相連，NMOS晶體管M2的柵與VBIAS相連，NMOS晶體管M2的漏與節(jié)點VL相連，更進一步的，節(jié)點VL與節(jié)點VFD之間連接有電阻R5。
6.如權(quán)利要求1所述的直接發(fā)射機的鎖相環(huán)環(huán)路濾波器電路，其特征在于:所述主濾波電路P2包括電阻Rl、R3、電容Cl、C2、C3、以及單位增益放大器A2 ;其中電阻Rl的上端與節(jié)點A相連，電阻Rl的下端與電容Cl的上端相連，電容Cl的下端與地GND相連；節(jié)點A和地GND之間連接有電容C2 ;單位增益放大器A2的輸入與節(jié)點A相連，單位增益放大器A2的輸出與輸出VOUT之間連接有電阻R3 ;輸出VOUT與地GND之間連接有電容C3。
【文檔編號】H03L7/085GK103957004SQ201410150770
【公開日】2014年7月30日 申請日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】黃磊, 馬杰 申請人:中科芯集成電路股份有限公司