專利名稱：閃速ad變換器、閃速ad變換模塊及德耳塔-西格馬ad變換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃速(Flash)AD變換器的低功耗化。
背景技術(shù)：
在將模擬信號變換成數(shù)字信號的技術(shù)中，有構(gòu)成簡單且變換速度快的閃速AD變 換器。閃速AD變換器對于量化比特數(shù)m需要2的m次方減1個比較器(comparator)。 因此，有這樣的缺點(diǎn)當(dāng)量化比特數(shù)m變大，則需要的比較器以指數(shù)函數(shù)增多。當(dāng)比較 器變多，則功耗也隨之變大。作為抑制功耗的技術(shù)，有種技術(shù)僅使所預(yù)測的比較器組進(jìn)行動作而使其他的比 較器不進(jìn)行動作。這種技術(shù)記載在專利文獻(xiàn)1中。用圖6說明這種技術(shù)。在圖6中， 預(yù)測器102使用來自變換器101的上次的數(shù)字輸出信號111，預(yù)測計(jì)算下次的數(shù)字碼，并 在比較器陣列103具有的所有比較器103.01 103.15中調(diào)整要使用(接通(ON)動作)的 比較器的數(shù)目，以便能夠使用此預(yù)測值正確地進(jìn)行AD變換。例如，對在比較器陣列103 中的預(yù)測出的數(shù)字碼附近的比較器組進(jìn)行接通動作，而對其他比較器組進(jìn)行斷開(OFF) 控制。斷開的比較器組越多，低功耗化越顯著。比較器組的劃分方法是將連續(xù)的數(shù)字碼 所對應(yīng)的比較器以預(yù)先確定的數(shù)目作為一組。例如，當(dāng)將比較器陣列劃分為兩個比較器 組時，根據(jù)模擬電壓分為上半部分所對應(yīng)的比較器組和下半部分所對應(yīng)的比較器組。若 預(yù)測值在下半部分的范圍，則通過對上半部分的比較器組進(jìn)行斷開控制而對下半部分的 比較器組進(jìn)行接通控制，從而使比較器陣列的功耗減半。此外，關(guān)于閃速AD變換器的 技術(shù)在專利文獻(xiàn)2、3以及非專利文獻(xiàn)1中有所記載。專利文獻(xiàn)1 美國專利第6081219號說明書專利文獻(xiàn)2:日本特開平4-123523號公報專利文獻(xiàn)3:日本專利第2814362號公報非專利文獻(xiàn)1 ISSCC2005 SESSION27.1但是，在所述現(xiàn)有技術(shù)的閃速AD變換器中，有以下缺點(diǎn)若下一數(shù)據(jù)與預(yù)測 值一致，則能夠既實(shí)現(xiàn)低功耗，又正常地進(jìn)行AD變換，但當(dāng)由于噪聲的影響等預(yù)測未料 中時，數(shù)字輸出信號將與實(shí)際值相差懸殊，其對后級的影響大，以致無法預(yù)測下一數(shù)據(jù) 的狀態(tài)將持續(xù)。

發(fā)明內(nèi)容
本發(fā)明正是為了解決所述問題點(diǎn)而提出的，其目的在于，當(dāng)預(yù)測值未料中時， 不是像現(xiàn)有技術(shù)一樣，數(shù)字輸出信號與實(shí)際值相差懸殊且AD變換精度變得極低，而是一 邊保持一定程度的所希望的AD變換精度，一邊對模擬輸入信號進(jìn)行AD變換。為了實(shí)現(xiàn)所述目的，本發(fā)明的閃速AD變換器，其特征在于，包括比較器陣 列，其具有多個比較器，該比較器比較模擬輸入信號與參考電壓，并輸出比較結(jié)果；變換器，其將所述多個比較器的比較結(jié)果變換成數(shù)字輸出信號；預(yù)測器，其根據(jù)所述變換 器的數(shù)字輸出信號來預(yù)測所述模擬輸入信號的下一電平，并輸出預(yù)測數(shù)據(jù)；和控制器， 其使所述預(yù)測數(shù)據(jù)附近的規(guī)定個數(shù)的所述比較器進(jìn)行接通動作，并且使所述比較器陣列 中的比較器基于規(guī)定的規(guī)則進(jìn)行接通動作，而使其他的所述比較器進(jìn)行斷開動作。本發(fā)明的閃速AD變換模塊，其特征在于，包括所述閃速AD變換器；和微 機(jī)，其將范圍控制信號以及用于指定所述規(guī)定的規(guī)則的精度控制信號輸出到所述閃速AD 變換器的控制器，其中，該范圍控制信號用于指定使所述預(yù)測數(shù)據(jù)附近的比較器進(jìn)行接 通動作的所述規(guī)定個數(shù)。本發(fā)明的所述閃速AD變換模塊，其特征在于，其中，所述閃速AD變換器內(nèi)的 控制器包括預(yù)測范圍控制器，該預(yù)測范圍控制器基于來自所述微機(jī)的范圍控制信號和所 述閃速AD變換器內(nèi)的預(yù)測器的預(yù)測數(shù)據(jù)，按照由所述范圍控制信號指定的個數(shù)，使所述 預(yù)測數(shù)據(jù)附近的比較器進(jìn)行接通動作。本發(fā)明的所述閃速AD變換模塊，其特征在于，其中，所述閃速AD變換器內(nèi)的 控制器包括精度保障控制器，該精度保障控制器基于來自所述微機(jī)的精度控制信號，使 所述比較器陣列中的比較器進(jìn)行接通動作。本發(fā)明的所述閃速AD變換模塊，其特征在于，其中，所述微機(jī)輸出輸入波形預(yù) 測指定信號，該輸入波形預(yù)測指定信號用于指定在所述預(yù)測器中的所述模擬輸入信號的 預(yù)測方法；所述閃速AD變換器內(nèi)的控制器具有輸入波形預(yù)測器，其接受來自所述微機(jī) 的輸入波形預(yù)測指定信號，并根據(jù)該輸入波形預(yù)測指定信號所指定的預(yù)測方法來預(yù)測所 述模擬輸入信號的下一電平。本發(fā)明的閃速AD變換器，其特征在于，包括比較器陣列，其具有多個比較 器，該比較器對模擬輸入信號與參考電壓進(jìn)行比較并輸出比較結(jié)果；變換器，其將所述 多個比較器的比較結(jié)果變換成數(shù)字輸出信號；預(yù)測器，其根據(jù)所述變換器的數(shù)字輸出信 號來預(yù)測所述模擬輸入信號的下一電平，并輸出預(yù)測數(shù)據(jù)；和控制器，其控制所述多個 比較器，以使得越是具有接近所述預(yù)測數(shù)據(jù)的參考電壓的比較器，進(jìn)行接通動作的所述 比較器的密度越高。本發(fā)明的所述閃速AD變換器或者閃速AD變換模塊，其特征在于，其中，具有 預(yù)測判斷器，其基于所述預(yù)測器的預(yù)測數(shù)據(jù)和所述變換器的數(shù)字輸出信號，判斷所述預(yù) 測器的預(yù)測正確與否，且當(dāng)預(yù)測未料中時輸出預(yù)測失敗信號，所述控制器接受到所述預(yù) 測判斷器的預(yù)測失敗信號，使比在通常動作時更多的所述比較器陣列中的所述比較器進(jìn) 行接通動作。本發(fā)明的德耳塔-西格馬(Delta-Sigma，即ΔΣ) AD變換器，其特征在于，包 括模擬加法器，其輸出模擬輸入信號與模擬反饋信號之間的差的信號；模擬積分器， 其對所述模擬加法器的輸出信號進(jìn)行積分；多比特量化器，其由所述閃速AD變換器或 者閃速AD變換模塊構(gòu)成，將所述模擬積分器的輸出信號以多比特進(jìn)行量子化并輸出； 和DA變換器，其將來自所述多比特量化器的輸出信號變換成模擬信號并作為所述模擬反 饋信號而輸出。如上所述，在本發(fā)明中，預(yù)測模擬輸入信號的下一數(shù)據(jù)，使具有其預(yù)測數(shù)據(jù)附 近的參考電壓的比較器進(jìn)行接通動作，并且，也使其預(yù)測數(shù)據(jù)附近的比較器以外的比較器以一定個數(shù)進(jìn)行接通動作。因此，當(dāng)預(yù)測數(shù)據(jù)未料中時，保障了一定程度的所希望的 AD變換精度。此要保障的AD變換精度，其根據(jù)所應(yīng)用的電路等而不同，故預(yù)測數(shù)據(jù)附 近以外的使得進(jìn)行接通動作的比較器的個數(shù)要根據(jù)其應(yīng)該保障的AD變換精度進(jìn)行改變。如以上說明所述，根據(jù)本發(fā)明的閃速AD變換器，由于使具有預(yù)測數(shù)據(jù)附近的 參考電壓的比較器以外的比較器也以一定的個數(shù)進(jìn)行接通動作，故而即使預(yù)測數(shù)據(jù)未料 中，也能夠在一定程度上以應(yīng)該保障的AD變換精度對模擬輸入信號進(jìn)行AD變換。


圖1是表示本發(fā)明的實(shí)施方式1的閃速AD變換器的構(gòu)成的框圖。圖2是表示本發(fā)明的實(shí)施方式2的閃速AD變換器的構(gòu)成的框圖。圖3是表示本發(fā)明的實(shí)施方式3的閃速AD變換器的構(gòu)成的框圖。圖4是表示閃速AD變換器所包括的控制器的內(nèi)部構(gòu)成的框圖。圖5是表示本發(fā)明的實(shí)施方式4的ΔΣΑ 變換器的構(gòu)成的框圖。圖6是表示現(xiàn)有技術(shù)的閃速AD變換器的構(gòu)成的框圖。圖中101 變換器102 預(yù)測器103 比較器陣列103.01 103.15 比較器104 控 制器105 預(yù)測判斷器106 微機(jī)107 精度保障控制器108 預(yù)測范圍控制器109 邏 輯和器110 模擬輸入信號111 數(shù)字輸出信號112 預(yù)測數(shù)據(jù)113 控制信號114 預(yù) 測失敗信號115 精度控制信號116 范圍控制信號117 預(yù)測器控制信號118 輸入波 形預(yù)測指定信號130 輸入波形預(yù)測器200 模擬輸入信號201 數(shù)字輸出信號211 模 擬積分器212:多比特量化器213: DA變換器214:運(yùn)算器(模擬加法器)
具體實(shí)施例方式以下，基于附圖詳細(xì)說明本發(fā)明的實(shí)施方式。(第1實(shí)施方式)圖1表示本發(fā)明的實(shí)施方式1的4比特的閃速AD變換器。在圖1中，110是模擬輸入信號，103是比較器陣列，103.01 103.15是比較 器，101是變換器，111是數(shù)字輸出信號，102是預(yù)測器，112是預(yù)測數(shù)據(jù)，104是控制 器，113是控制信號。將1個模擬輸入信號110分別輸入到所述比較器陣列103所具有的15個比較器 103.01 103.15中，并且，將專用參考電壓(未圖示)預(yù)先輸入到各自的比較器中。然 后，各比較器將模擬輸入信號110與自己的參考電壓進(jìn)行比較，若模擬輸入信號110比自 己的參考電壓高則輸出“High”，若模擬輸入信號110比參考電壓低則輸出“Low”。 假設(shè)參考電壓按照比較器103.01 103.15的順序升高。被斷開的比較器輸出“Low”。另外，變換器101接受所述比較器陣列103給出的15個比較結(jié)果，并將其變 換成數(shù)字輸出信號111。此變換方法為在判斷出的模擬輸入信號110比參考電壓高 (“High”)的1個或者多個比較器中，基于輸入有最高參考電壓的比較器的比較結(jié)果， 編碼成數(shù)字輸出信號111。例如，若比較器103.05 103.15輸出“Low”，且比較器 103.04 輸出 “High”，則變換成 “0100，，。
預(yù)測器102使用數(shù)字輸出信號111來預(yù)測下一數(shù)據(jù)，并輸出預(yù)測數(shù)據(jù)112，即 ps(n+l)。此預(yù)測方法有多種可供考慮。例如，預(yù)測器102預(yù)測的下一數(shù)據(jù)為預(yù)測數(shù) 據(jù)pS(n+l)=上一數(shù)據(jù)S (η)。這在相對于模擬輸入信號110而言采樣率(sampling rate) 非常大且模擬輸入信號被看作直流(DC)時有效。另外，預(yù)測器102，在模擬輸入信號 110的變化為一定時，預(yù)測為ps(n+l) =S(n) + (S(n)-S(n-l))。在此預(yù)測中，能夠正確 預(yù)測模擬輸入信號110。這樣，隨著模擬輸入信號110更加復(fù)雜，通過使用更靠前的數(shù)據(jù) s(n-x),從而能夠正確地預(yù)測出預(yù)測數(shù)據(jù)ps (n+1)。預(yù)測器102根據(jù)模擬輸入信號110的 性質(zhì)，采用并調(diào)整合適的預(yù)測方法。此外，控制器104接受來自所述預(yù)測器102的預(yù)測數(shù)據(jù)112，當(dāng)此預(yù)測數(shù)據(jù)112 料中時能夠以高精度進(jìn)行AD變換，而且，即使下一模擬輸入信號110未被其預(yù)測數(shù)據(jù) 112料中，也依照預(yù)先規(guī)定的規(guī)則，輸出對比較器陣列103的15個比較器103.01 103.15 進(jìn)行接通/斷開控制的控制信號113，從而在一定程度上保持所希望的AD變換精度。例 如，在圖1的4比特的AD變換的情況下，由于比較器103.01 103.15是15個，故當(dāng)所 希望的AD變換精度為3比特時，僅使偶數(shù)序號的比較器103.2a (a: 0 7)進(jìn)行接通動作 即可，因此，在作為規(guī)定的規(guī)則，使偶數(shù)序號的比較器103.2a(a: 0 7)進(jìn)行接通動作 的情況下，當(dāng)預(yù)測數(shù)據(jù)112例如為比較器103.05的參考電平時，進(jìn)而使比較器103.04 103.06進(jìn)行接通動作。在這種情況下，已經(jīng)對偶數(shù)序號的比較器103.04以及103.06進(jìn)行 了接通動作，故要追加的使之進(jìn)行接通動作的比較器僅為比較器103.05。并使其他的比 較器進(jìn)行斷開動作。這樣，當(dāng)模擬輸入信號110在比較器103.04 103.06的參考電平內(nèi) 而預(yù)測料中時，能夠以4比特精度進(jìn)行變換，且即使預(yù)測未料中，也能夠由偶數(shù)序號的 比較器103.2a(a : 0 7)進(jìn)行3比特精度的AD變換。當(dāng)在預(yù)測未料中的情況下所希望的AD變換精度低時，若為了保障精度而擴(kuò)大進(jìn) 行接通動作的比較器的間隔，則能夠進(jìn)一步抑制功耗。另外，為了概率更高且高精度地進(jìn)行AD變換，可以基于預(yù)測數(shù)據(jù)112擴(kuò)大范 圍，例如使得進(jìn)行接通動作的比較器，不僅是比較器103.04 103.06，還包括其更遠(yuǎn)周 邊的比較器103.03 103.07。并且，當(dāng)預(yù)測精度高時，使得進(jìn)行接通動作的比較器可以設(shè)定為在預(yù)測數(shù)據(jù) 附近密(密度高)，而隨著遠(yuǎn)離預(yù)測數(shù)據(jù)逐漸變疏。例如，當(dāng)預(yù)測數(shù)據(jù)112是比較器 103.05的參考電壓電平時，進(jìn)行控制使得滿足使與比較器103.04 103.06間隔1個的 比較器103.02、103.08進(jìn)行接通動作，進(jìn)而使再間隔2個的比較器103.11進(jìn)行接通動作， 進(jìn)而使再間隔3個的比較器103.15進(jìn)行接通動作。這樣，通過使預(yù)測數(shù)據(jù)112附近的比較器連續(xù)地進(jìn)行接通動作，而使其他的比 較器離散地進(jìn)行接通動作，從而能夠在預(yù)測料中時以高精度，且在預(yù)測未料中時保證最 低限度保障精度而進(jìn)行變換。(第2實(shí)施方式)圖2表示本發(fā)明的第2實(shí)施方式。圖2中的101 103以及110 113，與圖1 中的101 104以及110 113相同，故省略說明。105是預(yù)測判斷器，114是預(yù)測失敗 信號，119是比較器動作狀態(tài)信號?？刂破?04，在所述實(shí)施方式1中的控制中加入以下步驟輸出比較器動作狀態(tài)
7信號119，其用于表示比較器陣列103中的正進(jìn)行接通動作的比較器。預(yù)測判斷器105，根據(jù)來自所述控制器104的比較器動作狀態(tài)信號119以及來自 變換器101的數(shù)字輸出信號111即s(n+l)，判斷數(shù)字輸出信號111即s(n+l)是否在由預(yù) 測數(shù)據(jù)112預(yù)測的范圍內(nèi)，當(dāng)因在所預(yù)測的范圍外而預(yù)測未料中時，輸出預(yù)測失敗信號 114。例如，當(dāng)數(shù)字輸出信號111即s(n+l)表征比較器103.05的輸出“High”、比較器 103.06的輸出“Low”的電平時，在根據(jù)比較器動作狀態(tài)信號119認(rèn)定比較器103.06未 進(jìn)行接通動作的情況下，判斷為在所預(yù)測的范圍外，并輸出預(yù)測失敗信號114。另外，當(dāng)控制器104接受到來自所述預(yù)測判斷器105的預(yù)測失敗信號114時，不 管來自預(yù)測器102的預(yù)測數(shù)據(jù)112如何，在直到至少為預(yù)測器102的次數(shù)(即，用到多 遠(yuǎn)以前的數(shù)據(jù)的次數(shù)，例如，當(dāng)預(yù)測數(shù)據(jù)112即ps(n+l)的預(yù)測用到S(n-X)時，則次數(shù) 為x+1)為止的采樣期間內(nèi)，輸出控制信號113，以使得比通常動作時更多的比較器進(jìn)行 接通動作。在這種情況下，希望使所有的比較器103.01 103.15進(jìn)行接通動作，但作為 其他方法，例如，當(dāng)在通常動作時使比較器103.04、103.08、108.12進(jìn)行接通動作以保持 2比特精度的情況下，當(dāng)預(yù)測未料中時，可以控制使得比較器103.2a (a: 0 7)進(jìn)行接通 動作以保障3比特精度。當(dāng)預(yù)測未料中時，正確的預(yù)測將變得困難，故直到預(yù)測器102能夠再次進(jìn)行正 確地預(yù)測為止(預(yù)測器102內(nèi)部的數(shù)據(jù)全部為正確的數(shù)據(jù)為止)，對于比通常動作時更多 的比較器103.01 103.15進(jìn)行接通控制。這樣，即使當(dāng)預(yù)測未料中，也能夠?qū)崿F(xiàn)到能再 次正確地預(yù)測為止的時間的縮減化。(第3實(shí)施方式)圖3表示本發(fā)明的第3實(shí)施方式。本實(shí)施方式表示比所述第1實(shí)施方式更詳細(xì) 的構(gòu)成。在圖3表示的閃速AD變換模塊中，101 104以及110 113，與圖1中的101 104以及110 113相同，故省略說明。106是微型計(jì)算機(jī)(以下簡稱微機(jī))，130是輸 入波形預(yù)測器，115是精度控制信號，116是范圍控制信號，117是預(yù)測器控制信號，118 是輸入波形預(yù)測指定信號。所述微機(jī)106輸出所述精度控制信號115、范圍控制信號116以及輸入波形預(yù)測 指定信號118。此精度控制信號115是用于指定規(guī)定的規(guī)則的信號，使得在預(yù)測未料中時 也能保障所希望的一定程度的AD變換精度(以下稱作保障精度)。另外，范圍控制信號 116是用于指定位于來自預(yù)測器102的預(yù)測數(shù)據(jù)112周邊的比較器以規(guī)定個數(shù)進(jìn)行接通動 作的信號(用于指示規(guī)定個數(shù)的信號)，輸入波形預(yù)測指定信號118是用于指示在預(yù)測器 102中的下一模擬輸入波形的預(yù)測方法的信號。圖4是表示控制部104的內(nèi)部構(gòu)成的框圖。在同圖中，控制器104具有精度 保障控制器107、預(yù)測范圍控制器108和邏輯和器109。所述精度保障控制器107根據(jù)來 自微機(jī)106的精度控制信號115，傳遞保障精度，并輸出精度保障信號121，該精度保障 信號121用于決定進(jìn)行接通動作的比較器。例如，當(dāng)保障精度為3比特時，作為規(guī)定的 規(guī)則，根據(jù)來自微機(jī)106的精度控制信號115而輸出使偶數(shù)序號的比較器103.2a(a: 0 7)進(jìn)行接通動作的精度保障信號121。另外，所述預(yù)測范圍控制器108根據(jù)來自預(yù)測器102的預(yù)測數(shù)據(jù)112和來自微機(jī)106的范圍控制信號116，而輸出預(yù)測范圍信號120，該預(yù)測范圍信號120用于根據(jù)預(yù)測來 決定進(jìn)行接通動作的規(guī)定個數(shù)的比較器。例如，當(dāng)預(yù)測數(shù)據(jù)112為比較器103.05的參考 電平且范圍控制信號116表示個數(shù)“3”時，使比較器103.04 103.06的3個進(jìn)行接通動作。并且，所述邏輯和器109輸出控制信號113，該輸出控制信號113用于使來自所 述精度保障控制器107的精度保障信號121、以及來自預(yù)測范圍控制器108的預(yù)測范圍 信號120中的任意一方所允許接通動作的比較器進(jìn)行接通動作。例如，當(dāng)通過精度保障 信號121使比較器103.2a(a 0 7)進(jìn)行接通動作，且通過預(yù)測范圍信號120使比較器 103.04 103.06進(jìn)行接通動作時，控制信號113表示使比較器103.00、103.02、103.04、 103.05、103.06、103.08、103.10、103.12、103.14 進(jìn)行接通動作的內(nèi)容?；氐綀D3，輸入波形預(yù)測器130當(dāng)接受到來自微機(jī)106的輸入波形預(yù)測指定信號 118時，則基于模擬輸入信號110預(yù)測輸入波形，并輸出對用于使預(yù)測數(shù)據(jù)112正確的預(yù) 測器102的構(gòu)成進(jìn)行控制的預(yù)測器控制信號117。例如，當(dāng)模擬輸入信號110是直流(DC) 時，對預(yù)測器102進(jìn)行控制以使得預(yù)測數(shù)據(jù)即ps(n+l)=上一數(shù)據(jù)s(n)。此外，本實(shí)施方式表示了圖1所示的閃速AD變換器的詳細(xì)的構(gòu)成，毋庸置疑也 可將此詳細(xì)的構(gòu)成應(yīng)用于圖2的閃速AD變換器。(第4實(shí)施方式)圖5表示本發(fā)明的第4實(shí)施方式。本實(shí)施方式表示了將在所述第1 第3實(shí)施 方式中表示的閃速AD變換器應(yīng)用于Δ ZAD變換器的例子。圖5表示ΔΣΑ 變換器的構(gòu)成的框圖。在同圖中，200是模擬輸入信號，201是 數(shù)字信號，211是模擬積分器，212是多比特量化器，213是DA變換器，214是運(yùn)算器。所述運(yùn)算器(模擬加法器)214，對模擬輸入信號200與來自所述DA變換器213 的模擬反饋信號之間的差進(jìn)行運(yùn)算，并輸出該差信號。另外，所述積分器211對所述運(yùn) 算器214的輸出信號進(jìn)行積分。并且，所述多比特量化器212以多比特對所述積分器211 的輸出信號進(jìn)行量子化并輸出。此多比特量化器212由所述實(shí)施方式1 3的其中一個 閃速AD變換器構(gòu)成。并且，所述DA變換器213將來自所述多比特量化器212的輸出 信號變換成模擬信號，并將其作為所述模擬反饋信號輸出到所述運(yùn)算器214。ΔΣΑ 變換器有這樣的問題當(dāng)在量化器212中的誤差大時，反饋量的誤差 大，會產(chǎn)生振蕩。因此，如現(xiàn)有技術(shù)一樣，在預(yù)測未料中的情況下，若數(shù)字輸出信號含 有較大誤差，則Δ ZAD變換器會產(chǎn)生振蕩。故而，若使用了所述實(shí)施方式1 3所示的 其中一個閃速AD變換器，則即使在預(yù)測未料中時，反饋量的誤差也小，ΔΣΑ 變換器 將不會產(chǎn)生振蕩。產(chǎn)業(yè)上的可利用性如以上說明，本發(fā)明在預(yù)測未料中時也能確保所希望的一定程度的AD變換精 度，故作為閃速型AD變換器有用，尤其適用于ΔΣΑ 變換器。
權(quán)利要求
1.一種閃速AD變換器，其特征在于，包括比較器陣列，其具有多個比較器，該比較器對模擬輸入信號與參考電壓進(jìn)行比較并 輸出該比較結(jié)果；變換器，其用于將所述多個比較器的比較結(jié)果變換成數(shù)字輸出信號；預(yù)測器，其根據(jù)所述變換器的數(shù)字輸出信號來預(yù)測所述模擬輸入信號的下一電平， 并輸出預(yù)測數(shù)據(jù)；和控制器，其用于使所述預(yù)測數(shù)據(jù)附近的規(guī)定個數(shù)的所述比較器進(jìn)行接通動作，并且 使所述比較器陣列中的比較器基于規(guī)定的規(guī)則進(jìn)行接通動作，而使其他的所述比較器進(jìn) 行斷開動作。
2.—種閃速AD變換模塊，其特征在于，包括權(quán)利要求1所述的閃速AD變換器；和微機(jī)，其將范圍控制信號以及用于指定所述規(guī)定的規(guī)則的精度控制信號輸出給所述 閃速AD變換器的控制器，其中，該范圍控制信號用于指定使所述預(yù)測數(shù)據(jù)附近的比較器 進(jìn)行接通動作的所述規(guī)定個數(shù)。
3.如權(quán)利要求2所述的閃速AD變換模塊，其特征在于所述閃速AD變換器內(nèi)的控制器包括預(yù)測范圍控制器，該預(yù)測范圍控制器基于來自所 述微機(jī)的范圍控制信號和所述閃速AD變換器內(nèi)的預(yù)測器的預(yù)測數(shù)據(jù)，按照由所述范圍控 制信號指定的個數(shù)，使所述預(yù)測數(shù)據(jù)附近的比較器進(jìn)行接通動作。
4.如權(quán)利要求2或者3所述的閃速AD變換模塊，其特征在于所述閃速AD變換器內(nèi)的控制器包括精度保障控制器，該精度保障控制器基于來自所 述微機(jī)的精度控制信號，使所述比較器陣列中的比較器進(jìn)行接通動作。
5.如權(quán)利要求2 4中的任意一項(xiàng)所述的閃速AD變換模塊，其特征在于所述微機(jī)輸出輸入波形預(yù)測指定信號，該輸入波形預(yù)測指定信號用于指定所述預(yù)測 器中的所述模擬輸入信號的預(yù)測的方法；所述閃速AD變換器內(nèi)的控制器具有輸入波形預(yù)測器，該輸入波形預(yù)測器接受來自所 述微機(jī)的輸入波形預(yù)測指定信號，并根據(jù)該輸入波形預(yù)測指定信號所指定的預(yù)測方法來 預(yù)測所述模擬輸入信號的下一電平。
6.—種閃速AD變換器，其特征在于，包括比較器陣列，其具有多個比較器，該比較器對模擬輸入信號與參考電壓進(jìn)行比較并 輸出該比較結(jié)果；變換器，其將所述多個比較器的比較結(jié)果變換成數(shù)字輸出信號；預(yù)測器，其根據(jù)所述變換器的數(shù)字輸出信號來預(yù)測所述模擬輸入信號的下一電平， 并輸出預(yù)測數(shù)據(jù)；和控制器，其控制所述多個比較器，以使越是具有接近所述預(yù)測數(shù)據(jù)的參考電壓的比 較器，進(jìn)行接通動作的所述比較器的密度越高。
7.如權(quán)利要求1 6中的任意一項(xiàng)所述的閃速AD變換器或者閃速AD變換模塊，其 特征在于具有預(yù)測判斷器，該預(yù)測判斷器基于所述預(yù)測器的預(yù)測數(shù)據(jù)和所述變換器的數(shù)字輸 出信號，判斷所述預(yù)測器的預(yù)測正確與否，且當(dāng)預(yù)測未料中時輸出預(yù)測失敗信號，所述控制器接到所述預(yù)測判斷器的預(yù)測失敗信號，使比通常動作時更多的所述比較 器陣列中的所述比較器進(jìn)行接通動作。
8.—種德耳塔-西格馬AD變換器，其特征在于，包括 模擬加法器，其用于輸出模擬輸入信號與模擬反饋信號之間的差的信號； 模擬積分器，其用于對所述模擬加法器的輸出信號進(jìn)行積分； 多比特量化器，其由所述權(quán)利要求1 7中的任意一項(xiàng)中所述的閃速AD變換器或者 閃速AD變換模塊構(gòu)成，將所述模擬積分器的輸出信號以多比特進(jìn)行量子化并輸出；和DA變換器，其將來自所述多比特量化器的輸出信號變換成模擬信號，并作為所述模 擬反饋信號而輸出。
全文摘要
本發(fā)明提供一種閃速AD變換器、閃速AD變換模塊及德耳塔-西格馬AD變換器。在本發(fā)明的閃速AD變換器中，預(yù)測器(102)基于來自AD變換器(101)的數(shù)字輸出信號(111)，預(yù)測下一模擬輸入數(shù)據(jù)，并輸出預(yù)測數(shù)據(jù)(112)?？刂破?104)基于來自所述預(yù)測器(102)的預(yù)測數(shù)據(jù)(112)，使得具有此預(yù)測數(shù)據(jù)附近的參考電壓的多個比較器進(jìn)行接通動作，并且，即使在其預(yù)測未料中時，例如通過使偶數(shù)序號的比較器(103.2a(a0～7))進(jìn)行接通動作，也能夠確保一定程度的AD變換精度。這樣，在4比特AD變換器中，即使當(dāng)下一模擬輸入數(shù)據(jù)的預(yù)測未料中時，也能夠一邊減少進(jìn)行動作的比較器的個數(shù)，實(shí)現(xiàn)低功耗化，一邊進(jìn)行3比特精度的AD變換。
文檔編號H03M1/36GK102017423SQ200980115148
公開日2011年4月13日 申請日期2009年4月24日 優(yōu)先權(quán)日2008年5月8日
發(fā)明者三谷陽介, 松川和生, 道正志郎, 高山雅夫 申請人:松下電器產(chǎn)業(yè)株式會社