專利名稱：脈沖電源的數(shù)字化控制方法及裝置的制作方法
技術領域：
本發(fā)明涉及脈沖電源技術領域，具體地涉及一種脈沖電源數(shù)字化控制方法。本發(fā)明還涉及一種實現(xiàn)上述脈沖電源數(shù)字化控制方法的裝置。
背景技術：
任意波形脈沖電源輸出脈沖電流或電壓，任意波形開關型脈沖電源由IGBT拓撲組成，并且IGBT工作在開關狀態(tài)。根據(jù)IGBT的特性，IGBT輸出電壓的平均值為V0 = DVd (1)經濾波網絡后，負載電流的平均值為I0 = KDVd (2)其中V0為IGBT輸出電壓平均值，I0為負載電流平均值，Vd為IGBT集電極電壓；D為IGBT柵極觸發(fā)脈沖占空比，K為與濾波電感、電纜、負載有關的常數(shù)。由于Vd和K是固定不變的，根據(jù)⑵式，負載電流或電壓隨IGBT柵極觸發(fā)脈沖占空比的變化而變化，只要控制IGBT柵極觸發(fā)脈沖的占空比，即脈沖寬度調制信號，就可以控制脈沖電流或電壓的大小和形狀。為了得到任意脈沖波形，通常使用的方法是對給定波形進行編程，使給定波形為任意脈沖波形，然后將給定波形與電源輸出脈沖波形進行比較， 通過電源控制器產生脈沖寬度調制信號(PWM信號)，控制IGBT柵極，使電源輸出脈沖波形跟蹤給定波形。如圖1所示為任意脈沖波形電源反饋控制系統(tǒng)，該控制系統(tǒng)中的測量元件對被控對象進行測量，也就是對IGBT拓撲結構輸出的脈沖波形進行測量，并與給定波形比較后送給控制器，控制器根據(jù)一定的控制規(guī)律、控制策略產生相應的控制信號(PWM信號)， 驅動執(zhí)行機構工作并作用于被控對象，使被控對象的值和給定值保持一致。任意波形脈沖電源的重要指標是輸出波形相對于給定波形的跟蹤精度，主要由控制器的控制方法和響應時間決定。目前國內外任意波形脈沖電源的控制器都采用的是模擬控制方式。與數(shù)字化控制相比傳統(tǒng)模擬控制使用比較器、放大器和模擬調節(jié)器等電子元件來實現(xiàn)。這些元件的參數(shù)會隨著使用時間、溫度和其它環(huán)境條件而發(fā)生變化，使控制器輸出的PWM信號產生誤差，對脈沖電源穩(wěn)定性、跟蹤精度和響應能力造成負面影響；模擬控制的控制響應特性是由離散元件的參數(shù)決定，因此無法使全部PWM信號非常一致，達不到最佳化控制效果；控制策略由硬件電路組合而成，只能完成經典控制論PID算法；除此之外，模擬控制電路因為使用許多元件而需要很大空間；另外，模擬控制器的測試和維修都非常麻煩，因為使用元件太多，測試點太多。而數(shù)字控制器在許多方面勝過模擬控制，首先，數(shù)字化控制算法由軟件編程實現(xiàn)，可以完成復雜的控制算法，除PID算法外，還可以完成自適應控制算法、自適應逆控制算法、模糊控制等智能化控制，使電源得到最佳的控制策略；數(shù)字化控制算法由軟件編程完成，便于修改，可嘗試各種參數(shù)，直到電源達到最佳的響應；其次，控制策略和PWM信號的產生采用軟件編程實現(xiàn)，只用一片小小的FPGA就可以完成模擬控制器的全部功能，節(jié)省了空間，縮小了電路板的面積；另外，數(shù)字化控制還能避免元件的離散性、溫度變化帶來的誤差等問題，因此數(shù)字化控制是電源先進的控制方式。目前，用于數(shù)字化控制的器件有DSP (數(shù)字信號處理器)、MCU (單片機)、FPGA (可編程器件)、CPLD(復雜可編程邏輯器件)、ASIC(專用集成電路)。其中，DSP和MCU是靠指令完成操作，完成指令需要一定的時間，不能滿足脈沖電源的快速響應時間和高跟蹤精度的要求。而FPGA技術是將控制算法用硬件描述語言編程，在FPGA中形成硬件電路，程序并行執(zhí)行，能實現(xiàn)快速的時間響應。雖然CPLD也是可編程邏輯器件，但它是基于EEPROM工藝，集成度低，以MicroCell (包括組合部分與寄存器)為基本單元，適合組合邏輯運算，而本發(fā)明的控制算法為時序邏輯控制，不適合采用CPLD。ASIC是專用集成電路，一旦制作完成后，控制算法和內部波形是不能改變的，而本發(fā)明是任意波形脈沖電源的數(shù)字化控制，要求波形可以通過編程任意變化，因此ASIC也不適合本發(fā)明控制器。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)，用可配置邏輯模塊作為實現(xiàn)用戶功能的基本單元，可以方便進行時序邏輯控制，因此本發(fā)明的核心硬件電路采用FPGA技術，F(xiàn)PGA在控制器中的核心作用是完成控制算法、邏輯判斷。

發(fā)明內容
本發(fā)明的目的是提供一種脈沖電源數(shù)字化控制方法。本發(fā)明的又一目的是提供一種實現(xiàn)上述脈沖電源數(shù)字化控制方法的裝置。為實現(xiàn)上述目的，本發(fā)明提供的脈沖電源數(shù)字化控制方法，用以控制具有η個單元并聯(lián)，每個單元由m個IGBT H橋串聯(lián)組成的IGBT拓撲結構的主電源回路，其特征在于包括以下步驟將給定的時鐘信號送給可編程器件作為可編程器件的時鐘信號；也可以根據(jù)需要將上述時鐘信號進行分頻再輸入給可編程器件。每間隔給定波形周期調用一次給定波形；同時，在給定波形底寬時長內，每間隔 l/(F2Xm)和l/(F2Xn)調用一次載波；在給定波形底寬時長外，不再調用給定載波；將調用的給定波形與上述主電源回路的輸出電流相減的差值經比例運算后，與該主電源回路的輸出電流相加，輸出值再與上述η個并聯(lián)單元輸出的η個均流電流相減，得到的均流差值和反相差值再分別與調用的載波相比較，得到2XmXn個PWM信號，用以控制上述主電源回路。其中所述脈沖電源數(shù)字化控制裝置包括模數(shù)轉換電路、閃存模塊、定時模塊以及數(shù)模轉換電路并且分別與可編程器件相連；其中，所述模數(shù)轉換電路將上述主電源回路輸出端的電流模擬信號和η路均流電流模擬信號轉化為數(shù)字信號，并傳入所述可編程器件；所述數(shù)模轉換電路將所述可編程器件中的給定波形及載波的數(shù)字信號轉化為模擬信號，以供示波器測量；所述定時模塊產生定時信號控制每個脈沖波形的產生時刻；所述閃存用于固化程序，當數(shù)字化控制裝置上電時，程序會自動從所述閃存下載到可編程器件；所述可編程器件根據(jù)權利要求1所述的脈沖電源數(shù)字化控制方法產生PWM信號，并傳輸給所述主電源回路。所述可編程器件為FPGA。所述脈沖電源數(shù)字化控制裝置包括光電轉換板，將可編程器件生成的PWM信號轉換為光信號傳輸給所述主電源回路。本發(fā)明克服了公知技術中模擬控制器存在的缺陷，提高任意波形開關型脈沖電源的性能，以控制任意波形脈沖電源。


圖1為公知技術中任意波形脈沖電源反饋控制系統(tǒng)示意圖。圖2為本發(fā)明提供的數(shù)字化控制器方案框圖。圖3為本發(fā)明提供的數(shù)字化控制方法的邏輯流程圖。圖4為本發(fā)明提供的脈沖電源數(shù)字化控制器控制的電源主回路示意圖。圖5為圖4中所示每個并聯(lián)單元的結構放大圖。圖6為控制圖4所示脈沖電源主回路的數(shù)字化控制器元件布局圖。圖7為本發(fā)明另一實施例的控制方法框圖。圖8為本發(fā)明另一實施例中給定的三角波即載波圖形。圖9為本發(fā)明另一實施例中給定波形。圖10為本發(fā)明另一實施例控制策略示意圖。圖11為本發(fā)明另一實施例電源輸出的脈沖電流和給定波形測量圖。圖12為本發(fā)明另一實施例同頻電源輸出、定時信號、給定波形測量圖。
具體實施例方式實施例1任意波形脈沖電源要求控制器具備快速響應時間和對給定波形的高跟蹤精度。FPGA的主流產品有XILINX公司的VIRTEX-6 (高性能系列)和SPARTAN-6 (低成本系列)、ALTERA公司的Stratix-IV (高性能系列)和Cyclone-IV (低成本系列)。本發(fā)明中FPGA采用ALTERA公司Cyclone-II系列產品，Cyclone II器件提供了 4，608到68，416 個邏輯單元(LE)，并具有一整套最佳的功能，包括嵌入式18比特xl8比特乘法器、專用外部存儲器接口電路、41Ait嵌入式存儲器塊、鎖相環(huán)(PLL)和高速差分I/O能力。Cyclone-II 系列產品有 EP2C5、EP2C8、EP2C15、EP2C20、EP2C35、EP2C50、EP2C70,內部資源多少各不相同，根據(jù)本發(fā)明的控制方法，F(xiàn)PGA采用EP2C35F672，它是FBGA封裝，共672個管腳，33，216 個邏輯單元，存儲單元483，840bits。在本發(fā)明中，F(xiàn)PGA各管腳的連接及使用方法參照FPGA 產品說明書，是公知的使用方法。如圖2所示，為本發(fā)明提供的數(shù)字化控制器方案框圖。在這里，采用了 FPGA作為可編程器件，用以產生數(shù)字化的給定波形、載波及控制策略。其上連接有多路模數(shù)轉換電路(ADC)，用以將電源產生的輸出脈沖波形的模擬信號和多路均流模擬信號在數(shù)字化控制器中轉換為數(shù)字信號。同時，為了用示波器測量數(shù)字化控制器中的給定波形及載波，也就是三角波，需要多路數(shù)模轉換電路(DAC)將數(shù)字化控制器中產生的給定波形和載波的數(shù)字信號轉化為模擬信號。在存儲裝置中固化有程序。定時模塊用來控制每個脈沖波形的產生時刻。為了抑制干擾，多路的脈沖寬度調制信號通過光電轉換電路送給脈沖電源主回路的 IGBT拓撲。存儲裝置采用了閃存(Flash)作為程序下載芯片。如圖3所示，為本發(fā)明提供的數(shù)字化控制方法的邏輯流程圖，對本發(fā)明提供的數(shù)字化控制方法的實現(xiàn)過程進行詳細說明。任意波形脈沖電源主回路為m個IGBT H橋串聯(lián)形成一個單元，η個該結構的單元再并聯(lián)構成的IGBT H橋串并聯(lián)拓撲結構，數(shù)字化控制器必須產生多路的脈沖寬度調制信號(PWM信號)控制IGBT的柵極。首先用ROM的方式創(chuàng)建給定波形和載波數(shù)據(jù)文件模塊，將給定波形的頻率設置為F1，其周期為Tl，底寬為ti ；將載波的頻率設置為F2，周期為T2。然后將硬件電路產生的時鐘信號作為FPGA的時鐘信號，也可以根據(jù)需要，將上述硬件電路產生的時鐘信號分頻為f的信號輸給FPGA，作為其時鐘信號。根據(jù)要求的給定波形、三角波形及電源輸出精度決定分頻的頻率，頻率越高精度越高，但占用FPGA資源越大， 所以要綜合考慮。可編程器件FPGA每間隔給定波形周期Tl復位一次；并每間隔周期Tl調用一次給定波形。同時每間隔l/(F2Xm)和l/(F2Xn)調用一次載波；在每個給定波形周期內，控制策略只在給定波形的底寬ti有效時間內參與有效運算，超過給定波形底寬ti有效時間以后就不再調用載波?？刂撇呗詾殡娫摧敵鲭娏髋c給定波形相減的差值經比例運算后，與電源輸出電流相加，輸出值再與η個均流電流相減，得到的均流差值和反相差值再與載波分別進行比較，可以得到2XmXn個PWM信號，用以控制具有m個IGBTH橋串聯(lián)形成一個單元，η個這樣的單元并聯(lián)構成的任意波形開關型脈沖電源的IGBT柵極。在FPGA中使用硬件描述語言Verilog-HDL和C語言配合完成控制器控制，因為利用C語言的完整性，結合Verilong對硬件描述的精確性，可以設計出更快更好的控制方法。 在本實施例中，用C語言編程產生給定波形、載波，也就是三角波，Verilong在編譯過程中調用給定波形和載波數(shù)據(jù)，形成數(shù)表參與Verilong運算。實施例2參照圖4，為本發(fā)明提供的脈沖電源數(shù)字化控制器控制的電源主回路示意圖。在該實施例2中，任意波形脈沖電源主回路結構為m = 5個IGBTH橋串聯(lián)組成一個單元，η = 10個單元再并聯(lián)的IGBT拓撲結構。圖5所示，為電源主回路中每個并聯(lián)單元中5個IGBT H橋串聯(lián)結構的放大圖。 再參照圖6，為控制圖4所示脈沖電源主回路的數(shù)字化控制器元件布局圖。上述結構的電源主回路具有50個IGBT H橋，也就是有100個IGBT柵極需要控制，因此，數(shù)字化控制器必須產生2XmXn= 100個PWM信號。結合圖4和圖6，圖4中電源主回路n= 10個并聯(lián)單元的輸出信號在輸出給負載的同時還分別輸出給數(shù)字化控制器；電源主回路的負載端也同時將模擬信號輸出給數(shù)字化控制器。10路均流環(huán)的模擬信號和電源的輸出模擬信號都需要經過模數(shù)轉換電路(ADC)才能送給FPGA，因此，數(shù)字化控制器需要11路ADC作為模數(shù)轉換。為了能方便測量電源的輸出電流電壓等信號，需要2路數(shù)模轉換電路(DAC)將FPGA中產生的給定脈沖波形和給定載波的數(shù)字信號以及電源的輸出電流電壓等信號轉化為模擬信號。FPGA經過運算，將控制信號傳輸給圖4所示的脈沖電源主回路IGBT的柵極。FPGA型號為EP2C35F67218，是控制器的核心器件，完成控制算法、邏輯判斷。 ADC (模數(shù)轉換電路)作為電源輸出電流及均流的模擬數(shù)字轉換器，采用AD9240芯片，14位精度，IOMHz采樣速率。DAC(數(shù)模轉換電路)作為電源給定波形的數(shù)字模擬轉換器，采用 AD667芯片。為了使FPGA產生的PWM信號與脈沖電源的IGBT柵極連接時具備抗干擾能力， 采用光纖傳輸，收發(fā)器型號分別為HFBR1531、HFBR1521。定時模塊產生的定時信號為TTL電平，經過緩沖芯片送給FPGA，作為給定波形的啟始時間，定時頻率為Ft = 25Hz。時鐘頻率為IOMHz，因為本實例中ADC采樣速率為IOMHz，通過NB3N551時鐘分配芯片送給ADC作為采樣時鐘，同時送給FPGA作為FPGA時鐘信號。閃存(Flash)采用EPCS64S芯片作為程序下載芯片，固化程序。16位緩沖器采用SN74LVTH162245DGGR
如圖7所示，為該實施例2的控制方法框圖。加電、復位后，通過Verilong調用三角波和給定波形.hex文件，在FPGA中產生數(shù)字化的三角波和給定波形，給定波形頻率設置為Fl = 25Hz，因此其周期Tl = 40ms ；載波也就是三角波的頻率F2 = 20KHz，幅度為士6V，給定的底寬ti = 1. 6ms。FPGA間隔Tl = 40ms復位一次；并每間隔Tl = 40ms調用一次給定波形；同時每間隔 l/(F2Xm) = 1/(20X5) = 10 μ s 禾Π l/(F2Xn) = 1/(20X10) = 5μ s 調用一次載波；在給定波形的周期Tl = 40ms內，在給定波形的底寬t <= ti，也就是t < = 1. 6ms以內控制策略參與有效運算，在t > ti，也就是t > 1. 6ms以后不再調用載波。給定三角波再經過Verilong程序，產生mXn = 5X10 = 50路錯相三角波，每路錯相 l/(F2Xm) = 1/(20X5) = 10 μ s 禾口 l/(F2Xn) = 1/(20X10) = 5μ s 送給 FPGA 控制策略。50路錯相三角波信號、任意給定波形信號、電源輸出脈沖反饋信號和10路并聯(lián)均流信號經控制策略運算后，輸出100路PWM信號觸發(fā)電源主回路的IGBT，使電源的輸出脈沖電流跟蹤給定波形，與給定波形一樣。圖8為該實施例中三角波即載波，其重復頻率F2 = 20KHz ；該三角波方程為yl = (_6/25)*tl+6 ；0 彡 tl 彡 50usy2 = (6/25)*t2_18 ；50 彡 t2 彡 IOOus圖9為該實施例中給定波形，也就是給定的任意波形，重復頻率Fl = 25Hz，脈沖寬度 ti = 1. 6ms。該給定波形方程為
3.6= J^ 0 彡、彡 1000 μ sJ2 = 3. 6t21000 μ s 彡 t2 彡 1050 μ s (脈沖平頂)少3=(-1.04/20),3 +58.2 她⑧ s 彡、彡層帥 sy4 = (-2. 56/530) t4+ (4096/530)1450 μ s 彡 t4 彡 1600 μ s圖10為該實施例中控制策略示意圖，控制策略的內容是給定波形與電源輸出電流的差值經比例和前饋運算后，進入10個并聯(lián)均流環(huán)節(jié)，均流后的差值及反相差值與錯相載波也就是三角波比較，可以得到100路PWM信號，觸發(fā)IGBT柵極。圖11為用示波器測量的電源輸出的脈沖電流(第4通道)和給定波形(第2通道)。從圖11中可以看出，電源輸出的脈沖電流與給定波形一致。圖12為用示波器測量的同頻率的電源輸出信號、定時信號、給定波形。其中電源輸出的頻率為25Hz脈沖電流，第2通道為頻率Ft = 25Hz的定時信號，第3通道為電源輸出的25Hz脈沖電流，第4通道為頻率為Fl = 25Hz的給定波形。電源的數(shù)字化控制是目前開關型電源控制系統(tǒng)的發(fā)展方向。數(shù)字化電源以控制精度高，控制算法準確等優(yōu)勢，已成為當今國內外電源控制領域的研究熱點。但目前的電源數(shù)字化控制主要集中在開關型直流電源、交流電源及交直流混合電源的數(shù)字化控制，而對任意波形脈沖電源的數(shù)字化控制研究較少，給脈沖電源的數(shù)字化控制研究留下盲區(qū)。脈沖電源的數(shù)字化控制策略實現(xiàn)方式和研究方法與直流電源、交流電源、交直流電源的數(shù)字化控制不同。脈沖電源追求的是動態(tài)特性，快速響應時間和跟蹤精度(％)，要求所用器件及控制策略具備快速性；而直流電源追求的是穩(wěn)態(tài)特性，要求很高的穩(wěn)定度(ppm)，對響應時間要求并不高；交流電源追求的是有較低的諧波失真度(THD)。有些電源例如開關型脈沖電焊電源和電鍍電源，雖然輸出脈沖波，但只能輸出矩形脈沖，不能輸出任意脈沖波形，而且它的數(shù)字化控制系統(tǒng)采用的是DSP或MCU控制，而這些器件不適合任意波形脈沖電源的數(shù)字化控制。本發(fā)明以任意波形脈沖電源的數(shù)字化控制器為研究對象，利用FPGA片上編程技術，對數(shù)字化控制器進行了開發(fā)，取得了成果。本發(fā)明的成功，在國內外首次實現(xiàn)了任意波形脈沖電源的數(shù)字化控制。 經測試，數(shù)字化控制器比模擬控制器響應時間快> 2 μ S，說明數(shù)字化控制器確實比模擬控制器先進，達到了本發(fā)明的目的。
權利要求
1.一種脈沖電源數(shù)字化控制方法，用以控制具有η個單元并聯(lián)，每個單元由m個IGBT H橋串聯(lián)組成的IGBT拓撲結構的主電源回路，其特征在于，該方法包括以下步驟1)在可編程器件中設定給定波形和頻率為F2的載波；2)將給定的時鐘信號輸入可編程器件；3)每間隔給定波形周期調用一次給定波形；同時，在給定波形底寬時長內，每間隔l/(F2Xm)和l/(F2Xn)調用一次載波；在給定波形底寬時長外，不再調用給定載波；4)將調用的給定波形與上述主電源回路的輸出電流相減的差值經比例運算后，與該主電源回路的輸出電流相加，輸出值再與上述η個并聯(lián)單元輸出的η個均流電流相減，得到的均流差值和反相差值再分別與調用的載波相比較，得到2 XmXη個PWM信號，用以控制上述主電源回路。
2.根據(jù)權利要求1所述的脈沖電源數(shù)字化控制方法，其特征在于，步驟2中給定的時鐘信號在可編程器件中進行分頻。
3.一種實現(xiàn)權利要求1所述脈沖電源數(shù)字化控制方法的脈沖電源數(shù)字化控制裝置，其中所述脈沖電源數(shù)字化控制裝置包括模數(shù)轉換電路、閃存模塊、定時模塊以及數(shù)模轉換電路并且分別與可編程器件相連；其中，所述模數(shù)轉換電路將上述主電源回路輸出端的電流模擬信號和η個并聯(lián)單元輸出的η路均流電流模擬信號轉化為數(shù)字信號，并傳入所述可編程器件；所述數(shù)模轉換電路將所述可編程器件中的給定波形及載波的數(shù)字信號轉化為模擬信號，以供示波器測量；所述定時模塊產生定時信號控制每個脈沖波形的產生時刻；所述閃存用于固化程序，當數(shù)字化控制裝置上電時，程序會自動從所述閃存下載到可編程器件；所述可編程器件根據(jù)權利要求1所述的脈沖電源數(shù)字化控制方法產生PWM信號，并傳輸給所述主電源回路。
4.根據(jù)權利要求3所述的脈沖電源數(shù)字化控制裝置，其特征在于所述可編程器件為 FPGA0
5.根據(jù)權利要求3或4所述的脈沖電源數(shù)字化控制裝置，其特征在于所述脈沖電源數(shù)字化控制裝置包括光電轉換板，將可編程器件生成的PWM信號轉換為光信號傳輸給所述主電源回路。
全文摘要
一種脈沖電源數(shù)字化控制方法，用以控制具有n個單元并聯(lián)，每個單元由m個IGBT H橋串聯(lián)組成的IGBT拓撲結構的主電源回路，步驟為在可編程邏輯器件中設定給定波形和頻率為F2的載波；將給定的時鐘信號輸入可編程器件；每間隔給定波形周期調用一次給定波形；在給定波形底寬時長內，每間隔1/(F2×m)和1/(F2×n)調用一次載波；在給定波形底寬時長外，不再調用載波；將調用的給定波形與上述主電源回路的輸出電流相減的差值經比例運算后，與該主電源回路的輸出電流相加，輸出值再與n個均流電流相減，得到的均流差值和反相差值再分別與調用的載波相比較，得到2×m×n個PWM信號，用以控制上述主電源回路。本發(fā)明還提供了實現(xiàn)上述方法的裝置。
文檔編號H03K3/021GK102347751SQ20101024492
公開日2012年2月8日 申請日期2010年8月4日 優(yōu)先權日2010年8月4日
發(fā)明者唐靖宇, 沈莉, 黃川 申請人:中國科學院高能物理研究所