專利名稱：一種用于直流牽引的饋線電流信號濾波方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種濾波方法，尤其是涉及一種用于直流牽引的饋線電流信號濾波方法。
背景技術(shù)：
軌道交通中直流饋線保護中電流變化率保護是很重要的遠端短路主保護，保護依據(jù)主要來自于饋線電流信號。但饋線電流信號一般含有系統(tǒng)諧波和干擾信號，在進行電流變化率保護時，特別容易誤動。軌道交通涉及人身安全，需要特別加強可靠性。

發(fā)明內(nèi)容
本發(fā)明主要是解決現(xiàn)有技術(shù)所存在的饋線電流信號一般含有系統(tǒng)諧波和干擾信號，在進行電流變化率保護時，特別容易誤動等的技術(shù)問題；提供了一種運算能力強、結(jié)構(gòu)簡單，可以對直流牽引中饋線電流信號進行快速和有效的濾波，提高直流牽引饋線的電流變化率保護可靠性的一種用于直流牽引的饋線電流信號濾波方法。本發(fā)明的上述技術(shù)問題主要是通過下述技術(shù)方案得以解決的 一種用于直流牽引的饋線電流信號濾波方法，包括以下步驟 步驟1，由FPGA芯片控制AD轉(zhuǎn)換芯片的轉(zhuǎn)換時序進行AD轉(zhuǎn)換；
步驟2，由FPGA芯片將完成步驟1后的的AD轉(zhuǎn)換結(jié)果存入內(nèi)部的FIF0RAM中，并定時取出；
步驟3，由FPGA芯片將取出的的數(shù)據(jù)進行濾波處理。在上述的一種用于直流牽引的饋線電流信號濾波方法，所述的步驟1，具體的操作步驟是以IOOk的頻率對電流信號進行AD轉(zhuǎn)換，AD轉(zhuǎn)換芯片的轉(zhuǎn)換結(jié)果用16位有符號數(shù)并行輸出。在上述的一種用于直流牽引的饋線電流信號濾波方法，所述的步驟2中，具體的操作步驟是將AD轉(zhuǎn)換的結(jié)果存入FPGA芯片內(nèi)部的M4K單元，并由M4K單元將AD轉(zhuǎn)換的結(jié)果配置成FIFO方式。在上述的一種用于直流牽引的饋線電流信號濾波方法，所述的步驟3中，具體的操作步驟是FPGA芯片以IOOk的頻率取出FIFO中的AD轉(zhuǎn)換結(jié)果，一次性取出10個數(shù)據(jù)， 采用HR算法，進行濾波處理，濾波運算結(jié)果作為IOOus間隔的電流數(shù)據(jù)。在上述的一種用于直流牽引的饋線電流信號濾波方法，所述的FPGA芯片采用外部晶振，頻率為20M，內(nèi)部鎖相環(huán)輸出200M內(nèi)部時鐘信號，作為FPGA芯片內(nèi)部程序的主時鐘。因此，本發(fā)明具有如下優(yōu)點1.運算能力強、結(jié)構(gòu)簡單；2.可以對直流牽引中饋線電流信號進行快速和有效的濾波，提高直流牽引饋線的電流變化率保護可靠性。


圖1為FPGA對饋線電流信號濾波處理框圖。
具體實施例方式下面通過實施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步具體的說明。實施例
一種用于直流牽引的饋線電流信號濾波方法，包括以下步驟 步驟1，由FPGA芯片控制AD轉(zhuǎn)換芯片的轉(zhuǎn)換時序進行AD轉(zhuǎn)換；具體的操作步驟是以 IOOk的頻率對電流信號進行AD轉(zhuǎn)換，AD轉(zhuǎn)換芯片的轉(zhuǎn)換結(jié)果用16位有符號數(shù)并行輸出。步驟2，由FPGA芯片將完成步驟1后的的AD轉(zhuǎn)換結(jié)果存入內(nèi)部的FIF0RAM中，并定時取出；具體的操作步驟是將AD轉(zhuǎn)換的結(jié)果存入FPGA芯片內(nèi)部的M4K單元，并由M4K 單元將AD轉(zhuǎn)換的結(jié)果配置成FIFO方式。步驟3，由FPGA芯片將取出的的數(shù)據(jù)進行濾波處理；具體的操作步驟是FPGA芯片以IOOk的頻率取出FIFO中的AD轉(zhuǎn)換結(jié)果，一次性取出10個數(shù)據(jù)，采用HR算法，進行濾波處理，濾波運算結(jié)果作為IOOus間隔的電流數(shù)據(jù)。在本實施例中，F(xiàn)PGA芯片采用外部晶振，頻率為20M，內(nèi)部鎖相環(huán)輸出200M內(nèi)部時鐘信號，作為FPGA芯片內(nèi)部程序的主時鐘，并且，采用ALTERA公司的FPGA芯片EP2C8。本文中所描述的具體實施例僅僅是對本發(fā)明精神作舉例說明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員可以對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本發(fā)明的精神或者超越所附權(quán)利要求書所定義的范圍。
權(quán)利要求
1.一種用于直流牽引的饋線電流信號濾波方法，其特征在于，包括以下步驟步驟1，由FPGA芯片控制AD轉(zhuǎn)換芯片的轉(zhuǎn)換時序進行AD轉(zhuǎn)換；步驟2，由FPGA芯片將完成步驟1后的的AD轉(zhuǎn)換結(jié)果存入內(nèi)部的FIF0RAM中，并定時取出；步驟3，由FPGA芯片將取出的的數(shù)據(jù)進行濾波處理。
2.根據(jù)權(quán)利要求1所述的一種用于直流牽引的饋線電流信號濾波方法，其特征在于， 所述的步驟1，具體的操作步驟是以IOOk的頻率對電流信號進行AD轉(zhuǎn)換，AD轉(zhuǎn)換芯片的轉(zhuǎn)換結(jié)果用16位有符號數(shù)并行輸出。
3.根據(jù)權(quán)利要求1所述的一種用于直流牽引的饋線電流信號濾波方法，其特征在于， 所述的步驟2中，具體的操作步驟是將AD轉(zhuǎn)換的結(jié)果存入FPGA芯片內(nèi)部的M4K單元，并由M4K單元將AD轉(zhuǎn)換的結(jié)果配置成FIFO方式。
4.根據(jù)權(quán)利要求1所述的一種用于直流牽引的饋線電流信號濾波方法，其特征在于， 所述的步驟3中，具體的操作步驟是FPGA芯片以IOOk的頻率取出FIFO中的AD轉(zhuǎn)換結(jié)果， 一次性取出10個數(shù)據(jù)，采用HR算法，進行濾波處理，濾波運算結(jié)果作為IOOus間隔的電流數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的一種用于直流牽引的饋線電流信號濾波方法，其特征在于， 所述的FPGA芯片采用外部晶振，頻率為20M，內(nèi)部鎖相環(huán)輸出200M內(nèi)部時鐘信號，作為 FPGA芯片內(nèi)部程序的主時鐘。
全文摘要
本發(fā)明涉及一種用于直流牽引的饋線電流信號濾波方法，包括以下步驟1，由FPGA芯片控制AD轉(zhuǎn)換芯片的轉(zhuǎn)換時序進行AD轉(zhuǎn)換；2，由FPGA芯片將完成步驟1后的AD轉(zhuǎn)換結(jié)果存入內(nèi)部的FIFORAM中，并定時取出；3，由FPGA芯片將取出的數(shù)據(jù)進行濾波處理。本發(fā)明優(yōu)點是1.運算能力強、結(jié)構(gòu)簡單；2.可以對直流牽引中饋線電流信號進行快速和有效的濾波，提高直流牽引饋線的電流變化率保護可靠性。
文檔編號H03H17/00GK102299700SQ20111014460
公開日2011年12月28日 申請日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者張濤, 曾晶晶, 王小進 申請人:武漢長海電氣科技開發(fā)有限公司