專利名稱：時鐘產(chǎn)生電路和電子裝置的制作方法
技術領域：
本公開涉及用于產(chǎn)生時鐘信號的時鐘產(chǎn)生電路以及電子裝置。
背景技術：
近年來，電子裝置利用高頻時鐘信號以實現(xiàn)高速處理和多功能。作為用于產(chǎn)生時鐘信號的時鐘產(chǎn)生電路，可以采用PLL(鎖相回路)電路，其具有 VCO(電壓控制振蕩器)、相位比較器、電荷泵以及回路濾波器。相位比較器將從VCO輸出到其上的時鐘信號與參考信號進行比較。電荷泵輸出相應于時鐘信號和參考信號之間的相位差的電壓。VCO接收通過回路濾波器平滑的輸出電壓作為其輸入，并且振蕩相應于該平滑的輸出電壓的頻率的時鐘信號。PLL電路因此產(chǎn)生與參考信號相同步的時鐘信號。隨著時鐘信號的頻率增加，存在輻射由時鐘信號引起的電磁波的可能性。因此，例如在VCO的電壓-電流轉(zhuǎn)換電路和電流控制振蕩電路之間提供用于電流的DA (數(shù)字到模擬)轉(zhuǎn)換器。而且，該電流DA轉(zhuǎn)換器導致提供到電流控制振蕩電路的電流細微地波動(例如，見日本專利公開No. 2004-104655(以下稱為專利文獻1)以及日本專利公開No. 2004-208193 (以下稱為專利文獻2))。采用時鐘產(chǎn)生電路，可能擴展時鐘信號的頻譜并且抑制由于時鐘信號的電磁輻射的峰值。

發(fā)明內(nèi)容
然而，在電流DA轉(zhuǎn)換器布置在電壓-電流轉(zhuǎn)換電路和電流控制振蕩電路之間、并且導致提供到電流控制振蕩電路的電流自身波動(如專利文獻1和2的情況)的情況下， 產(chǎn)生如下問題。在專利文獻1種，電壓-電流轉(zhuǎn)換電路的輸出電流照原樣提供到電流DA轉(zhuǎn)換器， 并隨后提供到電流控制振蕩電路。在該實例中，為了允許電流DA轉(zhuǎn)換器導致將要提供給電流控制振蕩電路的電流細微地波動，需要大的位數(shù)，其使得能夠以期望的分辨率來解析電壓-電流轉(zhuǎn)換電路的輸出電流的調(diào)整范圍。在專利文獻2中，使用兩個電流DA轉(zhuǎn)換器。結果，對于專利文獻2的時鐘產(chǎn)生電路，總的位數(shù)相比較專利文獻1減少。然而，同樣對于專利文獻2中的時鐘產(chǎn)生電路，為了平滑電流的調(diào)制曲線 (profile)，需要精細地調(diào)整將提供到電流控制振蕩電路的電流。因此，對于電流DA轉(zhuǎn)換器
需要高分辨率。以此方式，在用于頻譜擴展的時鐘產(chǎn)生電路中采用的電流DA轉(zhuǎn)換器的電路規(guī)模響應于電流的調(diào)整范圍和分辨率而增加。以此方式，需要一種時鐘產(chǎn)生電路，用于合適地擴展時鐘信號的頻譜同時抑制其電路規(guī)模。依照本公開的一實施例，提供了一種時鐘產(chǎn)生電路，包括電流控制振蕩部分，其包括多個延遲電路，該延遲電路包括多個電流控制延遲電路，該多個電流控制延遲電路用于將信號延遲與對其提供的電流相對應的延遲量，該多個延遲電路連接從而形成閉合回路，并適于輸出由所述閉合回路形成的時鐘信號；相位控制部分，其包括用于比較時鐘信號和參考信號的比較器，并適于輸出控制電流給所述電流控制延遲電路，該控制電流變化從而減小時鐘信號和參考信號之間的相位差；以及擴展電流產(chǎn)生部分，其適于將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。在時鐘產(chǎn)生電路中，從擴展電流產(chǎn)生部分將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。因此，包括延遲電路的閉合回路產(chǎn)生時鐘信號，該延遲電路包括電流控制延遲電路，該時鐘信號的頻率不同于將控制電流提供給所有電流控制延遲電路的情況下的頻率。而且，由于擴展頻譜電流提供給電流控制延遲電路中特定的一個或多個，因此與將擴展頻譜電流提供給閉合回路中所有電流控制延遲電路的情況相比較，時鐘信號的頻率的變化寬度小。因此，擴展電路產(chǎn)生電路能夠用小分辨率調(diào)整時鐘信號的頻率以擴展頻譜，而不管電流調(diào)整范圍的大小。結果，采用該時鐘產(chǎn)生電路，能夠減小擴展電流產(chǎn)生部分的電路規(guī)模。依照本公開的另一實施例，提供了一種電子裝置，所述電子裝置包括時鐘產(chǎn)生電路，適于產(chǎn)生具有與參考信號的相位同步的相位的時鐘信號；以及輸入部分，時鐘信號輸入到該輸入部分，所述時鐘產(chǎn)生電路包括電流控制振蕩部分，其包括多個延遲電路，該延遲電路包括多個電流控制延遲電路，該多個電流控制延遲電路用于將信號延遲與對其提供的電流相對應的延遲量，該多個延遲電路連接以便從而形成閉合回路，并適于輸出由所述閉合回路形成的時鐘信號；相位控制部分，其包括用于比較時鐘信號和參考信號的比較器，并適于輸出控制電流給所述電流控制延遲電路，該控制電流變化從而減小時鐘信號和參考信號之間的相位差；以及擴展電流產(chǎn)生部分，其適于將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。采用該時鐘產(chǎn)生電路和電子裝置，能夠合適地擴展時鐘信號的頻譜同時抑制時鐘產(chǎn)生電路的電路規(guī)模。結合附圖，通過如下描述和權利要求書，本公開的上述以及其它目的、特征和優(yōu)點將明顯，附圖中相似的附圖標記指示相似的部分或元件。


圖1是依照公開技術的第一實施例的時鐘產(chǎn)生電路的PLL電路的框圖；圖2是圖1中的PLL電路的電路圖；圖3是圖1中所示的第一電流控制延遲電路的電路圖；圖4是圖1中所示的電荷泵的電路圖；圖5是圖1中所示的第一電壓-電流轉(zhuǎn)換電路的電路圖6是圖1中所示的電流DA轉(zhuǎn)換器的電路圖；圖7是比較示例的PLL電路的框圖；圖8是依照第二實施例的時鐘產(chǎn)生電路的PLL電路的電路圖；圖9是圖8所示的第二電流控制延遲電路的電路圖；圖10是依照第三實施例的時鐘產(chǎn)生電路的PLL電路的示意性框圖；圖11是圖10中的PLLl電路的電路圖；圖12是依照第四實施例的時鐘產(chǎn)生電路的PLL電路的電路圖；以及圖13是依照第五實施例的廣播信號接收裝置的框圖。
具體實施例方式以下參照附圖描述公開技術的優(yōu)選實施例。描述按照如下順序給出。1.第一實施例(將擴展頻譜電流提供到電流控制延遲電路中特定的一個或多個的時鐘產(chǎn)生電路的示例)2.比較示例(將擴展頻譜電流提供到所有電流控制延遲電路的時鐘產(chǎn)生電路的示例)3.第二實施例(將擴展頻譜電流和第二控制電流提供到電流控制延遲電路中特定的一個或多個的時鐘產(chǎn)生電路的示例)4.第三實施例(在多個電流控制延遲電路之間切換擴展頻譜電流的提供目的地的時鐘產(chǎn)生電路的示例)5.第四實施例(在多個電流控制延遲電路之間切換擴展頻譜電流和第二控制電流的提供目的地的時鐘產(chǎn)生電路的示例)6.第五實施例(電子裝置的示例)<1.第一實施例>PLL電路1的配置圖1示出了依照公開技術的第一實施例的PLL電路1，以及圖2示出了 PLL電路1 的電路配置。參考圖1和2，PLL電路1產(chǎn)生和輸出時鐘信號。該PLL電路1包括具有多個第一電流控制延遲電路11的閉合回路12的環(huán)狀振蕩部分13、分頻電路14、相位比較器15、電荷泵16、回路濾波器17、多個第一電壓-電流轉(zhuǎn)換電路18、以及擴展電流產(chǎn)生部分19。擴展電流產(chǎn)生部分19包括電流DA轉(zhuǎn)換器21和調(diào)制控制部分22。該PLL電路1時分地向第一電流控制延遲電路11中的一個提供源自第一電壓-電流轉(zhuǎn)換電路18中相應的一個的第一控制電流，以及電流值與第一控制電流的電流值不同的擴展頻譜電流。而且，該PLL電路1向第一電流控制延遲電路11中其余的第一控制延遲電路提供源自相應的第一電壓-電流轉(zhuǎn)換電路18的第一控制電流。因此，通過閉合回路12的時鐘信號的延遲時間響應于電流的變化而時分地變化。由環(huán)狀振蕩部分13產(chǎn)生的時鐘信號的頻率在期望頻率處或在期望頻率附近細微地波動。時鐘信號的頻譜擴展到波動的頻譜范圍。圖3示出了圖1所示的第一電流控制延遲電路11的電路配置。參考圖3，所示的第一電流控制延遲電路11延遲和輸出對其輸入的時鐘信號。第一電流控制延遲電路11包括第一晶體管31和第二晶體管32。而且，第一電流控制延遲電路11具有輸入端子33、輸出端子34以及第一電流端子35。第一晶體管31例如是P溝道MOS (金屬氧化物半導體)晶體管。第一晶體管31在其柵極電極連接輸入端子33、以及在其源極電極連接第一電壓線(VDD)。而且，第一晶體管31在其漏極電極連接輸出端子34。第二晶體管32例如是N溝道MOS晶體管。第二晶體管32在其柵極電極連接輸入端子33、在其源極電極連接第一電流端子 35、以及在其漏極電極連接輸出端子34。通過如上所述的連接方案，第一晶體管31和第二晶體管32配置CMOS結構。隨后，例如，如果輸入端子33處于高電平狀態(tài)，則第二晶體管32展現(xiàn)導通狀態(tài)而第一晶體管31展現(xiàn)截止狀態(tài)。結果，第二晶體管32可以將從第一電流端子35對其提供的電流提供給輸出端子 34。結果，輸出端子34置于低電平狀態(tài)。另一方面，如果輸入端子33處于低電平狀態(tài)，則第二晶體管32展現(xiàn)截止狀態(tài)而第一晶體管31展現(xiàn)導通狀態(tài)。結果，第一晶體管31可以將從VDD電源對其提供的電流提供給輸出端子34。結果，輸出端子34置于高電平狀態(tài)。第一電流控制延遲電路11通過第一晶體管31和第二晶體管32的切換操作，將輸入到輸入端子33的信號反相，并且從輸出端子34輸出得到的信號。通過響應于要提供給輸出端子34的電流的切換操作時間，控制在輸入到輸入端子33的信號變化之后直到從輸出端子34輸出的信號變化的時間。環(huán)狀振蕩部分13產(chǎn)生時鐘信號。該環(huán)狀振蕩部分13包括如圖1所見串聯(lián)連接的3個第一電流控制延遲電路11。末級中的第一電流控制延遲電路11的輸出端子34連接到第一級中的第一電流控制延遲電路11的輸入端子33。結果，形成閉合回路12。在如圖1所示的由三級的第一電流控制延遲電路11配置閉合回路12的情況下， 如果末級中的輸出端子34展現(xiàn)低電平，則第一級中的輸出端子34展現(xiàn)高電平，并且第二級中的輸出端子34輸出低電平。因此，末級中的輸出端子34變?yōu)楦唠娖綘顟B(tài)。以此方式，由圖1的三級的第一電流控制延遲回路11形成的閉合回路12產(chǎn)生時鐘信號，該時鐘信號的周期取決于該三級的第一電流控制延遲電路11的總信號延遲時間。相位比較器15連接到環(huán)狀振蕩部分13的末級中的第一電流控制延遲電路11的輸出端子34。而且，未示出的石英振蕩器連接到相位比較器15。該石英振蕩器輸出參考信號。
環(huán)狀振蕩部分13產(chǎn)生的時鐘信號和石英振蕩器產(chǎn)生的參考信號輸入到相位比較器15。隨后，相位比較器15對時鐘信號和參考信號進行相位比較，并且輸出表示時鐘信號和參考信號之間的相位差的方向和大小的信號。圖4示出了圖1中所示的電荷泵16的電路配置。參考圖4，電荷泵16包括充電恒流源41、充電晶體管42、放電晶體管43以及放電恒流源44。而且，該電荷泵16具有充電輸入端子45、放電輸入端子46和輸出端子47。該充電晶體管42例如為P溝道MOS晶體管。該充電恒流源41連接在VDD電源線和該充電晶體管42的源極電極之間。該充電晶體管42在其柵極電極連接充電輸入端子45，并且在其漏極電極連接輸出端子47。該放電晶體管43例如為N溝道MOS晶體管。該放電恒流源44連接在地和該放電晶體管43的源極電極之間。該放電晶體管43在其柵極電極連接到放電輸入端子46，并且在其漏極電極連接到輸出端子47。電荷泵16的充電輸入端子45和放電輸入端子46連接到相位比較器15。相位比較器15產(chǎn)生的信號輸入到充電輸入端子45和放電輸入端子46。隨后，電荷泵16響應于相位比較器15的比較輸出信號。從電荷泵16中輸出的該信號包括基于相位比較器15的比較的值的電流。特別地，例如，如果時鐘信號在相位上延遲于參考信號，則電荷泵16的充電輸入端子45被控制為低電平。結果，充電晶體管42置于導通狀態(tài)，并且電荷泵16從輸出端子47提供充電電流。另一方面，如果時鐘信號在相位上領先于參考信號，則電荷泵16的放電輸入端子 46被控制為高電平。結果，放電晶體管43置于導通狀態(tài)，并且電荷泵16從輸出端子47汲取充電電流。如果參考信號和時鐘信號同相位，則電荷泵16中的充電晶體管42和放電晶體管 43都置于截止狀態(tài)。在該實例中，電荷泵16不從輸出端子47輸出充電電流。以此方式，電荷泵16輸出相應于參考信號和時鐘信號之間的相位差的電流?；芈窞V波器17包括例如電容器。該電容器在其一個電極連接到電荷泵16的輸出，并且在其另一電極連接到地。該電容器用電荷泵16的充電電流充電。結果，該電容器產(chǎn)生類似dc電壓的電壓，其是ac分量與電荷泵16的輸出信號的充電電流的差?；芈窞V波器17通過平滑電荷泵16的輸出信號而產(chǎn)生電壓。圖5示出了圖1所示的第一電壓-電流轉(zhuǎn)換電路18的電路配置。參考圖5，每個第一電壓-電流轉(zhuǎn)換電路18包括電流晶體管51。該電流晶體管51例如是N溝道MOS晶體管。該電流晶體管51在其柵極電極連接到回路濾波器17，并且在其源極電極連接到地。如圖1所示，該電流晶體管51在其漏極電極通過接線連接到第一電流控制延遲電路11的第二晶體管32的源極電極。該電流晶體管51例如以一一對應關系連接到環(huán)狀振蕩部分13的第一電流控制延遲電路11。隨后，電流晶體管51響應于回路濾波器17平滑的電壓形成溝道。結果，每個電流晶體管51響應于已平滑的電壓，提供第一控制電流給第一電流控制延遲電路11的第二晶體管32。隨著回路濾波器17平滑的電壓增加，第一控制電流也增加。圖6示出了如圖1所示的電流DA轉(zhuǎn)換器21的電路配置的示例。參考圖6，所示的該電流DA轉(zhuǎn)換器21包括輸入側(cè)鏡像(mirror)電路61、多個切換晶體管62、以及多個輸出側(cè)鏡像電路63。該電流DA轉(zhuǎn)換器21具有輸入端子64和輸出端子65。每個切換晶體管62例如是N溝道MOS晶體管。切換晶體管62在其柵極電極連接到調(diào)制控制部分22。每個輸出側(cè)鏡像電路63具有例如以電流鏡像連接方式連接的一對N溝道MOS晶體管。為了配置電流鏡像連接，N溝道MOS晶體管在其源極電極連接到地。輸入側(cè)的MOS 晶體管在其漏極電極連接到N溝道切換晶體管62的源極電極。N溝道MOS晶體管62的柵極電極彼此連接。而且，輸入側(cè)的MOS晶體管的柵極和漏極以二極管連接方式連接。同時，輸出側(cè)鏡像電路63的輸出側(cè)的MOS晶體管在其漏極電極連接輸出端子65。輸入側(cè)鏡像電路61具有電流鏡像結構，該電流鏡像結構例如由多組P溝道MOS晶體管形成。所有的P溝道MOS晶體管在其源極電極連接到VDD電源線。該P溝道MOS晶體管的柵極電極彼此連接。輸出側(cè)的P溝道MOS晶體管在其漏極電極連接到切換晶體管62的漏極電極。而且，輸入側(cè)的P溝道MOS晶體管在其漏極電極連接到輸入端子64。如圖1所示，電流DA轉(zhuǎn)換器21在其輸入端子64連接到第一電壓-電流轉(zhuǎn)換電路 18中的一個。而且，電流DA轉(zhuǎn)換器21在其輸出端子65連接到對應第一電壓-電流轉(zhuǎn)換電路18 的第一電流控制延遲電路11中的一個。電流DA轉(zhuǎn)換器21連接在一組第一電壓-電流轉(zhuǎn)換電路18和第一電流控制延遲電路11之間。輸入到輸入端子64的第一控制電流通過輸入側(cè)鏡像電路61返回(fold back)。隨后，例如，在所有的切換晶體管62都處于導通狀態(tài)的情況下，所有以該方式返回的電流通過切換晶體管62輸入到輸出側(cè)鏡像電路63。輸出側(cè)鏡像電路63返回該電流。輸出側(cè)鏡像電路63的輸出電流在輸出端子65處合成。因此，第一控制電流從電流DA轉(zhuǎn)換器21的輸出端子65提供到第一電流控制延遲電路11。在特定的一個或多個切換晶體管62處于截止狀態(tài)的情況下，部分第一控制電流輸入到輸出側(cè)鏡像電路63中對應的輸出側(cè)鏡像電路。對其輸入電流的輸出側(cè)鏡像電路63 返回電流。輸出側(cè)鏡像電路63的輸出電流在輸出端子65處合成。因此，小于第一控制電流的電流從電流DA轉(zhuǎn)換器21的輸出端子65提供到第一電流控制延遲電路11。該小于第一控制電流的電流以下稱為擴展頻譜電流。該擴展頻譜電流展現(xiàn)基于那些處于導通狀態(tài)的切換晶體管62的比率等的電流值。以此方式，電流DA轉(zhuǎn)換器21響應于切換晶體管62的導通/截止狀態(tài)，提供第一控制電流或擴展頻譜電流給第一電流控制延遲電路11。要注意，在圖6的電流DA轉(zhuǎn)換器21中，在輸入側(cè)鏡像電路61中，輸入側(cè)的P溝道 MOS晶體管的數(shù)目和輸出側(cè)的P溝道MOS晶體管的數(shù)目彼此相等。因此，在圖6的電流DA轉(zhuǎn)換器21中，提供到第一電流控制延遲電路11的電流的范圍為從最小值0安培到要輸入到輸入端子的第一控制電流。從圖6中的電流DA轉(zhuǎn)換器21提供到第一電流控制延遲電路11的電流在該電流范圍內(nèi)離散地變化。相反，輸入側(cè)鏡像電路61的輸出側(cè)的P溝道MOS晶體管的數(shù)目可能大于輸入側(cè)鏡像電路61的輸入側(cè)的P溝道MOS晶體管的數(shù)目。而且，輸出側(cè)鏡像電路63和切換晶體管62的數(shù)目可以從圖6中的電流DA轉(zhuǎn)換器 21中的數(shù)目增加。在那些修改的情況中，圖6的電流DA轉(zhuǎn)換器21能夠提供在0安培到大于第一控制電流的電流的范圍內(nèi)的電流。大于第一控制電流的電流可以提供到第一電流控制延遲電路11。PLL電路1的操作以下將對具有上述配置的PLL電路1的操作進行描述。在開始向PLL電路1提供電源后的初始狀態(tài)下，調(diào)制控制部分22控制電流DA轉(zhuǎn)換器21的所有切換晶體管62處于導通狀態(tài)。調(diào)制控制部分22輸出一組值到電流DA轉(zhuǎn)換器21，該值用于將所有切換晶體管62 都置于導通狀態(tài)。在該實例中，電流DA轉(zhuǎn)換器21將從第一電壓-電流轉(zhuǎn)換電路18提供的第一控制電流提供到第一電流控制延遲電路11。對配置閉合回路12的所有第一電流控制延遲電路11，提供第一控制電流。因此，通過所有第一電流控制延遲電路11，閉合回路12產(chǎn)生周期根據(jù)第一控制電流將信號延遲時間周期的時鐘信號。通過相位比較器15，將閉合回路12產(chǎn)生的時鐘信號和參考信號進行相位比較。電荷泵16響應于相位差輸出電流。在時鐘信號在相位上領先于參考信號的情況下，電荷泵16汲取電流。
另一方面，在時鐘信號在相位上延遲于參考信號的情況下，電荷泵16輸出電流。結果，調(diào)整回路濾波器17的電容器的充電電壓，從而減少相位差。第一電壓-電流轉(zhuǎn)換電路18輸出相應于電容器的充電電壓的第一控制電流。通過上述控制，PLL電路1輸出與頻率參考信號同步的時鐘信號。時鐘信號穩(wěn)定到與參考信號同步的狀態(tài)。此刻，第一控制電流穩(wěn)定到期望的電流值。在PLL電路1的時鐘信號穩(wěn)定后，調(diào)制控制部分22例如基于通過未示出的定時器的時間測量的中斷處理，啟動電流DA轉(zhuǎn)換器21的切換晶體管62的導通/截止。調(diào)制控制部分22控制切換晶體管62的導通/截止狀態(tài)，使得將第一控制電流和擴展頻譜電流時分地提供給一個第一電流控制延遲電路11。調(diào)制控制部分22在所有切換晶體管62置于導通狀態(tài)的設置值和一個或多個切換晶體管62置于導通狀態(tài)的設置值之間執(zhí)行時分切換，以便輸出到電流DA轉(zhuǎn)換器21。而且，調(diào)制控制部分22時分地切換各切換晶體管62的導通/截止狀態(tài)的組合，使得時分地提供多個擴展頻譜電流。調(diào)制控制部分22執(zhí)行一個或多個切換晶體管62置于導通狀態(tài)的設置值的時分切換，并且輸出該設置值給電流DA轉(zhuǎn)換器21。如果替代第一控制電流而提供擴展頻譜電流，則通過第一電流控制延遲電路11 的信號的延遲時間變化。例如，在擴展頻譜電流小于第一控制電流的情況下，第一電流控制延遲電路11的信號的延遲時間變長。另一方面，在擴展頻譜電流大于第一控制電流的情況下，第一電流控制延遲電路 11的信號的延遲時間變短。同樣，閉合回路12產(chǎn)生的時鐘信號的周期和頻率也通過一個第一電流控制延遲電路11的信號的延遲時間的變化而變化。如上所述，在第一實施例中，將第一控制電流和擴展頻譜電流時分地提供到配置閉合回路12的第一電流控制延遲電路11中的一個。因此，在第一實施例中，由特定的一個或多個第一電流控制延遲電路11形成的閉合回路12輸出時鐘信號，該時鐘信號的頻率不同于在第一控制電流提供到所有第一電流控制延遲電路11的情況下產(chǎn)生的頻率。閉合回路12在第一控制電流提供到所有第一電流控制延遲電流11的狀態(tài)下、和電流值不同于第一控制電流的擴展頻譜電流提供到第一電流控制延遲電流11中特定的一個或多個的狀態(tài)下振蕩。結果，時鐘信號的頻譜包括與參考信號同步的期望頻率的頻譜、以及從期望頻率偏移一點的另一頻率的另一頻譜。時鐘信號的頻譜擴展。作為頻譜的分散的結果，頻譜的峰值變小。第一實施例中的時鐘信號的頻率的變化寬度小于擴展頻譜電流提供到閉合回路 12中所有第一電流控制延遲電路11的情況下的頻率的變化寬度。電流DA轉(zhuǎn)換器21的分辨率減小對應于閉合回路12中第一電流控制延遲電路11的級數(shù)的量。在級數(shù)為3的情況下，分辨率減少為三分之一。擴展電流產(chǎn)生部分19能夠通過使時鐘信號的頻率以頻譜擴展所需的低分辨率時分地波動而擴展頻譜，而不管電流調(diào)整的范圍。結果，擴展電流產(chǎn)生部分19的電流DA轉(zhuǎn)換器21的電路規(guī)模減小。<2.比較示例〉比較示例的PLL電路1的配置和操作圖7示出了比較示例的PLL電路1。參考圖7，PLL電路1的組件相應于第一實施例中的組件。在圖7的比較示例的PLL電路1中，電流DA轉(zhuǎn)換器21連接到配置閉合回路12的所有第一電流控制延遲電路11。隨后，在比較示例中的PLL電路1中，如果調(diào)制控制部分22開始電流DA轉(zhuǎn)換器21 的切換晶體管62的導通/截止控制，則將擴展頻譜電流提供到所有第一電壓-電流轉(zhuǎn)換電路18。通過所有第一電壓-電流轉(zhuǎn)換電路18的信號延遲時間波動。結果，在比較示例的PLL電路1中，閉合回路12產(chǎn)生的時鐘信號的周期和頻率大量地波動，同時保持電流DA轉(zhuǎn)換器21的分辨率保持不變。電流DA轉(zhuǎn)換器21的分辨率實際上變?yōu)檠舆t時間的分辨率。因此，為了比較示例的PLL電路1使時鐘信號的頻率以頻譜擴展所需的低分辨率時分地波動，必須使得電流DA轉(zhuǎn)換器21的分辨率高。電流DA轉(zhuǎn)換器21的分辨率必須設為獲得頻率擴展效果的水平。順帶地，電流DA轉(zhuǎn)換器21的分辨率依賴于輸出側(cè)鏡像電路63和切換晶體管62 的數(shù)目。因此，為了比較示例的PLL電路1使時鐘信號的頻率以頻譜擴展所需的低分辨率波動，需要增加電流DA轉(zhuǎn)換器21的輸出側(cè)鏡像電路63和切換晶體管62的數(shù)目。必須將輸出側(cè)鏡像電路63和切換晶體管62的數(shù)目增加到這樣的程度，即將從0 到第一控制電流的范圍除以頻譜擴展所需的低分辨率。結果，如果試圖允許比較示例的PLL電路1獲得頻譜擴展效果同時抑制振蕩頻率的大的波動，則電流DA轉(zhuǎn)換器21的電路規(guī)模變得非常大。特別在近年來試圖產(chǎn)生高頻時鐘信號的情況下，由于振蕩頻率高，因此電路規(guī)模變得非常大。<3.第二實施例〉PLL電路1的配置圖8示出了依照第二實施例的PLL電路1的電路配置。參考圖8，所示的PLL電路1包括環(huán)狀振蕩部分13，該環(huán)狀振蕩部分13包括多個第二電流控制延遲電路23的閉合回路12。而且，PLL電路1包括分頻電路14、相位比較器 15、電荷泵16、回路濾波器17、多個第一電壓-電流轉(zhuǎn)換電路18、多個第二電壓-電流轉(zhuǎn)換電路24、以及擴展電流產(chǎn)生部分19。擴展電流產(chǎn)生部分19包括電流DA轉(zhuǎn)換器21和調(diào)制控制部分22。在依照第二實施例的PLL電路1中，時分地向配置閉合回路12的多個第二電流控
12制延遲電路23中特定的一個或多個提供擴展頻譜電流和第二控制電流。圖9示出了圖8所示的第二電流控制延遲電路23的電路配置。參考圖9，所示第二電流控制延遲電路23包括第一晶體管31、第二晶體管32和第三晶體管36。第一電流控制延遲電路11具有輸入端子33、輸出端子34、第一電流端子35 和第二電流端子37。第三晶體管36例如是N溝道MOS晶體管。第三晶體管36在其柵極電極連接到輸入端子33，在其源極電極連接到第二電流端子37，以及在其漏極電極連接到輸出端子34。第三晶體管36與第二晶體管32并聯(lián)連接。第三晶體管36和第二晶體管32與第一晶體管31 —起形成CMOS結構。通過第一晶體管31、第二晶體管32和第三晶體管36的切換操作，第二電流控制延遲電路23對輸入到輸入端子33的信號進行反相，并且從輸出端子34輸出經(jīng)反相的信號。如圖8所見，三個第二電流控制延遲電路23以三級串聯(lián)連接，以配置閉合回路12。每個第一電壓-電流轉(zhuǎn)換電路18連接到相應的第二電流控制延遲電路23的第一電流端子35。從第一電壓-電流轉(zhuǎn)換電路18提供第一控制電流給第二電流控制延遲電路23。每個第二電壓-電流轉(zhuǎn)換電路M包括電流晶體管51，與圖5所示的第一電壓-電流轉(zhuǎn)換電路18類似。第二電壓-電流轉(zhuǎn)換電路M連接到第二電流控制延遲電路23的第二電流端子 37。從第二電壓-電流轉(zhuǎn)換電路M提供第二控制電流給相應的第二電流控制延遲電路23 ο電流DA轉(zhuǎn)換器21連接在第一電壓-電流轉(zhuǎn)換電路18中的一個和與第一電壓-電流轉(zhuǎn)換電路18相對應的第二電流控制延遲電路23的第一電流端子35之間。PLL電路1的操作現(xiàn)在，對具有上述配置的PLL電路1的操作進行描述。在初始狀態(tài)下，調(diào)制控制部分22控制電流DA轉(zhuǎn)換器21的所有切換晶體管62處于導通狀態(tài)，以穩(wěn)定PLL電路1的時鐘信號。在穩(wěn)定了 PLL電路1的時鐘信號之后，調(diào)制控制部分22例如基于通過未示出的定時器的時間測量的中斷處理，開始對電流DA轉(zhuǎn)換器21的切換晶體管62的導通/截止控制。調(diào)制控制部分22控制切換晶體管62的導通/截止，從而第一控制電流和擴展頻譜電流時分地提供給一個第二電流控制延遲電路23。而且，調(diào)制控制部分22控制切換晶體管62的導通/截止狀態(tài)的組合，使得時分地提供多個不同頻率的擴展頻譜電流。時分地提供擴展頻譜電流和第二控制電流到一個第一電壓-電流轉(zhuǎn)換電路18。通過第一電壓-電流轉(zhuǎn)換電路18的信號的延遲時間關于時間波動。通過一個第一電壓-電流轉(zhuǎn)換電路18的信號的延遲時間的波動，閉合回路12產(chǎn)生的時鐘信號的周期和頻率也波動。時鐘信號的頻譜適當?shù)財U展為多個頻率。頻譜的峰值變得較低。
如上所述，在第二實施例中，第二控制電流總是提供到第二電流控制延遲電路23， 對其時分地提供第一控制電流和擴展頻譜電流。因此，在第二實施例中的電流DA轉(zhuǎn)換器21可以是一種電流DA轉(zhuǎn)換器，其能夠調(diào)整需要提供到第二電流控制延遲電路23的總控制電流的一部分，從而獲得期望頻率的時
鐘信號?？梢圆慌渲秒娏鱀A轉(zhuǎn)換器21使得其能夠在0安培到總控制電流的范圍調(diào)整電流。結果，第二實施例中的電流DA轉(zhuǎn)換器21可以是任何電流DA轉(zhuǎn)換器，其能夠在獲得頻譜擴展效果所必需的頻率的波動范圍內(nèi)獲得期望的分辨率。因此，甚至相比較第一實施例都能減小電路規(guī)模。<4.第三實施例〉PLL電路1的配置圖10示意性地示出了依照第三實施例的PLL電路1，以及圖11示出了圖10的PLL 電路1的電路配置。參考圖10和11，該PLL電路1包括環(huán)狀振蕩部分13，該環(huán)狀振蕩部分包括多個第一電流控制延遲電路11的閉合回路12。而且，PLL電路1包括分頻電路14、相位比較器15、 電荷泵16、回路濾波器17、多個第一電壓-電流轉(zhuǎn)換電路18、以及擴展電流產(chǎn)生部分19。擴展電流產(chǎn)生部分19包括電流DA轉(zhuǎn)換器21、調(diào)制控制部分22、多個第一切換開關71、多個第二切換開關72、以及切換控制部分73。該PLL電路1時分地按逐個部分的順序?qū)U展頻譜電流提供給配置閉合回路12 的第一電流控制延遲電路11。結果，在每個定時，通過第一電流控制延遲電路11中特定的一個或多個的信號的延遲時間波動。由環(huán)狀振蕩部分13產(chǎn)生的時鐘信號的頻率細微地變化。時鐘信號的頻譜擴展。每個第一切換開關71是1輸入2輸出型開關。第一切換開關71具有一個輸入端子81和兩個輸出端子82和83。第一切換開關71選擇兩個輸出端子82和83中的一個，并且將特定的輸出端子82 或83連接到輸入端子81。該第一切換開關71的輸入端子81連接相應的第一電壓-電流轉(zhuǎn)換電路18。該第一切換開關71在其輸出端子82連接對應的第二切換開關72，以及在其輸出端子83連接電流DA轉(zhuǎn)換器21的輸入端子64。第二切換開關72是2輸入1輸出型開關。第二切換開關72具有兩個輸入端子85和86以及一個輸出端子87。第二切換開關72選擇兩個輸入端子85和86中的一個，并且將特定的輸入端子85 或86連接到輸出端子87。該第二切換開關72在其輸出端子87連接到第一電流控制延遲電路11的第一電流端子35。該第二切換開關72在其輸入端子85連接到第一切換開關71的輸出端子82，以及在其輸入端子86連接電流DA轉(zhuǎn)換器21的輸出端子65。切換控制部分73連接到第一切換開關71和第二切換開關72。切換控制部分73控制第一切換開關71之間的和第二切換開關72之間的切換操作。例如，切換控制部分73在彼此連接的多組第一切換開關71和第二切換開關72之間控制切換操作，使得多組中的一個連續(xù)地選擇電流DA轉(zhuǎn)換器21。PLL電路1的操作在依照第三實施例的PLL電路1中，調(diào)制控制部分22首先控制電流DA轉(zhuǎn)換器21 的所有切換晶體管62處于導通狀態(tài)。而且，切換控制部分73控制所有的第一切換開關71和第二切換開關72以彼此選擇。在該狀態(tài)下，PLL電路1啟動振蕩操作。在PLL電路1的時鐘信號穩(wěn)定后，調(diào)制控制部分22例如基于通過未示出的定時器的測量時間的中斷處理，開始電流DA轉(zhuǎn)換器21的切換晶體管62的導通/截止控制。調(diào)制控制部分22控制切換晶體管62的導通/截止，使得時分地提供第一控制電流和擴展頻譜電流。而且，調(diào)制控制部分22控制切換晶體管62的導通/截止狀態(tài)的組合，使得時分地提供多個不同頻率的擴展頻譜電流。此外，在PLL電路1的時鐘信號穩(wěn)定后，切換控制部分73開始第一切換開關71和第二切換開關72的控制。切換控制部分73控制切換操作，使得多組第一切換開關71和第二切換開關72中的一個連續(xù)地選擇電流DA轉(zhuǎn)換器21。如上所述，在第三實施例中，時分地按逐個部分的順序提供擴展頻譜電流給配置閉合回路12的第一電流控制延遲電路11。而且，提供給每個第一電流控制延遲電路11的擴展頻譜電流基于對應的第一電壓-電流轉(zhuǎn)換電路18產(chǎn)生的第一控制電流。在此，例如，如在第一實施例中的情況，考慮這樣的情況，其中擴展頻譜電流固定地提供到配置閉合回路12的第一電流控制延遲電路11中的一個。在該實例中，特定的一個或多個第一電流控制延遲電路11的延遲特征有時相對于其它第一電流控制延遲電路11的延遲特征分散。而且，通過第一電壓-電流轉(zhuǎn)換電路18的分散，其第一控制電流有時相對于其它第一控制電流分散。結果，存在頻譜可能不以期望的方式擴展的可能性。頻譜可能不能合適地擴展。相反，在本實施例中，在配置閉合回路12的第一電流控制延遲電路11中，連續(xù)地切換對其提供擴展頻譜電流的第一電流控制延遲電路11。該頻譜合適地擴展而不受到第一電流控制延遲電路11的延遲特性等的分散的影響。時鐘信號的頻譜可以以期望的方式分散，以合適地抑制由于時鐘信號的電磁輻射的峰值。
<5.第四實施例〉PLL電路1的配置圖12示出了依照第四實施例的PLL電路1的電路配置。參考圖12，所示的PLL電路1包括環(huán)狀振蕩部分13，該環(huán)狀振蕩部分包括多個第二電流控制延遲電路23。而且，PLL電路1包括分頻電路14、相位比較器15、電荷泵16、回路濾波器17、多個第一電壓-電流轉(zhuǎn)換電路18、多個第二電壓-電流轉(zhuǎn)換電路M以及擴展電流產(chǎn)生部分19。擴展電流產(chǎn)生部分19包括電流DA轉(zhuǎn)換器21、調(diào)制控制部分22、多個第一切換開關71、多個第二切換開關72、以及切換控制部分73。每個第一電壓-電流轉(zhuǎn)換電路18連接到第一切換開關71的輸入端子81。該第一切換開關71在其輸出端子82連接到第二切換開關72的輸入端子85，以及在其輸出端子87連接到第二電流控制延遲電路23的第一電流端子35。將第一控制電流從第一電壓-電流轉(zhuǎn)換電路18提供到對應的第二電流控制延遲電路23ο每個第二電壓-電流轉(zhuǎn)換電路M連接到對應的第二電流控制延遲電路23的第二電流端子37。將第二控制電流從第二電壓-電流轉(zhuǎn)換電路M提供到第二電流控制延遲電路23。每個第一切換開關71在其輸出端子83連接到電流DA轉(zhuǎn)換器21的輸入端子64。每個第二切換開關72在其輸入端子86連接到電流DA轉(zhuǎn)換器21的輸出端子65。PLL電路1的操作在依照第四實施例的PLL電路1中，調(diào)制控制部分22首先控制電流DA轉(zhuǎn)換器21 的所有切換晶體管62處于導通狀態(tài)。而且，切換控制部分73控制所有的第一切換開關71和第二切換開關72以彼此選擇。在該狀態(tài)下，PLL電路1啟動振蕩操作。在PLL電路1的時鐘信號穩(wěn)定后，調(diào)制控制部分22例如基于通過未示出的定時器的測量時間的中斷處理，開始電流DA轉(zhuǎn)換器21的切換晶體管62的導通/截止控制。調(diào)制控制部分22控制切換晶體管62的導通/截止，使得時分地提供第一控制電流和擴展頻譜電流。而且，調(diào)制控制部分22控制切換晶體管62的導通/截止狀態(tài)的組合，使得時分地提供多個不同頻率的擴展頻譜電流。此外，在PLL電路1的時鐘信號穩(wěn)定后，切換控制部分73開始第一切換開關71和第二切換開關72的控制。切換控制部分73控制多組第一切換開關71和第二切換開關72的切換操作，使得多組中的一個按順序選擇電流DA轉(zhuǎn)換器21。如上所述，在第四實施例中，時分地按逐個的順序提供擴展頻譜電流給配置閉合回路12的第二電流控制延遲電路23。而且，提供給每個第二電流控制延遲電路23的擴展頻譜電流基于由對應的第一電壓-電流轉(zhuǎn)換電路18產(chǎn)生的第一控制電流。
結果，在第四實施例中，與擴展頻譜電流固定地提供給特定的一個或多個第二電流控制延遲電路23的替代情況相比較，能夠合適地擴展頻譜。通過期望的頻譜分布，能夠合適地抑制由于時鐘信號的電磁輻射的峰值。<6.第五實施例>廣播信號接收裝置101的配置和操作圖13示出了依照本發(fā)明第五實施例的廣播信號接收裝置101的框配置。參照圖13，廣播信號接收裝置101是其中利用PLL電路1產(chǎn)生的時鐘信號來產(chǎn)生本地信號的電子裝置的示例。廣播信號接收裝置101包括天線102、輸入電路103、以及調(diào)諧器104。天線102可以為例如拋物線天線(parabola antenna)。天線102接收廣播信號。廣播信號可以為例如衛(wèi)星廣播信號。作為能夠在日本使用的衛(wèi)星廣播信號，例如由BS(廣播衛(wèi)星)廣播衛(wèi)星轉(zhuǎn)發(fā)的信號和由CS(通信衛(wèi)星)通信衛(wèi)星轉(zhuǎn)發(fā)的信號都是可用的。輸入電路103連接到天線102。輸入電路103包括帶通濾波器111和高頻放大器112。帶通濾波器111從天線102接收的信號提取廣播頻帶分量。該帶通濾波器111提取例如在從950到2150MHz頻帶范圍內(nèi)的信號分量。高頻放大器112放大由帶通濾波器111提取的信號分量。調(diào)諧器104包括AGC(自動增益控制器)電路121、接收電路122、第一低通濾波器 123、第二低通濾波器124、數(shù)字解調(diào)部分125、石英振蕩器126、以及控制部分127。接收電路122包括PLL電路1、本地振蕩器131、相位轉(zhuǎn)換電路132、第一混頻器 133、以及第二混頻器134。AGC電路121連接到輸入電路103的高頻放大器112。AGC電路121自動地放大放大的信號分量以產(chǎn)生固定電平的接收信號。PLL電路1是依照第一到第四實施例的任一 PLL電路1。PLL電路1連接到石英振蕩器126。PLL電路1使用由石英振蕩器1 產(chǎn)生的信號作為參考信號，以產(chǎn)生與參考信號同步的時鐘信號。本地振蕩器131連接到PLL電路1。本地振蕩器131基于PLL電路1產(chǎn)生的時鐘信號產(chǎn)生本地信號。相位轉(zhuǎn)換電路132連接到本地振蕩器131。相位轉(zhuǎn)換電路132偏移本地信號的相位。第一混頻器133連接到AGC電路121和本地振蕩器131。第一混頻器133混合從AGC電路121輸人的接收信號和本地信號。結果，轉(zhuǎn)換了接收信號的頻率。第一低通濾波器123連接到第一混頻器133。第一低通濾波器123從由第一混頻器133頻率轉(zhuǎn)換的信號中移除不必要的高頻分量，從而產(chǎn)生I信號，即，同相信號。第二混頻器134連接到AGC電路121和相位轉(zhuǎn)換電路132。
第二混頻器134混合從AGC電路121輸入的接收信號和具有90度相位偏移的本地信號。結果，轉(zhuǎn)換了接收信號的頻率。第二低通濾波器IM連接到第二混頻器134。第二低通濾波器1 從由第二混頻器134頻率轉(zhuǎn)換的信號中移除不必要的高頻分量，從而產(chǎn)生Q信號，即，正交信號。通過如上所述的接收電路122的處理，產(chǎn)生由I信號和Q信號組成的基帶信號。數(shù)字解調(diào)部分125連接到第一低通濾波器123和第二低通濾波器124。數(shù)字解調(diào)部分125數(shù)字解調(diào)I信號和Q信號。數(shù)字解調(diào)部分125因此產(chǎn)生廣播信號中包括的數(shù)字流信號。作為數(shù)字流信號， MPEG-TS (運動圖像專家組-傳送流)信號等是可用的。例如，將數(shù)字流信號傳輸給與廣播信號接收裝置101連接的液晶監(jiān)視器。液晶監(jiān)視器再現(xiàn)數(shù)字流信號中包括的音頻數(shù)據(jù)信號和視頻數(shù)據(jù)信號。結果，能夠再現(xiàn)廣播信號中包括的音頻內(nèi)容和視頻內(nèi)容。PLL電路1的功能在如上所述的接收操作中，控制部分127連接到PLL電路1并且輸出控制信號給 PLL電路1。例如，如果選擇了將要接收的廣播頻道，則控制部分127輸出控制信號給PLL電路 1，以便產(chǎn)生對應于廣播頻道的本地信號。結果，PLL電路1振蕩依照控制信號的頻率的時鐘信號，作為與參考信號同步的時
鐘信號。在振蕩頻率穩(wěn)定后，PLL電路1在調(diào)制控制部分22或切換控制部分73的控制下細微地改變時鐘信號的頻率。盡管如上所述的實施例是公開技術的優(yōu)選實施例，但是本技術并不限于實施例， 而是可以以不偏離該技術的精神和范圍的各種方式進行修改或改變。例如，在上述的實施例中，PLL電路1的環(huán)狀振蕩部分13包括單個的閉合回路12， 其由三級的第一電流控制延遲電路11或23形成。另外，環(huán)狀振蕩部分13的閉合回路12可以包括一級的第一電流控制延遲電路11 或23，或者五級或多級的第一電流控制延遲電路11或23。或者，閉合回路12可以從第一電流控制延遲電路11或23和具有固定延遲時間的延遲電路的組合來配置。而且，環(huán)狀振蕩部分13可以另外具有多個閉合回路12，使得能夠切換要用于時鐘信號的振蕩的閉合回路12中的一個。例如，多級的第一電流控制延遲電路11或23的輸出可以獨立地連接到選擇器，使得選擇器選擇的信號返回到第一級中的第一電流控制延遲電路11。在該實例中，通過切換選擇器選擇的信號，能夠切換要用于時鐘信號的振蕩的閉合回路12。在上述的實施例中，調(diào)制控制部分22或切換控制部分73在穩(wěn)定PLL電路1的振蕩頻率后開始其用于擴展頻譜的控制。
然而，調(diào)制控制部分22或切換控制部分73另外可以在啟動PLL電路1時開始其控制。第五實施例在廣播信號接收裝置101中使用PLL電路1。然而，還能在這樣的電子裝置中使用PLL電路1，例如，發(fā)射器、接收器或圖像處理
直ο在該實例中，PLL電路1的時鐘信號除了由接收電路122產(chǎn)生本地信號之外，還可以用于其它目的。例如，可以從時鐘信號產(chǎn)生傳輸信號、或者從時鐘信號產(chǎn)生與同步信號同步的定時信號。本申請包含涉及于2010年8月10日向日本專利局提交的日本優(yōu)先權專利申請JP 2010-179383中公開的主題，在此通過引用并入其全部分內(nèi)容。本領域技術人員應當理解，依賴于設計需求和其他因素可以出現(xiàn)各種修改、組合、 子組合和更改，只要它們在權利要求或其等效物的范圍內(nèi)。
權利要求
1.一種時鐘產(chǎn)生電路，包括電流控制振蕩部分，其包括多個延遲電路，該延遲電路包括多個電流控制延遲電路，該多個電流控制延遲電路適于將信號延遲與對其提供的電流相對應的延遲量，該多個延遲電路連接從而形成閉合回路并適于輸出由所述閉合回路形成的時鐘信號；相位控制部分，其包括適于比較時鐘信號和參考信號的比較器，并適于輸出控制電流給所述電流控制延遲電路，該控制電流變化從而減小時鐘信號和參考信號之間的相位差； 以及擴展電流產(chǎn)生部分，其適于將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。
2.如權利要求1所述的時鐘產(chǎn)生電路，其中時分地將控制電流和擴展頻譜電流提供給所述電流控制延遲電路中特定的一個或多個。
3.如權利要求1所述的時鐘產(chǎn)生電路，其中所述相位控制部分輸出多個控制電流，該控制電流適于獨立地提供到所述電流控制延遲電路，以及所述擴展電流產(chǎn)生部分連接在所述電流控制延遲電路中特定的一個或多個和所述相位控制部分之間，并且時分地提供控制電流和擴展頻譜電流給所述電流控制延遲電路中特定的一個或多個。
4.如權利要求3所述的時鐘產(chǎn)生電路，其中所述相位控制部分輸出第一控制電流作為將提供給每個所述電流控制延遲電路的控制電流，該第一控制電流變化從而減少時鐘信號和參考信號之間的相位差，以及所述擴展電流產(chǎn)生部分包括電流DA轉(zhuǎn)換器，連接在所述電流控制延遲電路中特定的一個或多個和所述相位控制部分之間；以及調(diào)制控制部分，其適于控制所述電流DA轉(zhuǎn)換器；所述調(diào)制控制部分控制第一控制電流和擴展頻譜電流，以便時分地提供到與所述電流 DA轉(zhuǎn)換器連接的所述電流控制延遲電路中特定的一個或多個，使得時分地將第一控制電流或擴展頻譜電流提供給所述擴展電流產(chǎn)生部分連接到的所述電流控制延遲電路中特定的一個或多個，同時，將第一控制電流提供給所述擴展電流產(chǎn)生部分未連接到的所述電流控制延遲電路中其余的電流控制延遲電路。
5.如權利要求3所述的時鐘產(chǎn)生電路，其中所述相位控制部分輸出第一控制電流和第二控制電流作為要提供給每個所述電流控制延遲電路的控制電流，該第一控制電流變化從而減少時鐘信號和參考信號之間的相位差，以及所述擴展電流產(chǎn)生部分包括電流DA轉(zhuǎn)換器，連接在所述電流控制延遲電路中特定的一個或多個和所述相位控制部分之間；以及調(diào)制控制部分，其適于控制所述電流DA轉(zhuǎn)換器；所述調(diào)制控制部分時分地將第一控制電流和擴展頻譜電流提供到給連接到所述電流 DA轉(zhuǎn)換器的所述電流控制延遲電路中特定的一個或多個，使得時分地將第一控制電流和擴展頻譜電流與第二控制電流一起，提供給所述擴展電流產(chǎn)生部分連接到的所述電流控制延遲電路中特定的一個或多個，同時，將第一控制電流和第二控制電流提供給所述擴展電流產(chǎn)生部分未連接到的所述電流控制延遲電路中其余的電流控制延遲電路。
6.如權利要求3所述的時鐘產(chǎn)生電路，其中所述擴展電流產(chǎn)生部分在所述電流控制延遲電路之間切換對其時分地提供擴展頻譜電流的電流控制延遲電路。
7.如權利要求3所述的時鐘產(chǎn)生電路，其中所述擴展電流產(chǎn)生部分包括 多個第一切換部分，獨立地連接到所述電流控制延遲電路；多個第二切換部分，獨立地連接到所述第一切換部分，且適于接收源自所述相位控制部分的控制電流作為對其的輸入；切換控制部分，適于控制所述第一切換部分和所述第二切換部分； 電流DA轉(zhuǎn)換器，連接到所述第一切換部分和所述第二切換部分，且適于以依照設置值的比率改變從所述第二切換部分輸入到其的控制電流，從而產(chǎn)生要輸出給所述第一切換部分的擴展頻譜電流；以及調(diào)制控制部分，其適于控制所述電流DA轉(zhuǎn)換器；所述切換控制部分執(zhí)行彼此相互連接的所述第一切換部分和所述第二切換部分的每個組的控制，使得所述擴展電流產(chǎn)生部分時分地按順序連接所述電流控制延遲電路中特定的一個或多個，所述調(diào)制控制部分時分地切換所述電流DA轉(zhuǎn)換器的設置值，使得時分地產(chǎn)生控制電流和擴展頻譜電流。
8.如權利要求1所述的時鐘產(chǎn)生電路，其中所述相位控制部分除了適于比較時鐘信號和參考信號的比較器之外，還包括電荷泵，適于輸出響應于所述比較器的輸出信號的電壓； 回路濾波器，適于平滑所述電荷泵的輸出電壓；多個電壓-電流轉(zhuǎn)換電路，適于將所述回路濾波器平滑的輸出電壓轉(zhuǎn)換為控制電流。
9.一種電子裝置，包括時鐘產(chǎn)生電路，適于產(chǎn)生具有與參考信號的相位同步的相位的時鐘信號；以及輸入部分，時鐘信號輸入到該輸入部分； 所述時鐘產(chǎn)生電路包括電流控制振蕩部分，其包括多個延遲電路，該延遲電路包括多個電流控制延遲電路，該多個電流控制延遲電路適于將信號延遲與對其提供的電流相對應的延遲量，該多個延遲電路連接以便從而形成閉合回路并適于輸出由所述閉合回路形成的時鐘信號，相位控制部分，其包括適于比較時鐘信號和參考信號的比較器，并適于輸出控制電流給所述電流控制延遲電路，該控制電流變化從而減小時鐘信號和參考信號之間的相位差， 以及擴展電流產(chǎn)生部分，其適于將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。
全文摘要
在此公開了一種時鐘產(chǎn)生電路，包括電流控制振蕩部分，其包括多個延遲電路，該延遲電路包括多個電流控制延遲電路，該多個電流控制延遲電路適于將信號延遲與對其提供的電流相對應的延遲量，該多個延遲電路連接從而形成閉合回路并適于輸出由所述閉合回路形成的時鐘信號；相位控制部分，其包括適于比較時鐘信號和參考信號的比較器，并適于輸出控制電流給所述電流控制延遲電路，該控制電流變化從而減小時鐘信號和參考信號之間的相位差；以及擴展電流產(chǎn)生部分，其適于將電流值與控制電流的電流值不相同的擴展頻譜電流替代控制電流，提供給所述電流控制延遲電路中特定的一個或多個。
文檔編號H03L7/099GK102377429SQ201110220399
公開日2012年3月14日 申請日期2011年8月3日 優(yōu)先權日2010年8月10日
發(fā)明者高橋直樹 申請人:索尼公司