專利名稱：環(huán)形器功放電路及其設計方法
技術領域：
本發(fā)明涉及通訊領域，尤其涉及一種環(huán)形器功放電路及其設計方法。
背景技術：
面對目前日益激烈的市場競爭，基站產品的性能高低是業(yè)內競爭的主要焦點，功率放大單元作為基站的重要組成部分，直接關系著發(fā)射信號的質量和通信效果。隨著功放領域向高效率、高線性、高峰均比和高寬帶等趨勢轉變，對功放的可靠性要求更加嚴格。在功放設計中，環(huán)行器一般應用在功放輸出端和負載(天線，雙工器等)之間，實現(xiàn)信號的單向傳輸，在電路中用于功放的輸出端，保護末級大功率功放管，起到改善功放駐波，增加反向隔離，避免功放失配損壞的作用，是整個功放可靠性設計中不可或缺的重要環(huán)節(jié)。在功放領域，比較常見的是功放輸出接單個環(huán)行器的設計，通常單個環(huán)行器的隔離度在在23dB左右，駐波在-20dB以下。如圖1所示，輸入端接功放輸出端，輸出端接負載(天線，雙工器等)，負載端端接50歐姆功率負載。信號由輸入端進輸出端出，輸出端與50歐姆匹配，起到改善駐波的作用。反射信號從輸出端傳向負載端由50歐姆功率負載吸收，起到避免功放失配損壞的作用。目前單環(huán)行器的隔離度一般在23dB左右，最高的標稱值也只有28dB，但在實際應用中還往往達不到標稱的指標。當功放負載駐波較好，比較穩(wěn)定時，單環(huán)行器的隔離效果還可以滿足需求。但是當功放所接的負載比較敏感，駐波較差時，單環(huán)行器的隔離能力就顯的不足，從輸出端反射到輸入端的功率就會嚴重影響功放指標，甚至會燒毀功放。

發(fā)明內容
本發(fā)明實施例提供了一種環(huán)形器功放電路及其設計方法，以解決現(xiàn)有的單環(huán)形器隔離能力不足的問題。本發(fā)明實施例提供了一種環(huán)形器功放電路，包括功放、環(huán)形器、功率負載和負載，所述功放的輸出端與所述環(huán)形器的輸入端相連，所述負載與所述環(huán)形器的輸出端相連，所述功率負載與所述環(huán)形器的負載端相連，其中:所述環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，其中，N、M均為大于I的整數(shù)。優(yōu)選地，當所述環(huán)形器為N級環(huán)形器時，第一級環(huán)形器的輸入端與所述功放相連，第N級環(huán)形器的輸出端與所述負載相連，第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，所述第一至第N級環(huán)形器的負載端相連后與所述功率負載相連；其中，i+Ι為大于I且小于等于N的整數(shù)。優(yōu)選地，當所述環(huán)形器為N級環(huán)形器時，第一級環(huán)形器的輸入端與所述功放相連，第N級環(huán)形器的輸出端與所述負載相連，第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，所述第一至第N級環(huán)形器的負載端分別與各自的功率負載相連；其中，i+Ι為大于I且小于等于N的整數(shù)。
優(yōu)選地，所述N級環(huán)形器的插損值為0.4-0.6分貝。優(yōu)選地，所述M節(jié)環(huán)形器優(yōu)選為雙節(jié)環(huán)形器。優(yōu)選地，所述M節(jié)環(huán)形器的插損值為0.2-0.3分貝。本發(fā)明實施例還提供了一種環(huán)形器功放電路的設計方法，其特征在于，該方法包括:將功放的輸出端與多環(huán)形器的輸入端相連；將所述多環(huán)形器的輸出端與負載相連；將所述多環(huán)形器的負載端與功率負載相連；其中，所述多環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，N、M均為大于I的整數(shù)。優(yōu)選地，當所述環(huán)形器為N級環(huán)形器時，所述將功放的輸出端與多環(huán)形器的輸入端相連包括:將所述功放的輸出端與第一級環(huán)形器的輸入端相連；所述將所述多環(huán)形器的輸出端與負載相連包括:將所述第N級環(huán)形器的輸出端與所述負載相連；所述將所述多環(huán)形器的負載端與功率負載相連包括:將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，i+Ι為大于I且小于等于N的整數(shù)；將第一至第N級環(huán)形器的負載端相連后與所述功率負載相連。優(yōu)選地，當所述環(huán)形器為N級環(huán)形器時，所述將功放的輸出端與多環(huán)形器的輸入端相連包括:將所述功放的輸出端與第一級環(huán)形器的輸入端相連；所述將所述多環(huán)形器的輸出端與負載相連包括:將所述第N級環(huán)形器的輸出端與所述負載相連；所述將所述多環(huán)形器的負載端與功率負載相連包括:將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，i+Ι為大于I且小于等于N的整數(shù)；將第一至第N級環(huán)形器的負載端分別與各自的功率負載相連。優(yōu)選地，所述M節(jié)環(huán)形器優(yōu)選為雙節(jié)環(huán)形器。上述環(huán)形器功放電路設計方法設計的環(huán)形器功放電路，提高了環(huán)形器的隔離度，對改善功放駐波，保證指標穩(wěn)定，避免功放失配損壞以及提高功放可靠性都具有十分重要的意義。


圖1為現(xiàn)有普通單環(huán)行器功放電路結構示意圖；圖2為本發(fā)明雙環(huán)行器功放電路實施例一的結構示意圖；圖3為本發(fā)明雙環(huán)行器功放電路實施例二的結構示意圖；圖4為本發(fā)明雙節(jié)環(huán)行器實施例的結構示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下文中將結合附圖對本發(fā)明的實施例進行詳細說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。本發(fā)明實施例提供了一種環(huán)形器功放電路，包括功放、環(huán)形器、功率負載和負載，所述功放的輸出端與所述環(huán)形器的輸入端相連，所述負載與所述環(huán)形器的輸出端相連，所述功率負載與所述環(huán)形器的負載端相連，其中:所述環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，其中，N、M均為大于I的整數(shù)。當所述環(huán)形器為N級環(huán)形器時，第一級環(huán)形器的輸入端與所述功放相連，第N級環(huán)形器的輸出端與所述負載相連，第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，所述第一至第N級環(huán)形器的負載端相連后與所述功率負載相連，或者，所述第一至第N級環(huán)形器的負載端分別與各自的功率負載相連；其中，i+Ι為大于I且小于等于N的整數(shù)。如圖2所示，為本發(fā)明雙環(huán)行器功放電路實施例一的結構示意圖，在該電路中，功放在輸出端接兩級環(huán)行器(即雙環(huán)形器)后與負載相連接。具體地，該兩級環(huán)形器中的第一級環(huán)形器的輸入端與所述功放相連，第二級環(huán)形器的輸出端與所述負載相連，第一級環(huán)形器的輸出端與第二級環(huán)形器的輸入端相連，所述第一級和第二級環(huán)形器的負載端相連后與功率負載相連。當然，圖2中的雙級環(huán)形器的結構也可以改變，例如所述第一級和第二級環(huán)形器的負載端分別與各自的功率負載相連，如圖3所示。該電路利用雙環(huán)行器使得功放輸出端和負載(如天線)之間的隔離度提高到了46dB左右，這樣就削弱了因負載的敏感對功放輸出端的影響，保證了指標的穩(wěn)定。其次，雙環(huán)行器結構與單環(huán)行器結構相比，駐波也得到改善。另外，高的隔離度也能夠避免功放失配損壞，可靠性大大提高。且實現(xiàn)比較簡單，在常用的單環(huán)行器結構基礎上，再增加一級，或多級環(huán)行器，在使用多級環(huán)行器結構時，應考慮體積，成本，以及選用低插損的環(huán)行器器件，例如可選擇插損值為0.4-0.6分貝的N級環(huán)形器。另外，上述環(huán)形器也可以采用一些廠家的高隔離度的雙節(jié)環(huán)行器，該雙節(jié)環(huán)形器的結構如圖4所示，該雙節(jié)環(huán)行器的插損值為0.2-0.3分貝。綜上所述，上述環(huán)形器功放電路結構簡單，易于實現(xiàn)，且具有隔離度高，駐波改善情況好，保護功放避免失配損壞能力強，可靠性高的優(yōu)點，尤其適合傳輸功率較大的射頻功率放大電路上的應用。本發(fā)明實施例還提供了一種環(huán)形器功放電路的設計方法，該方法包括:步驟11、將功放的輸出端與多環(huán)形器的輸入端相連；步驟12、將所述多環(huán)形器的輸出端與負載相連；步驟13、將所述多環(huán)形器的負載端與功率負載相連；其中，所述多環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，N、M均為大于I的整數(shù)。其中，當所述環(huán)形器為N級環(huán)形器時，該方法可具體包括:將所述功放的輸出端與第一級環(huán)形器的輸入端相連；將所述第N級環(huán)形器的輸出端與所述負載相連；將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，將第一至第N級環(huán)形器的負載端相連后與所述功率負載相連；或者將所述功放的輸出端與第一級環(huán)形器的輸入端相連；將所述第N級環(huán)形器的輸出端與所述負載相連；將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，將第一至第N級環(huán)形器的負載端分別與各自的功率負載相連；i+l為大于I且小于等于N的整數(shù)。另外，所述M節(jié)環(huán)形器優(yōu)選為高隔離度的雙節(jié)環(huán)形器。設計時還應注意開槽尺寸的合理，安裝時注意螺釘固定和接地良好，以及注意根據功率等級選擇合適的功率負載等。采用上述環(huán)形器功放電路設計方法設計的環(huán)形器功放電路，具有隔離度高，駐波改善情況好，保護功放避免失配損壞能力強，可靠性高的優(yōu)點，尤其適合傳輸功率較大的射頻功率放大電路上的應用。本領域普通技術人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關硬件完成，上述程序可以存儲于計算機可讀存儲介質中，如只讀存儲器、磁盤或光盤等?？蛇x地，上述實施例的全部或部分步驟也可以使用一個或多個集成電路來實現(xiàn)。相應地，上述實施例中的各模塊/單元可以采用硬件的形式實現(xiàn)，也可以采用軟件功能模塊的形式實現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結合。以上實施例僅用以說明本發(fā)明的技術方案而非限制，僅僅參照較佳實施例對本發(fā)明進行了詳細說明。本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的精神和范圍，均應涵蓋在本發(fā)明的權利要求范圍當中。
權利要求
1.一種環(huán)形器功放電路，包括功放、環(huán)形器、功率負載和負載，所述功放的輸出端與所述環(huán)形器的輸入端相連，所述負載與所述環(huán)形器的輸出端相連，所述功率負載與所述環(huán)形器的負載端相連，其特征在于: 所述環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，其中，N、M均為大于I的整數(shù)。
2.根據權利要求1所述的電路，其特征在于: 當所述環(huán)形器為N級環(huán)形器時，第一級環(huán)形器的輸入端與所述功放相連，第N級環(huán)形器的輸出端與所述負載相連，第i級環(huán)形器的輸出端與第(i+1)級環(huán)形器的輸入端相連，所述第一至第N級環(huán)形器的負載端相連后與所述功率負載相連；其中，i+Ι為大于I且小于等于N的整數(shù)。
3.根據權利要求1所述的電路，其特征在于: 當所述環(huán)形器為N級環(huán) 形器時，第一級環(huán)形器的輸入端與所述功放相連，第N級環(huán)形器的輸出端與所述負載相連，第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，所述第一至第N級環(huán)形器的負載端分別與各自的功率負載相連；其中，i+Ι為大于I且小于等于N的整數(shù)。
4.根據權利要求1-3任一權利要求所述的電路，其特征在于: 所述N級環(huán)形器的插損值為0.4-0.6分貝。
5.根據權利要求1所述的電路，其特征在于: 所述M節(jié)環(huán)形器優(yōu)選為雙節(jié)環(huán)形器。
6.根據權利要求5所述的電路，其特征在于: 所述M節(jié)環(huán)形器的插損值為0.2-0.3分貝。
7.一種環(huán)形器功放電路的設計方法，其特征在于，該方法包括: 將功放的輸出端與多環(huán)形器的輸入端相連； 將所述多環(huán)形器的輸出端與負載相連； 將所述多環(huán)形器的負載端與功率負載相連； 其中，所述多環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，N、M均為大于I的整數(shù)。
8.根據權利要求7所述的方法，其特征在于: 當所述環(huán)形器為N級環(huán)形器時， 所述將功放的輸出端與多環(huán)形器的輸入端相連包括: 將所述功放的輸出端與第一級環(huán)形器的輸入端相連； 所述將所述多環(huán)形器的輸出端與負載相連包括: 將所述第N級環(huán)形器的輸出端與所述負載相連； 所述將所述多環(huán)形器的負載端與功率負載相連包括: 將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，i+Ι為大于I且小于等于N的整數(shù)； 將第一至第N級環(huán)形器的負載端相連后與所述功率負載相連。
9.根據權利要求7所述的方法，其特征在于: 當所述環(huán)形器為N級環(huán)形器時， 所述將功放的輸出端與多環(huán)形器的輸入端相連包括: 將所述功放的輸出端與第一級環(huán)形器的輸入端相連；所述將所述多環(huán)形器的輸出端與負載相連包括: 將所述第N級環(huán)形器的輸出端與所述負載相連； 所述將所述多環(huán)形器的負載端與功率負載相連包括: 將第i級環(huán)形器的輸出端與第(i+Ι)級環(huán)形器的輸入端相連，i+Ι為大于I且小于等于N的整數(shù)； 將第一至第N級環(huán)形器的負載端分別與各自的功率負載相連。
10.根據權利要求7所述的方法，其特征在于: 所述M節(jié)環(huán)形器優(yōu)選為雙 節(jié)環(huán)形器。
全文摘要
本發(fā)明提供了一種環(huán)形器功放電路及其設計方法，其中，環(huán)形器功放電路包括功放、環(huán)形器、功率負載和負載，所述功放的輸出端與所述環(huán)形器的輸入端相連，所述負載與所述環(huán)形器的輸出端相連，所述功率負載與所述環(huán)形器的負載端相連，其中所述環(huán)形器為N級環(huán)形器或M節(jié)環(huán)形器，其中，N、M均為大于1的整數(shù)。上述環(huán)形器功放電路設計方法設計的環(huán)形器功放電路，提高了環(huán)形器的隔離度，對改善功放駐波，保證指標穩(wěn)定，避免功放失配損壞以及提高功放可靠性都具有十分重要的意義。
文檔編號H03F3/20GK103187935SQ20111045373
公開日2013年7月3日 申請日期2011年12月30日 優(yōu)先權日2011年12月30日
發(fā)明者陳化璋, 王欣 申請人:中興通訊股份有限公司