本發(fā)明涉及集成電路技術(shù)領(lǐng)域。

背景技術(shù)：

功放是信號發(fā)射通道的核心器件，其工作的可靠性除了功放自身因素的影響外，與功放配套使用的外圍電路的性能也是功放發(fā)揮其高性能的關(guān)鍵因素。功放的外圍電路主要包括功放漏端穩(wěn)壓電路和調(diào)制電路、柵極偏置電路以及5v轉(zhuǎn)-5v電路和負(fù)壓轉(zhuǎn)正壓延時(shí)控制電路。

負(fù)壓轉(zhuǎn)正壓延時(shí)控制電路主要保證功放電路的加電順序，保證偏置電路先正常工作后再開啟大功率mosfet，而斷電時(shí)大功率mosfet的關(guān)斷不能晚于偏置電路的關(guān)斷。傳統(tǒng)的負(fù)壓轉(zhuǎn)正壓延時(shí)控制電路采用上電與斷電延遲時(shí)間相同的結(jié)構(gòu)，此結(jié)構(gòu)雖然實(shí)現(xiàn)方法較簡單，但斷電延遲時(shí)間的存在可能會影響運(yùn)放的正常關(guān)閉；而目前被廣泛應(yīng)用的上電與斷電延時(shí)均可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路的控制電路較為復(fù)雜且設(shè)計(jì)不夠巧妙。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)的不足，提供一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路，電路簡單，且可精確實(shí)現(xiàn)對上電與斷電延遲時(shí)間的分別控制。

為解決上述技術(shù)問題，本發(fā)明所采取的技術(shù)方案是：

一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路，包括負(fù)壓轉(zhuǎn)正壓電路和延時(shí)控制電路，負(fù)壓轉(zhuǎn)正壓電路連接延時(shí)控制電路；所述負(fù)壓轉(zhuǎn)正壓電路包括第一電流源、齊納二極管和第一施密特觸發(fā)器，所述雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路的負(fù)電平輸入信號輸入所述齊納二極管的陽極，所述齊納二極管的陰極分別連接所述第一電流源的電流輸出端和所述第一施密特觸發(fā)器的信號輸入端，用于實(shí)現(xiàn)將所述負(fù)電平輸入信號轉(zhuǎn)換為正電平輸出信號；所述延時(shí)控制電路實(shí)現(xiàn)輸入信號上升沿和/或下降沿的分別延時(shí)可控。

優(yōu)選地，所述延時(shí)控制電路包括反向控制開關(guān)電路、延時(shí)電路、邏輯控制電路和保護(hù)信號，所述保護(hù)信號用于確保在電路工作狀態(tài)穩(wěn)定之前所述延時(shí)控制電路保持穩(wěn)定輸出。

優(yōu)選地，所述反向控制開關(guān)電路包括可控非門，當(dāng)可控非門的輸入端接低電壓時(shí)，輸出端連接至電源端，電源端的電流流入可控非門并從其輸出端流出，所述輸出端的電位由所述電流的大小和所述輸出端連接的負(fù)載電路控制；當(dāng)可控非門的輸入端接高電壓時(shí)，輸出端連接至地，所述輸出端的電位為邏輯“0”。

優(yōu)選地，所述邏輯控制電路包括第二施密特觸發(fā)器、多個(gè)與非門和多個(gè)非門。

優(yōu)選地，所述保護(hù)信號輸入所述與非門。

優(yōu)選地，所述保護(hù)信號為低電平時(shí)，所述雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路工作在非正常狀態(tài)；所述保護(hù)信號為高電平時(shí)，所述雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路工作在正常狀態(tài)時(shí)。

優(yōu)選地，所述保護(hù)信號為欠壓保護(hù)信號、過壓保護(hù)信號、過溫保護(hù)信號或過流保護(hù)信號。

優(yōu)選地，所述雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路包括緩沖器，所述緩沖器設(shè)計(jì)在最后一級，用于驅(qū)動下級電路。

采用上述技術(shù)方案所產(chǎn)生的有益效果在于：本發(fā)明提供一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路，電路簡單，可精確實(shí)現(xiàn)對上電與斷電延遲時(shí)間的分別控制，且電路多為邏輯門電路，靜態(tài)功耗小，具有極高的工藝靈活性和可靠性，可廣泛應(yīng)用于電源管理類集成電路的設(shè)計(jì)中。

附圖說明

圖1是本發(fā)明實(shí)施例1的電路原理圖；

圖2是本發(fā)明實(shí)施例2的電路原理圖；

圖3是實(shí)施例2的輸入與輸出信號示意圖；

圖4是本發(fā)明實(shí)施例3的電路原理圖；

圖5是實(shí)施例3的輸入與輸出信號示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明，但本發(fā)明的保護(hù)范圍不局限于以下所述。

1、實(shí)施例1：

如圖1所示，為本發(fā)明一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路的實(shí)施例1，包括負(fù)壓轉(zhuǎn)正壓電路和延時(shí)控制電路。

其中，負(fù)壓轉(zhuǎn)正壓電路包含電流源、齊納二極管和第一施密特觸發(fā)器，當(dāng)輸入端eni接入負(fù)電平信號時(shí)，經(jīng)齊納二極管鉗位后，在第一施密特觸發(fā)器輸出端得到正電平信號；當(dāng)輸入端eni接入零電平信號時(shí)，在第一施密特觸發(fā)器輸出端仍得到零電平信號，即該結(jié)構(gòu)實(shí)現(xiàn)了將負(fù)電平控制信號轉(zhuǎn)換為正電平控制信號。

延時(shí)控制電路由邏輯電路控制實(shí)現(xiàn)，uv為保護(hù)信號，可為欠壓保護(hù)信號、過壓保護(hù)信號、過溫保護(hù)信號以及過流保護(hù)信號等，uv為低電平表示電路工作在非正常狀態(tài)，輸出端eno輸出低電平信號，電路工作在正常狀態(tài)未產(chǎn)生保護(hù)信號時(shí)uv保持高電平。此外，uv信號另一更重要的作用是上電置位，它能夠確保在電路工作狀態(tài)穩(wěn)定之前，控制延時(shí)的信號不會出現(xiàn)不定態(tài)，進(jìn)而保證上電延遲時(shí)間的有效性。工作狀態(tài)穩(wěn)定后，當(dāng)a點(diǎn)為低電平，b點(diǎn)為高電平時(shí)，電路經(jīng)過可調(diào)的延時(shí)2后，經(jīng)緩沖器在輸出端eno輸出高電平信號；當(dāng)a點(diǎn)為高電平，b點(diǎn)為低電平時(shí)，電路經(jīng)過可調(diào)的延時(shí)1后，經(jīng)緩沖器在輸出端eno輸出低電平信號。

結(jié)合負(fù)壓轉(zhuǎn)正壓電路和延時(shí)控制電路，實(shí)施例1可實(shí)現(xiàn)輸入eni負(fù)電平，經(jīng)可調(diào)延時(shí)2時(shí)間后，輸出eno正電平，而輸入eni零電平，經(jīng)可調(diào)延時(shí)1時(shí)間后，輸出eno零電平，即實(shí)現(xiàn)了雙側(cè)信號邊沿延時(shí)均可調(diào)的負(fù)壓轉(zhuǎn)正壓控制。該技術(shù)方案還可進(jìn)行近一步的拓展，譬如可實(shí)現(xiàn)單邊信號邊沿的延時(shí)可調(diào)，去掉延時(shí)1即可實(shí)現(xiàn)上電延時(shí)可調(diào)且斷電無延時(shí)的負(fù)壓轉(zhuǎn)正壓控制電路；去掉延時(shí)2即可實(shí)現(xiàn)斷電延時(shí)可調(diào)且上電無延時(shí)的負(fù)壓轉(zhuǎn)正壓控制電路。

2、實(shí)施例2

如圖2所示，為本發(fā)明一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路的實(shí)施例2。

圖2中，ibias1與ibias2為ptat電流源，uv為欠壓鎖存的輸出信號，cap為利用充放電實(shí)現(xiàn)延時(shí)的電容，實(shí)施例2為本發(fā)明的一種極端應(yīng)用情況，即上電延時(shí)可調(diào)且斷電無延時(shí)的負(fù)壓轉(zhuǎn)正壓控制電路。

具體的工作過程是：

（1）上電過程。當(dāng)輸入信號en_i由0v下降到-5v時(shí)，b點(diǎn)電位降低，且uv信號在供電電源穩(wěn)定后始終保持邏輯“1”，此時(shí)電流源ibias2有電流流入第一可控非門，c點(diǎn)電位緩慢升高，輸出信號en_o電位也會隨之升高。c與en_o兩點(diǎn)之間的第二施密特觸發(fā)器能夠保證在c點(diǎn)電位達(dá)到第二施密特觸發(fā)器的上閾值電壓之前，輸出en_o保持邏輯“0”，此時(shí)有電流從c點(diǎn)流入第二可控非門，電容cap的正極電壓升高，電容進(jìn)行充電；當(dāng)c點(diǎn)電位超過第二施密特觸發(fā)器的上閾值電壓后，輸出en_o電位迅速變?yōu)檫壿嫛?”，此時(shí)第二可控非門的輸出端電位為邏輯“0”，電容cap的正極電壓瞬間降低，電容進(jìn)行放電。在此過程中，輸出信號en_o由0v上升至5v時(shí)與輸入信號en_i之間存在一定延遲，該延遲時(shí)間等于c點(diǎn)電位達(dá)到第二施密特觸發(fā)器上閾值電壓的時(shí)間即電容cap的充電時(shí)間。

（2）斷電過程。當(dāng)輸入信號en_i由-5v上升到0v時(shí)，b點(diǎn)電位上升，電流源ibias2無電流流入第一可控非門，此時(shí)c點(diǎn)電位迅速降低變?yōu)檫壿嫛?”，輸出en_o電位也會隨之降低，由邏輯“1”瞬間降為邏輯“0”，且在c點(diǎn)電位下降到第二施密特觸發(fā)器的下閾值電壓之前，輸出en_o電位高于c點(diǎn)電位，故經(jīng)第二可控非門輸出后為0，電容cap不進(jìn)行充放電。在此過程中，輸出信號en_o由5v下降到0v，且與輸入信號en_i之間存在非常短暫的延遲，該延遲時(shí)間主要由各級邏輯門造成的，時(shí)間較短。

（3）保護(hù)機(jī)制。兩個(gè)uv信號在電路中起到一定的保護(hù)作用。其保護(hù)是在當(dāng)電源電壓值很小，而存在輸入信號時(shí)，即在電路工作狀態(tài)不穩(wěn)定的情況下，uv信號可將產(chǎn)生的信號進(jìn)行鎖存，不產(chǎn)生輸出，保證后續(xù)電路邏輯正確。此外，uv信號的另一重要作用是上電置位。前端的uv信號能夠確保在電路工作狀態(tài)穩(wěn)定之前，電容不會進(jìn)行充放電，進(jìn)而保證延遲時(shí)間計(jì)算的準(zhǔn)確性；后端的uv信號能夠確保在電路工作狀態(tài)穩(wěn)定之前，電容已連接至c點(diǎn)，進(jìn)而保證上電延遲時(shí)間的有效性。

實(shí)施例2中，電路的輸入信號與輸出信號波形如圖3所示。當(dāng)電路結(jié)構(gòu)固定后，上電延遲時(shí)間僅取決于電容cap的容值以及電流源ibias2的電流大小。

3、實(shí)施例3

如圖4所示，為本發(fā)明一種雙側(cè)信號邊沿延時(shí)可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路的實(shí)施例3。

圖4中的電路為本發(fā)明更為全面的應(yīng)用情況，即上電延時(shí)與斷電延時(shí)均可調(diào)的負(fù)壓轉(zhuǎn)正壓控制電路。具體工作過程與實(shí)施例2相似，電路的輸入信號與輸出信號波形如圖5所示，當(dāng)電路結(jié)構(gòu)固定后，上電延遲時(shí)間t1取決于電容cap1的容值以及電流源ibias2的電流大小，斷電延遲時(shí)間t2取決于電容cap2的容值以及電流源ibias2的電流大小。

采用上述技術(shù)方案后，電路簡單，可精確實(shí)現(xiàn)對上電與斷電延遲時(shí)間的分別控制，且實(shí)現(xiàn)電路多為邏輯門電路，靜態(tài)功耗小，具有極高的工藝靈活性和可靠性，可廣泛應(yīng)用于電源管理類集成電路的設(shè)計(jì)中。