專利名稱:用于生成斜坡信號的全集成電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及集成電路,并且更特別地,涉及配置用于生成斜坡信號的集成電路。
背景技術(shù):
用于生成斜坡信號(例如用于軟起動電路中)的電路在本領(lǐng)域中是公知的。這些電路可以包括電容器,但在很多情況下電容器具有不容易集成的尺寸。在本領(lǐng)域中需要可以全集成的斜坡發(fā)生器電路。現(xiàn)有技術(shù)的斜坡發(fā)生器電路通常還限于單一的(固定的)斜坡斜率。在本領(lǐng)域中需要支持可調(diào)斜坡斜率的斜坡發(fā)生器電路。
發(fā)明內(nèi)容
在一個實施例中,一種電路包括:第一電流發(fā)生器,稱合在第一參考電壓節(jié)點與第一中間節(jié)點之間;第一晶體管源極-漏極,耦合在第一中間節(jié)點與第二中間節(jié)點之間;第二晶體管源極-漏極,耦合在第一中間節(jié)點與輸出節(jié)點之間;以及緩沖器電路,具有耦合到第二中間節(jié)點的輸入和耦合到輸出節(jié)點的輸出;第一電容,耦合在第二中間節(jié)點與第二參考電壓節(jié)點之間。第一晶體管具有耦合用于接收周期信號的柵極并且第二晶體管具有耦合用于接收周期信號的互補信號的柵極。在一個實施例中,配置用于生成周期信號的發(fā)生器電路包括:邏輯電路,配置用于感測時鐘信號的邊緣并將輸出周期信號從第一邏輯狀態(tài)改變?yōu)榈诙壿嫚顟B(tài),并且進一步可操作用于對復(fù)位信號進行響應(yīng)并將輸出周期信號從第二邏輯狀態(tài)改變回第一邏輯狀態(tài);以及定時電路,配置用于生成復(fù)位信號。在一個實施例中,定時電路包括:第二電流發(fā)生器,耦合在第一參考電壓節(jié)點與第三中間節(jié)點之間;第三晶體管源極-漏極,耦合在第三中間節(jié)點與第二參考電壓節(jié)點之間,所述第三晶體管具有配置用于接收周期信號的柵極;第二電容,耦合在第三中間節(jié)點與第二參考電壓節(jié)點之間;以及第一比較器電路,具有耦合到第三中間節(jié)點的第一輸入、配置用于接收第一閾值的第二輸入以及配置用于生成復(fù)位信號的輸出。在一個實施例中,該電路進一步包括:第四晶體管源極-漏極,耦合在第二中間節(jié)點與第二參考電壓節(jié)點之間;以及第二比較器電路,具有耦合到輸出節(jié)點的第一輸入、配置用于接收第二閾值的第二輸入以及配置用于生成用于施加到第四晶體管的柵極的信號的輸出。在一個實施例中,一種電路包括:第一電容器;第一晶體管;第一電流發(fā)生器,可操作用于通過第一晶體管向第一電容器提供電流,其中第一晶體管由周期信號的互補信號進行柵極控制;緩沖器,配置用于將存儲在第一電容器上的斜坡電壓緩沖到輸出節(jié)點作為斜坡輸出信號;第二晶體管,配置用于將輸出節(jié)點耦合到第一電流發(fā)生器,其中第二晶體管由周期信號進行柵極控制;觸發(fā)器,具有配置用于從輸入時鐘信號和復(fù)位信號生成周期信號的輸出;第二電流源;第二電容器,由第二電流源充電;第三晶體管,配置用于響應(yīng)于周期信號而使第二電容器放電;以及比較器電路,可操作用于將第二電容器上的電壓與參考量進行比較并生成復(fù)位信號。
為了更好地理解實施例,現(xiàn)在將僅通過示例的方式參考附圖,其中:圖1是斜坡發(fā)生器電路的電路圖;圖2是圖示了圖1的電路的操作的時序圖;圖3圖示了用于由圖1的電路所產(chǎn)生的斜坡信號的輸出波形;圖4是支持生成鋸齒波形的斜坡發(fā)生器電路的電路圖;圖5是斜坡發(fā)生器電路的替代性實施例的電路圖;以及圖6是圖示了圖5的電路的操作的定時圖。
具體實施例方式現(xiàn)在參考圖1,其是斜坡發(fā)生器電路10的電路圖。電路10包括接收時鐘信號Fsw的輸入節(jié)點12。可編程除法電路14對時鐘信號Fsw進行分割以生成線路16上的分割后的時鐘信號CLK。可編程除法電路14實現(xiàn)了除以η的時鐘分割??刂齐娐?8供應(yīng)具有除數(shù)η值的可編程除法電路14,其中除數(shù)η值可由控制電路選擇。正如下面將更詳細地討論的那樣,對除數(shù)η值的選擇設(shè)置了由電路10輸出的所生成的斜坡信號的斜率。電路10進一步包括觸發(fā)器電路20。優(yōu)選的實現(xiàn)將D型觸發(fā)器用于觸發(fā)器電路20。D型觸發(fā)器電路20的數(shù)據(jù)“D”輸入連接到與第一參考電壓(在此情況下是高參考電壓Vdd)相關(guān)聯(lián)的節(jié)點。D型觸發(fā)器電路20的清零“CLR”輸入接收線路22上的復(fù)位信號。D型觸發(fā)器電路20的時鐘“>”輸入接收線路16上的分割后的時鐘信號CLK。D型觸發(fā)器電路20包括標記為“Q”和的兩個輸出。在所示出的電路的配置中,D型觸發(fā)器電路20的^輸出處的輸出信號是脈沖地產(chǎn)生與分割后的時鐘信號CLK的前緣一致的邏輯低的信號“chgb”。信號chgb中的每個低脈沖的長度由線路22上的復(fù)位信號確定。當復(fù)位信號轉(zhuǎn)變?yōu)檫壿嫺?響應(yīng)于下面要描述的情況)時,D型觸發(fā)器電路20被復(fù)位并且&輸出信號chgb返回到邏輯高。因此,D型觸發(fā)器電路20用作傳感電路,該傳感電路可操作用于感測分割后的時鐘信號CLK的前緣并響應(yīng)于該檢測而產(chǎn)生脈沖信號,該脈沖信號通過收到復(fù)位信號而終止。D型觸發(fā)器電路20的Q輸出產(chǎn)生與在β輸出處的信號chgb互補的信號。Q輸出和Q輸出處的信號未在電路10中使用。此外,D型觸發(fā)器電路20的“SET”輸入未在電路10中使用。
電路10進一步包括第一電流源24,該第一電流源24連接到Vdd參考電壓節(jié)點并配置用于輸出電流Ιο。將電流1供應(yīng)給節(jié)點26。N溝道MOS晶體管28的漏極端子耦合到節(jié)點26。晶體管28的源極端子連接到與第二參考電壓(在此情況下是低參考電壓,諸如接地)相關(guān)聯(lián)的節(jié)點。晶體管28的柵極耦合用于從D型觸發(fā)器電路20的。輸出接收信號chgb。第一電容器CO耦合在節(jié)點26與接地參考電壓節(jié)點之間。電路10還包括電壓比較器電路30。電壓比較器電路30的正輸入端耦合用于接收在節(jié)點26處供應(yīng)的電壓信號Vsaw。電壓Vsaw相應(yīng)地是跨第一電容器CO的極板而存儲的電壓。電壓比較器電路的負輸入端耦合用于接收由參考電壓發(fā)生器電路32供應(yīng)的參考電壓信號Vref (比較閾值)。電壓比較器電路30的輸出耦合到線路22,因此電壓比較器電路生成并輸出復(fù)位信號,該復(fù)位信號被施加到D型觸發(fā)器電路20的清零CLR輸入。第一電流源24、晶體管28、電容器CO、電壓比較器電路30以及參考電壓發(fā)生器電路32—起用作配置用于設(shè)置周期信號chgb內(nèi)的脈沖的長度(寬度)的定時電路。對參考電壓Vref的值、電容器CO的值以及電流Itl的選擇共同影響用于信號chgb的脈沖寬度的設(shè)置。電路10進一步包括第二電流源34,該第二電流源34連接到Vdd參考電壓節(jié)點并配置用于輸出電流1:。將電流I1供應(yīng)給節(jié)點36。N溝道MOS晶體管38的漏極端子耦合到節(jié)點36。晶體管38的源極端子連接到節(jié)點40 (在節(jié)點40處,生成輸出(經(jīng)緩沖的)斜坡信號ss_buf)。晶體管38的柵極端子稱合用于從D型觸發(fā)器電路20的g輸出接收信號chgb。N溝道MOS晶體管42的漏極端子耦合到節(jié)點36。晶體管38的源極端子連接到節(jié)點44 (在節(jié)點44處,生成未緩沖的斜坡信號ss)。晶體管42的柵極端子耦合用于接收信號chg。如圖所不,信號chg由反相電路46生成,該反相電路46具有稱合用于從D型觸發(fā)器電路20的0輸出接收信號chgb的輸入。反相電路46的作用是在chgb信號與chg信號的切換時刻之間引入微小的延遲。如果不需要該延遲,則可以作為替代地從D型觸發(fā)器電路20的Q輸出獲得信號chg??梢栽赾hgb信號與晶體管38和42的柵極之間添加附加的電路,以便用于減小電荷注入和解決時鐘饋通的目的。節(jié)點44經(jīng)由非反相緩沖器電路48耦合到節(jié)點40,該非反相緩沖器電路48具有耦合到節(jié)點44的輸入和耦合到節(jié)點40的輸出。第二電容器Cl耦合在節(jié)點44與接地參考電壓節(jié)點之間。第二電流源34、晶體管38、晶體管42、反相電路46以及電容器Cl 一起用作可響應(yīng)于所接收的周期信號chgb而操作以產(chǎn)生斜坡電壓信號的連續(xù)模式充電電路。現(xiàn)在將參考圖2中示出的時序圖來描述電路10的操作。接收時鐘信號Fsw??删幊坛娐?4對時鐘信號Fsw進行分割以生成分割后的時鐘信號CLK(具有值Fsw/n)。在圖2中所圖示的示例中,n = 8。當由D型觸發(fā)器電路20的&輸出生成的chgb信號為邏輯高時,晶體管28被接通并且這將第一電容器旁路到接地。節(jié)點26處的Vsaw電壓相應(yīng)地被接地。然而,與D型觸發(fā)器電路20對CLK信號的上升邊緣(100)的檢測一致,由D型觸發(fā)器電路20的&輸出生成的chgb信號變?yōu)獒尫庞删w管28提供的旁路的邏輯低(102),并且使得第一電流Itl可以對電容器CO充電。從恒流源對電容器CO的該充電產(chǎn)生了 Vsaw電壓的線性增加(參考標號104)。比較器30將Vsaw電壓與參考電壓Vref進行比較。當Vsaw電壓達到參考電壓Vref (比較閾值)時,比較器30的輸出改變狀態(tài)并且復(fù)位信號被施加到D型觸發(fā)器電路20的CLR輸入。這使得D型觸發(fā)器電路20的。輸出的狀態(tài)從邏輯低改變到邏輯高(chgb信號參考標號106)。然后,晶體管28接通并將Vsaw電壓鉗位到接地(參考標號108)。因此,將理解前述操作以生成周期信號chgb,該周期信號chgb的占空比由第一電流I。、電容器CO的電容以及參考電壓Vref (比較閾值)的值確定。周期信號Chgb的周期由時鐘信號Fsw的速率和所選擇的除數(shù)值n確定。當D型觸發(fā)器電路20的。輸出(信號chgb)的狀態(tài)從邏輯高改變到邏輯低(參考標號102)時,信號chg的狀態(tài)由于反相器的操作而從邏輯低改變到邏輯高(參考標號110)(具有圖2中未示出的微小延遲)。當信號chg變?yōu)楦邥r,這接通晶體管42并且使得第二電流I1可以對電容器Cl充電。從恒流源對電容器Cl的該充電產(chǎn)生了節(jié)點44處的ss電壓的線性增加(參考標號112)。緩沖器48將ss電壓從節(jié)點44傳遞到節(jié)點40處的ss_buf輸出。在該時間期間,信號chgb為邏輯低,因此晶體管38被關(guān)斷(其將節(jié)點40從第二電流源斷開)。當D型觸發(fā)器電路20的^輸出(信號chgb)的狀態(tài)隨后從邏輯低改變到邏輯高(參考標號106)時,信號chg的狀態(tài)從邏輯高改變到邏輯低(參考標號114)。此時,晶體管42關(guān)斷(從而將節(jié)點44和第二電容器Cl從第二電流源斷開),并且晶體管38接通(從而將節(jié)點40連接到第二電流源)。由晶體管38形成的連接將SS(SS_buf)電壓施加到節(jié)點36。這使得第二電流源可以在“連續(xù)模式”下操作并可以減小節(jié)點44處的由于晶體管切換操作而引起的尖峰和噪聲。然后,重復(fù)前述過程,因為信號chgb和chg是周期性的。重要的并且與針對第一電容器CO的操作不同的是,在每個循環(huán)之后沒有使第二電容器Cl放電的操作。相反,節(jié)點44處的ss電壓將基本上被電容器Cl維持(參考標號116)(當信號chgb為邏輯高并且信號chg為邏輯低時)。隨著過程的每次重復(fù),由于信號chgb和chg的循環(huán),晶體管42被接通以使得第二電流源可以將附加的電流提供給節(jié)點44,以便存儲在電容器Cl中并從而增加(參考標號112)節(jié)點44處的ss電壓。利用信號ss在節(jié)點42處產(chǎn)生階梯狀增加的電壓,并且利用信號ss_buf在電路 10的輸出處產(chǎn)生階梯狀增加的電壓。該作用基本上在于從電路中產(chǎn)生高度線性增加的電壓斜坡信號(一般地由虛線118表示)。輸出信號ss_buf將繼續(xù)增加,直到達到用于該電路的電源電壓Vdd為止??梢詫dd電壓的值改變?yōu)榫哂序?qū)動器能力的任何參考電壓值。通過匹配第一電流源和第二電流源,并且進一步通過匹配第一電容器和第二電容器,可以保證電路在操作中在用于周期信號chgb的每個循環(huán)中將產(chǎn)生ss_buf輸出電壓的基本上恒定的增加。因此,電路10將不受工藝角的影響。當比較器30中的延遲最小化時,電路10的操作是最佳的。作為示例性實現(xiàn),已經(jīng)利用等于20 μ A的第一電流I。、等于0.5 μ A的第二電流I1'等于2pF的CO以及等于40pF的Cl來對電路10進行了測試。本領(lǐng)域技術(shù)人員應(yīng)當認識至IJ,示例性電容值使得可以將電容器與另一個電路集成,因此避免了對外部電容器連接的需要。這一示例性配置中的電路進行周期信號chgb的800次循環(huán)來使ss_buf信號斜升以達到其最終電壓。另外,電路10相對來說不受操作溫度改變的影響。圖3示出了在三個不同溫度(-40,25和150度)生成輸出信號ss_buf時電路10的基本上一樣的性能??鐪囟确秶男鄙龝r間的偏差大約為255 μ sec。應(yīng)當注意,改變時鐘除數(shù)η會產(chǎn)生斜坡斜率的對應(yīng)改變。通過控制電路18所選擇的η的值越小,斜坡斜率值越大。電路10的優(yōu)選用途是作為用于軟起動電路功能性中的一次斜坡發(fā)生器電路,其中輸出ss_buf信號是用于在啟動時必須斜升的下游電路的電源電壓。然而,應(yīng)當認識到,電路10可以具有其他用途。此外,雖然在圖1中圖示為生成一次斜坡信號,但本領(lǐng)域技術(shù)人員應(yīng)當理解,該電路可以用作鋸齒波形發(fā)生器。參考圖4。在這種實現(xiàn)中,可以跨第二電容器Cl添加旁路晶體管50,并且該旁路晶體管50被比較器52功能性(類似于用比較器30示出的那樣)驅(qū)使以在每次ss_buf信號斜坡電壓達到由電壓參考54(比較閾值)設(shè)置的特定閾值時使由電容器Cl所存儲的電壓放電。此外,在該鋸齒波形發(fā)生器實現(xiàn)中,可以使用控制電路來通過改變除數(shù)n值而調(diào)節(jié)第二電容器處存儲的增加的電壓的斜率。雖然以上針對生成上升斜坡信號而進行了描述,但本發(fā)明并不因此受限,并且在此描述的概念和實現(xiàn)可以作為替代地用于生成下降的斜坡信號。作為對使為了生成上升斜坡而提供的電容器充電的替代,這種配置將取而代之地操作用于使電容器放電。換言之,該電路將操作用于生成固定脈沖信號以使電容器放電。這種配置在圖5中示出,其中類似的參考標號指代相同或類似的部分。至于差異,圖5的電路包括操作用作耦合在中間節(jié)點136與更低的電壓參考(接地)之間的電流吸收器的電流源134??梢酝ㄟ^如圖所示的電流鏡像布置來實現(xiàn)電流源134。晶體管142源極-漏極耦合在中間節(jié)點136與節(jié)點44 (在節(jié)點44處,生成未緩沖的斜坡信號ss)之間。晶體管142的柵極端子耦合用于從D型觸發(fā)器電路20的&輸出接收信號chgb。晶體管138源極-漏極耦合在中間節(jié)點136與節(jié)點140 (在節(jié)點140處,生成經(jīng)緩沖的斜坡信號ss_buf)之間。晶體管138的柵極端子耦合用于從D型觸發(fā)器電路20的。輸出接收信號chgb。如圖所示,信號chgb由反相電路46生成,該反相電路46具有稱合用于從D型觸發(fā)器電路20的0輸出接收信號chg的輸入。晶體管160源極-漏極耦合在節(jié)點144與更高的參考電壓(Vdd)之間。晶體管160的柵極端子耦合用于接收控制信號“short”,該控制信號“short”在對電容器Cl充電的循環(huán)開始時接通晶體管160并且在節(jié)點140處產(chǎn)生高輸出。然后,該“short”信號關(guān)斷晶體管160,并且該電路操作用于在輸出節(jié)點140處產(chǎn)生負斜坡。參考圖6中示出的時序圖,可以更好地理解圖5的電路的操作。一般操作類似于圖1的電路的操作(參考圖2),只不過周期信號chgb和chg的作用是控制電容器Cl的臺階狀放電(而不是如圖1的電路操作中那樣增加)。同樣,圖5中的電路類似于圖1中的電路以連續(xù)模式操作。控制電路18對n的選擇實現(xiàn)對下降斜坡信號的斜率的控制。此外,雖然在圖5中圖示為生成一次斜坡信號,但本領(lǐng)域技術(shù)人員應(yīng)當理解,該電路可以用作鋸齒波形發(fā)生器。在這種實現(xiàn)中,傳感電路將操作用于感測輸出信號下降到閾值以下,并且響應(yīng)于此而激活控制信號“short”以接通晶體管160并通過將電容器Cl充電回到更高的參考電壓而開始新的循環(huán)。用于這種操作的電路將類似于圖4中示出的比較器和控制反饋電路,只不過比較操作將配置用于感測輸出信號下降到閾值以下。應(yīng)當理解,實現(xiàn)為上升斜坡發(fā)生器的電路可以用于降壓和升壓軟起動電路中。應(yīng)當進一步理解,實現(xiàn)為下降斜坡發(fā)生器的電路可以用于降壓和升壓軟起動電路中。前述描述已經(jīng)通過示例性和非限制性示例的方式提供了對本發(fā)明示例性實施例的完整和信息豐富的描述。然而,當結(jié)合附圖和所附權(quán)利要求書而閱讀時,考慮到前述描述,各種修改和調(diào)整對于本領(lǐng)域技術(shù)人員可以變得明顯。然而,對本發(fā)明的闡述的所有這種和類似的修改仍將在所附權(quán)利要求書中所限定的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種電路,包括: 第一電流發(fā)生器,耦合在第一參考電壓節(jié)點與第一中間節(jié)點之間; 第一晶體管源極-漏極,耦合在所述第一中間節(jié)點與第二中間節(jié)點之間; 第二晶體管源極-漏極,耦合在所述第一中間節(jié)點與輸出節(jié)點之間; 緩沖器電路,具有耦合到所述第二中間節(jié)點的輸入和耦合到所述輸出節(jié)點的輸出;以及 第一電容,耦合在所述第二中間節(jié)點與第二參考電壓節(jié)點之間; 其中所述第一晶體管具有耦合用于接收周期信號的柵極并且所述第二晶體管具有耦合用于接收所述周期信號的互補信號的柵極。
2.根據(jù)權(quán)利要求1的電路,進一步包括配置用于生成所述周期信號的互補信號的反相電路。
3.根據(jù)權(quán)利要求1的電路,進一步包括配置用于生成所述周期信號的發(fā)生器電路,所述發(fā)生器電路包括: 邏輯電路,配置用于感測時鐘信號的邊緣并將所述周期信號從第一邏輯狀態(tài)改變?yōu)榈诙壿嫚顟B(tài),并且進一步可操作用于對復(fù)位信號進行響應(yīng)并將所述周期信號從所述第二邏輯狀態(tài)改變回所述第一邏輯狀態(tài);以及定時電路,配置用于生成所述復(fù)位信號。
4.根據(jù)權(quán)利要求3的電路,其中所述邏輯電路包括觸發(fā)器電路,所述觸發(fā)器電路具有配置用于接收所述時鐘信號的時鐘輸入、配置用于生成所述周期信號的輸出以及配置用于接收所述復(fù)位信號的復(fù)位輸入。
5.根據(jù)權(quán)利要求4的電路,進一步包括: 除法電路,所述除法電路具有輸入和輸出,該輸入配置用于接收源時鐘信號,該輸出配置用于將所述時鐘信號生成為所述源時鐘信號的除以η的版本,以便施加到所述時鐘輸入。
6.根據(jù)權(quán)利要求5的電路,進一步包括配置用于向所述除法電路供應(yīng)η的值的控制電路。
7.根據(jù)權(quán)利要求4的電路,其中所述觸發(fā)器電路包括D型觸發(fā)器。
8.根據(jù)權(quán)利要求3的電路,其中所述定時電路包括: 第二電流發(fā)生器,耦合在所述第一參考電壓節(jié)點與第三中間節(jié)點之間; 第三晶體管源極-漏極,耦合在所述第三中間節(jié)點與所述第二參考電壓節(jié)點之間,所述第三晶體管具有配置用于接收所述周期信號的柵極; 第二電容,耦合在所述第三中間節(jié)點與所述第二參考電壓節(jié)點之間;以及第一比較器電路,具有耦合到所述第三中間節(jié)點的第一輸入、配置用于接收第一閾值的第二輸入以及配置用于生成所述復(fù)位信號的輸出。
9.根據(jù)權(quán)利要求3的電路,進一步包括: 除法電路,所述除法電路具有輸入和輸出,該輸入配置用于接收源時鐘信號,該輸出配置用于將所述時鐘信號生成為所述源時鐘信號的除以η的版本。
10.根據(jù)權(quán)利要求9的電路,進一步包括配置用于向所述除法電路供應(yīng)η的值的控制電路。
11.根據(jù)權(quán)利要求1的電路,進一步包括: 第四晶體管源極-漏極,耦合在所述第二中間節(jié)點與所述第二參考電壓節(jié)點之間;以及 第二比較器電路,具有耦合到所述輸出節(jié)點的第一輸入、配置用于接收第二閾值的第二輸入以及配置用于生成用于施加到所述第四晶體管的柵極的信號的輸出。
12.—種電路,包括: 邏輯電路,配置用于感測時鐘信號的邊緣并將輸出周期信號從第一邏輯狀態(tài)改變?yōu)榈诙壿嫚顟B(tài),并且進一步可操作用于對復(fù)位信號進行響應(yīng)并將所述輸出周期信號從所述第二邏輯狀態(tài)改變回所述第一邏輯狀態(tài);以及定時電路,配置用于生成所述復(fù)位信號。
13.根據(jù)權(quán)利要求12的電路,其中所述邏輯電路包括觸發(fā)器電路,所述觸發(fā)器電路具有配置用于接收所述時鐘信號的時鐘輸入、配置用于生成所述周期信號的輸出以及配置用于接收所述復(fù)位信號的復(fù)位輸入。
14.根據(jù)權(quán)利要求13的電路,進一步包括: 除法電路,所述除法電路具有輸入和輸出,該輸入配置用于接收源時鐘信號,該輸出配置用于將所述時鐘信號生成為所述源時鐘信號的除以n的版本,以便施加到所述時鐘輸入。
15.根據(jù)權(quán)利要求14的電路,進一步包括配置用于向所述除法電路供應(yīng)n的值的控制電路。
16.根據(jù)權(quán)利要求13 的電路,其中所述觸發(fā)器電路包括D型觸發(fā)器。
17.根據(jù)權(quán)利要求12的電路,其中所述定時電路包括: 第一電流發(fā)生器,耦合在第一參考電壓節(jié)點與第一中間節(jié)點之間; 第一晶體管源極-漏極,耦合在所述第一中間節(jié)點與第二參考電壓節(jié)點之間,所述第一晶體管具有配置用于接收所述周期信號的柵極; 第一電容,耦合在所述第一中間節(jié)點與所述第二參考電壓節(jié)點之間;以及第一比較器電路,具有耦合到所述第一中間節(jié)點的第一輸入、配置用于接收第一閾值的第二輸入以及配置用于生成所述復(fù)位信號的輸出。
18.根據(jù)權(quán)利要求17的電路,進一步包括: 第二電流發(fā)生器,耦合在所述第一參考電壓節(jié)點與第二中間節(jié)點之間; 第二晶體管源極-漏極,耦合在所述第二中間節(jié)點與第三中間節(jié)點之間; 第三晶體管源極-漏極,耦合在所述第二中間節(jié)點與輸出節(jié)點之間; 緩沖器電路,具有耦合到所述第三中間節(jié)點的輸入和耦合到所述輸出節(jié)點的輸出; 第二電容,耦合在所述第三中間節(jié)點與所述第二參考電壓節(jié)點之間; 其中所述第二晶體管具有耦合用于接收所述周期信號的柵極并且所述第三晶體管具有耦合用于接收所述周期信號的互補信號的柵極。
19.根據(jù)權(quán)利要求18的電路,進一步包括配置用于生成所述周期信號的互補信號的反相電路。
20.根據(jù)權(quán)利要求18的電路,進一步包括: 第四晶體管源極-漏極,耦合在所述第二中間節(jié)點與所述第二參考電壓節(jié)點之間;以及 第二比較器電路,具有耦合到所述輸出節(jié)點的第一輸入、配置用于接收第二閾值的第二輸入以及配置用于生成用于施加到所述第四晶體管的柵極的信號的輸出。
21.根據(jù)權(quán)利要求12的電路,進一步包括: 除法電路,所述除法電路具有輸入和輸出,該輸入配置用于接收源時鐘信號,該輸出配置用于將所述時鐘信號生成為所述源時鐘信號的除以η的版本。
22.根據(jù)權(quán)利要求21的電路,進一步包括配置用于向所述除法電路供應(yīng)η的值的控制電路。
23.—種電路,包括: 第一電容器; 第一晶體管; 第一電流發(fā)生器,可操作用于通過所述第一晶體管向所述第一電容器提供電流,其中所述第一晶體管由周期信號的互補信號進行柵極控制; 緩沖器,配置用于將存儲在所述第一電容器上的斜坡電壓緩沖到輸出節(jié)點作為斜坡輸出信號; 第二晶體管,配置用于將所述輸出節(jié)點耦合到所述第一電流發(fā)生器,其中所述第二晶體管由所述周期信號進行柵極控制; 觸發(fā)器,具有配置用于從輸入時鐘信號和復(fù)位信號生成所述周期信號的輸出; 第二電流源; 第二電容器,由所述第二電流源充電; 第三晶體管,配置用于響應(yīng)于所述周期信號而使所述第二電容器放電;以及 比較器電路,可操作用于將所述第二電容器上的電壓與參考量進行比較并生成所述復(fù)位信號。
24.根據(jù)權(quán)利要求23的電路,進一步包括: 除法電路,所述除法電路具有輸入和輸出,該輸入配置用于接收源時鐘信號,該輸出配置用于將所述輸入時鐘信號生成為所述源時鐘信號的除以η的版本。
25.根據(jù)權(quán)利要求24的電路,進一步包括配置用于向所述除法電路供應(yīng)η的值的控制電路。
全文摘要
本發(fā)明涉及用于生成斜坡信號的全集成電路。一種全集成斜坡發(fā)生器電路包括第一電流發(fā)生器,該第一電流發(fā)生器通過第一晶體管向第一電容器提供電流,該第一晶體管由周期信號的互補信號進行柵極控制。存儲在所述第一電容器上的斜坡電壓被緩沖到輸出節(jié)點作為斜坡輸出信號。第二晶體管將輸出節(jié)點耦合到第一電流發(fā)生器并且由周期信號進行柵極控制。周期信號在接收輸入時鐘信號和復(fù)位信號的觸發(fā)器的輸出處生成。復(fù)位信號由可操作用于將第二電容器上的電壓與參考量進行比較的比較器電路而生成。第二電容器由第二電流源充電,并通過由周期信號進行柵極控制的第三晶體管放電。
文檔編號H03K4/02GK103187951SQ20111046195
公開日2013年7月3日 申請日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者黃濤濤, 王蒙 申請人:意法半導(dǎo)體研發(fā)(深圳)有限公司