專利名稱：德爾塔西格瑪調(diào)制器、積分器、及無線通信裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及搭載了積分器的德爾塔西格瑪調(diào)制器。
背景技術(shù)：
現(xiàn)在，作為Α/D變換器而廣泛使用德爾塔西格瑪調(diào)制器。利用了德爾塔西格瑪調(diào)制器的Α/D變換器通過噪聲整形技術(shù)及過采樣技術(shù)，較之尼奎斯特(Nyquist)Α/D變換器而具有高精度且低功耗的特征。其中，連續(xù)時間型德爾塔西格瑪調(diào)制器在頻帶及動作速度方面尤為優(yōu)異。在一般的連續(xù)時間型德爾塔西格瑪調(diào)制器中，輸入信號通過級聯(lián)連接的多個模擬積分器(連續(xù)時間型濾波器)之后由量化器進(jìn)行量化。并且，量化器的輸出由D/Α變換器變換為模擬電流信號之后向積分器進(jìn)行負(fù)反饋(例如，參照非專利文獻(xiàn)1、2)。為了提高德爾塔西格瑪調(diào)制器的精度，需要提高連續(xù)時間型濾波器的級數(shù)從而去除量化噪聲。其中只要對與濾波器級數(shù)相應(yīng)個數(shù)的積分器進(jìn)行級聯(lián)連接即可，但是卻需要更多的運(yùn)算放大器，從而引起了功耗及芯片面積增大的問題。因此，希望在德爾塔西格瑪調(diào)制器中使用由一個運(yùn)算放大器實現(xiàn)高次的傳輸函數(shù)的積分器。為此，通過在運(yùn)算放大器的反相輸入部分及負(fù)反饋部分分別設(shè)置高次的RC低通濾波器及RC高通濾波器，從而構(gòu)成以一個運(yùn)算放大器來發(fā)揮高次的積分特性的積分器，進(jìn)而通過將量化器的輸出負(fù)反饋至各濾波器的各中間節(jié)點(diǎn)，從而實現(xiàn)了小型且低功耗的德爾塔西格瑪調(diào)制器(例如，參照專利文獻(xiàn)I)。在先技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1:國際公開第2009/133653號單行本非專利文獻(xiàn)非專利文獻(xiàn)1:Steven R.Norsworthy, Richard Schereier and GaborC.Temes, " Delta-Sigma Data Converters Theory, Design, and Simulation, " IEEEpress，1997，pp.1-6非專利文獻(xiàn)2:Η.Inose，Υ.Yasuda，" A Unity Bit Coding Method by NegativeFeedback，" Proceedings of the IEEE，Vol.51，N0.11，Nov.1963，pp.1524-153
發(fā)明內(nèi)容
發(fā)明要解決的課題在上述改良型的德爾塔西格瑪調(diào)制器中，為了獲得高次的積分特性，在運(yùn)算放大器的反相輸入部分需要高次的RC低通濾波器。但是，由于電容元件的面積大，因此積分器、甚至德爾塔西格瑪調(diào)制器整體的電路面積會變大。此外，不僅需要多個向RC低通濾波器的中間節(jié)點(diǎn)負(fù)反饋量化器的輸出的D/Α變換器，而且與電位不穩(wěn)定的中間節(jié)點(diǎn)連接的D/Α變換器的設(shè)計也較為困難。
鑒于上述問題，本發(fā)明的課題在于提供一種更小型且低功耗的德爾塔西格瑪調(diào)制器。此外，本發(fā)明的課題還在于提供一種適合于這種德爾塔西格瑪調(diào)制器的積分器。用于解決課題的技術(shù)方案為了解決上述課題，本發(fā)明采取如下的技術(shù)方案。德爾塔西格瑪調(diào)制器例如具備:具有運(yùn)算放大器的積分器、對積分器的輸出進(jìn)行量化的量化器、將量化器的數(shù)字輸出變換為電流信號并負(fù)反饋至運(yùn)算放大器的反相輸入端的第一 D/Α變換器、將積分器的輸入信號前饋至量化器的輸入端的前饋路徑、和將量化器的數(shù)字輸出變換為電流信號并負(fù)反饋至量化器的輸入端的第二 D/Α變換器，優(yōu)選還具備構(gòu)成為能使運(yùn)算放大器的反相輸入端、非反相輸入端及輸出端、以及公共節(jié)點(diǎn)短路的開關(guān)電路?；蛘?，德爾塔西格瑪調(diào)制器例如具備:具有運(yùn)算放大器的積分器、對積分器的輸出進(jìn)行量化的量化器、將量化器的數(shù)字輸出變換為電流信號并負(fù)反饋至運(yùn)算放大器的反相輸入端的D/Α變換器、構(gòu)成為能使運(yùn)算放大器的反相輸入端、非反相輸入端及輸出端、以及公共節(jié)點(diǎn)短路的開關(guān)電路。此外，將η設(shè)為2以上的整數(shù)，積分器例如具有:電阻元件，一端與該積分器的輸入信號連接、且另一端與運(yùn)算放大器的反相輸入端連接；η個電容性電路，在運(yùn)算放大器的反相輸入端與輸出端之間彼此串聯(lián)連接；和η-1個電阻元件，各自的一端與電容性電路彼此的連接點(diǎn)連接、且另一端與公共節(jié)點(diǎn)連接。再者，η個電容性電路中的至少一個可以具有彼此串聯(lián)連接的電容元件及電阻元件，還可以具有與彼此串聯(lián)連接的電容元件及電阻元件進(jìn)行并聯(lián)連接的電容元件。發(fā)明效果根據(jù)本發(fā)明，使用I個運(yùn)算放大器以及I個或2個D/Α變換器能夠構(gòu)成呈現(xiàn)出η次濾波特性的德爾塔西格瑪調(diào)制器，能夠?qū)崿F(xiàn)德爾塔西格瑪調(diào)制器的小型化及低功耗化。再有，由于量化器的輸出的負(fù)反饋目的地是電位穩(wěn)定的運(yùn)算放大器的虛擬接地點(diǎn)，因此D/A變換器的設(shè)計變得容易。


圖1是第一實施方式涉及的德爾塔西格瑪調(diào)制器的構(gòu)成圖。圖2是變形例涉及的積分器的構(gòu)成圖。圖3是變形例涉及的積分器的構(gòu)成圖。圖4是第二實施方式涉及的德爾塔西格瑪調(diào)制器的構(gòu)成圖。圖5是變形例涉及的德爾塔西格瑪調(diào)制器的構(gòu)成圖。圖6是變形例涉及的德爾塔西格瑪調(diào)制器的構(gòu)成圖。圖7是一實施方式涉及的無線通信裝置的構(gòu)成圖。
具體實施例方式(第一實施方式)圖1表示第一實施方式涉及的德爾塔西格瑪調(diào)制器的構(gòu)成。積分器I對該德爾塔西格瑪調(diào)制器中輸入的模擬電壓Vin進(jìn)行積分。對于積分器I的具體構(gòu)成在后面敘述。量化器2對積分器I的輸出進(jìn)行量化。D/Α變換器3將量化器2的數(shù)字輸出Dout變換為模擬電流信號，向積分器I中的運(yùn)算放大器10的反相輸入端進(jìn)行負(fù)反饋。前饋路徑4繞過積分器1，將Vin前饋至量化器2的輸入端。通過設(shè)置前饋路徑4，由于僅量化噪聲通過積分器1，因此能夠緩和運(yùn)算放大器10所要求的線性特性、動態(tài)范圍等。D/Α變換器5將Dout變換為模擬電流信號，負(fù)反饋至量化器2的輸入端。S卩、在積分器I的輸出上相加由前饋路徑4前饋的信號及D/Α變換器5的輸出信號。再者，在圖1的例子中，使用電阻元件來對這些信號進(jìn)行相加，但是信號相加方法并不限定于此。在積分器I中，運(yùn)算放大器10的非反相輸入端與公共節(jié)點(diǎn)連接，在反相輸入端經(jīng)由電阻元件11而被輸入Vin。在運(yùn)算放大器10的輸出端與反相輸入端之間的負(fù)反饋部分插入了彼此串聯(lián)連接的3個電容性電路12。在電容性電路12彼此的二個連接點(diǎn)與公共節(jié)點(diǎn)之間分別連接電阻元件13。積分器I中的電容性電路12如圖1所示那樣可由I個電容元件121構(gòu)成?；蛘?，任一個電容性電路12也可以由彼此串聯(lián)連接的電容元件及電阻元件構(gòu)成。圖2表示由彼此串聯(lián)連接的電容元件121及電阻元件122構(gòu)成圖1的積分器I中的左端的電容性電路12的變形例。通過追加電阻元件122，從而能夠補(bǔ)充運(yùn)算放大器10的頻帶不足，能夠降低運(yùn)算放大器10的功耗。當(dāng)在電容性電路12中追加電阻元件122時，有可能在D/Α變換器3的輸出電流中產(chǎn)生振鈴(ringing)。因此，如圖3所示，在電容元件121及電阻元件122可以并聯(lián)連接電容元件123。通過追加電容元件123，由此能夠抑制該振鈴，從而使得積分器I的輸出特性
變得良好。返回至圖1，在將電阻元件11的電阻值設(shè)為R1，將電阻元件13的電阻值從圖左側(cè)開始設(shè)為R2、R3，將電容元件121的電容值從圖左側(cè)開始設(shè)為Cp C2, C3，將積分器I的輸出電壓設(shè)為Vout時，積分器I的傳輸函數(shù)由下式表示。其中，s是拉普拉斯運(yùn)算符。由該傳輸函數(shù)可知，積分器I由一個運(yùn)算放大器10發(fā)揮3次積分特性。[式1]
權(quán)利要求
1.一種德爾塔西格瑪調(diào)制器，其特征在于，具備: 積分器，具有運(yùn)算放大器； 量化器，對所述積分器的輸出進(jìn)行量化； 第一 D/Α變換器，將所述量化器的數(shù)字輸出變換為電流信號，向所述運(yùn)算放大器的反相輸入端進(jìn)行負(fù)反饋； 前饋路徑，將所述積分器的輸入信號前饋至所述量化器的輸入端；和第二 D/Α變換器，將所述量化器的數(shù)字輸出變換為電流信號，向所述量化器的輸入端進(jìn)行負(fù)反饋， 將η設(shè)為2以上的整數(shù)，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運(yùn)算放大器的反相輸入端連接； η個電容性電路，在所述運(yùn)算放大器的反相輸入端與輸出端之間彼此串聯(lián)連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點(diǎn)連接、且另一端與公共節(jié)點(diǎn)連接。
2.根據(jù)權(quán)利要求1所述的德爾塔西格瑪調(diào)制器，其特征在于， 所述德爾塔西格瑪調(diào)制器具備開關(guān)電路，該開關(guān)電路構(gòu)成為能使所述運(yùn)算放大器的反相輸入端、非反相輸入端及輸出端、以及所述公共節(jié)點(diǎn)短路。
3.一種德爾塔西格瑪調(diào)制器，其特征在于，具備: 積分器，具有運(yùn)算放大器； 量化器，對所述積分器的輸出進(jìn)行量化； D/Α變換器，將所述量化器的數(shù)字輸出變換為電流信號，向所述運(yùn)算放大器的反相輸入端進(jìn)行負(fù)反饋；和 開關(guān)電路，構(gòu)成為能使所述運(yùn)算放大器的反相輸入端、非反相輸入端及輸出端、以及所述公共節(jié)點(diǎn)短路， 將η設(shè)為2以上的整數(shù)，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運(yùn)算放大器的反相輸入端連接； η個電容性電路，在所述運(yùn)算放大器的反相輸入端與輸出端之間彼此串聯(lián)連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點(diǎn)連接、且另一端與公共節(jié)點(diǎn)連接。
4.根據(jù)權(quán)利要求1及3的任一項所述的德爾塔西格瑪調(diào)制器，其特征在于， 所述η個電容性電路中的至少一個具有彼此串聯(lián)連接的電容元件及電阻元件。
5.根據(jù)權(quán)利要求4所述的德爾塔西格瑪調(diào)制器，其特征在于， 所述η個電容性電路中的至少一個具有與所述彼此串聯(lián)連接的電容元件及電阻元件進(jìn)行并聯(lián)連接的電容元件。
6.一種積分器，其特征在于，具有運(yùn)算放大器， 將η設(shè)為2以上的整數(shù)，所述積分器具有: 電阻元件，一端與該積分器的輸入信號連接、且另一端與所述運(yùn)算放大器的反相輸入端連接；η個電容性電路，在所述運(yùn)算放大器的反相輸入端與輸出端之間彼此串聯(lián)連接；和η-1個電阻元件，各自的一端與所述電容性電路彼此的連接點(diǎn)連接、且另一端與公共節(jié)點(diǎn)連接， 所述η個電容性電路中的至少一個具有彼此串聯(lián)連接的電容元件及電阻元件。
7.根據(jù)權(quán)利要求6所述的積分器，其特征在于， 所述η個電容性電路中的至少一個具有與所述彼此串聯(lián)連接的電容元件及電阻元件進(jìn)行并聯(lián)連接的電容元件。
8.一種無線通信裝置，其特征在于，具備: 權(quán)利要求1及3的任一項所述的德爾塔西格瑪調(diào)制器；和 對所述德爾塔西格瑪調(diào)制 器的輸出進(jìn)行處理的數(shù)字基帶處理部。
全文摘要
本發(fā)明的德爾塔西格瑪調(diào)制器具備積分器(1)，具有運(yùn)算放大器(10)；量化器(2)，對積分器的輸出進(jìn)行量化；第一D/A變換器(3)，將量化器的數(shù)字輸出變換為電流信號，向運(yùn)算放大器的反相輸入端進(jìn)行負(fù)反饋；前饋路徑(4)，將積分器的輸入信號前饋至量化器的輸入端；和第二D/A變換器(5)，將量化器的數(shù)字輸出變換為電流信號，向量化器的輸入端進(jìn)行負(fù)反饋。積分器(1)具有電阻元件(11)，一端與該積分器的輸入信號連接、且另一端與運(yùn)算放大器的反相輸入端連接；n個電容性電路(12)，在運(yùn)算放大器的反相輸入端與輸出端之間彼此串聯(lián)連接；和n-1個電阻元件(13)，各自的一端與電容性電路彼此的連接點(diǎn)連接、且另一端與公共節(jié)點(diǎn)連接。
文檔編號H03M3/02GK103081363SQ201180042958
公開日2013年5月1日 申請日期2011年4月28日 優(yōu)先權(quán)日2010年9月7日
發(fā)明者小畑幸嗣, 松川和生, 三谷陽介, 道正志郎 申請人:松下電器產(chǎn)業(yè)株式會社