專利名稱：觸發(fā)器、移位寄存器、驅(qū)動(dòng)電路、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種設(shè)置在例如顯示裝置的驅(qū)動(dòng)電路中的觸發(fā)器。
背景技術(shù)：
專利文獻(xiàn)I中揭示了一種設(shè)置在驅(qū)動(dòng)電路的移位寄存器的各級(jí)中的觸發(fā)器的結(jié)構(gòu)(參照?qǐng)D19)及其驅(qū)動(dòng)方法(圖20)。如圖20所示，在該觸發(fā)器中，在將移位寄存器的各級(jí)輸出均設(shè)為激活狀態(tài)(下面，稱作為全導(dǎo)通(ON)動(dòng)作)的期間ta中，將AON信號(hào)設(shè)為高電位(High)(激活狀態(tài))，將AONB信號(hào)設(shè)為低電位(Low)(激活狀態(tài))，將CK1、CK2設(shè)為高電位(High)，在全導(dǎo)通(ON)動(dòng)作結(jié)束后的期間tb中，將第I初始信號(hào)AON信號(hào)設(shè)為低電位(Low)(非激活狀態(tài))，將第2初始信號(hào)AONB信號(hào)設(shè)為高電位(High)(非激活狀態(tài))，將第I及第2時(shí)鐘信號(hào)CK1、CK2設(shè)為高電位(High)，在緊跟著期間tb的期間tc中，將AON信號(hào)設(shè)為低電位(Low)(非激活狀態(tài))，;將AONB信號(hào)設(shè)為高電位(High)(非激活狀態(tài))，將CK1、CK2設(shè)為低電位(Low)，從而轉(zhuǎn)移至正常動(dòng)作?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1:國(guó)際專利公報(bào)W O 2009 一 34749 (國(guó)際
公開日2009年3月19日)

發(fā)明內(nèi)容
發(fā)明所要解決的技術(shù)問題然而，存在有如下問題:S卩，如圖20所示，在上述觸發(fā)器中，在期間ta(全導(dǎo)通(0N)動(dòng)作期間)以及tb (全導(dǎo)通(ON)動(dòng)作后的下一個(gè)期間)中，需要對(duì)第I及第2時(shí)鐘信號(hào)CK1、CK2進(jìn)行控制。本發(fā)明提供一種用于實(shí)現(xiàn)在與時(shí)鐘信號(hào)無關(guān)的情況下能夠進(jìn)行全導(dǎo)通動(dòng)作的移位寄存器的觸發(fā)器。解決技術(shù)問題所采用的技術(shù)方案本觸發(fā)器包括:輸入端子；輸出端子；第I及第2控制信號(hào)端子；第I輸出部，該第I輸出部包括自舉電容，并與第I控制信號(hào)端子及輸出端子相連接；第2輸出部，該第2輸出部與第I電源(與輸入端子為非激活狀態(tài)時(shí)的電位相對(duì)應(yīng)的電源)及輸出端子相連接；第I輸入部，該第I輸入部與上述輸入端子及第2電源(與輸入端子為激活狀態(tài)時(shí)的電位相對(duì)應(yīng)的電源)相連接，并對(duì)自舉電容進(jìn)行充電；放電部，該放電部使上述自舉電容進(jìn)行放電；第2輸入部，該第2輸入部與上述輸入端子及第I電源相連接，并與第2輸出部相連接；以及復(fù)位部，該復(fù)位部與上述第2控制信號(hào)端子相連接，并對(duì)上述放電部及第2輸出部進(jìn)行控制，在本觸發(fā)器中，包括控制上述第I輸出部的第I初始化部，控制上述第I輸入部的第2初始化部，以及控制放電部及第2輸出部的第3初始化部(也可以稱作為第I初始化部控制輸出端子的電位)。根據(jù)本觸發(fā)器，能夠在全導(dǎo)通(ON)動(dòng)作期間，利用第I及第2初始化部使輸出端子變成激活狀態(tài)，并且在全導(dǎo)通(ON)動(dòng)作結(jié)束之后，利用第2及第3初始化部使輸出變?yōu)榉羌せ顮顟B(tài)。因此，在使用本觸發(fā)器的移位寄存器中，能夠在與輸入到第I及第2控制信號(hào)端子中的信號(hào)無關(guān)(例如，時(shí)鐘信號(hào))的情況下進(jìn)行全導(dǎo)通(ON)動(dòng)作。本觸發(fā)器采用如下結(jié)構(gòu):S卩，第I初始化部使第I輸出部與第2電源電連接或斷開；第2初始化部使第I輸入部與第2電源電連接或斷開；第3初始化部使放電部及第2輸出部分別與第2電源電連接或斷開。本觸發(fā)器也可以采用如下結(jié)構(gòu):S卩，上述第2初始化部還使第3初始化部、復(fù)位部以及放電部分別與第2輸出部連接或斷開。本觸發(fā)器也可以采用如下結(jié)構(gòu):S卩，第I初始化部還對(duì)上述第2輸出部進(jìn)行控制。本觸發(fā)器也可以采用如下結(jié)構(gòu):即包括反饋部，該反饋部與輸出端子相連接、并對(duì)第2輸出部進(jìn)行控制。本觸發(fā)器也可以采用如下結(jié)構(gòu):S卩，第I輸入部和第I輸出部經(jīng)由中繼部相連接。本觸發(fā)器采用如下結(jié)構(gòu):S卩，第I輸出部包括第I晶體管，第2輸出部包括第2晶體管，第I輸入部包括第3晶體管，放電部包括第4晶體管，第2輸入部包括第5晶體管，復(fù)位部包括第6晶體管，第I初始化部包括第7晶體管，第2初始化部包括第8晶體管，第3初始化部包括第9晶體管，并且第I 第9晶體管都具有相同的導(dǎo)電類型。本觸發(fā)器也可以采用如下結(jié)構(gòu):即，進(jìn)一步包括第I至第3初始化端子、以及第I至第3節(jié)點(diǎn)，第I晶體管的一個(gè)導(dǎo)通電極與第I控制信號(hào)端子相連接，該第I晶體管的控制端子和另一個(gè)導(dǎo)通電極經(jīng)由上述自舉電容相連接，且上述另一個(gè)導(dǎo)通電極與輸出端子相連接，并且所述另一個(gè)導(dǎo)通電極經(jīng)由第2晶體管與第I電源相連接，第3及第5晶體管的控制端子與輸入端子相連接，第6晶體管的控制端子與第2控制信號(hào)端子相連接，第7晶體管的控制端子與第I初始化端子相連接，第8晶體管的控制端子與第2初始化端子相連接，第9晶體管的控制端子與第3初始化端子相連接，第I節(jié)點(diǎn)與第3晶體管的一個(gè)導(dǎo)通電極直接連接或經(jīng)由電阻相連接，且經(jīng)由第4晶體管與第I電源相連接，第3晶體管的另一個(gè)導(dǎo)通電極經(jīng)由第8晶體管與第2電源相連接，第2節(jié)點(diǎn)與第2晶體管的控制端子相連接，并且經(jīng)由第5晶體管與第I電源相連接，第3節(jié)點(diǎn)與第4晶體管的控制端子相連接，且經(jīng)由第9晶體管與第2電源相連接，并且經(jīng)由與上述電阻不同的其它電阻以及第6晶體管與第2電源相連接。 本觸發(fā)器也可以采用如下結(jié)構(gòu):即，在第2初始化部中包括使控制端子與第2初始化端子相連接的第10晶體管，上述第2節(jié)點(diǎn)經(jīng)由第10晶體管與第3節(jié)點(diǎn)相連接。本觸發(fā)器也可以采用如下結(jié)構(gòu):即，在第I初始化部中包括使控制端子與第I初始化端子相連接的第11晶體管，上述第2節(jié)點(diǎn)經(jīng)由第11晶體管與第I電源相連接。本觸發(fā)器也可以采用如下結(jié)構(gòu):即，包括使控制端子與輸出端子相連接的第12晶體管，上述第2節(jié)點(diǎn)經(jīng)由第12晶體管與第I電源相連接。本觸發(fā)器也可以采用如下結(jié)構(gòu):即，包括使控制端子與第2電源相連接的第13晶體管，上述第I節(jié)點(diǎn)經(jīng)由第13晶體管與第I晶體管的控制端子相連接。本觸發(fā)器也可以采用如下結(jié)構(gòu):即，上述各電阻的構(gòu)成材料與各晶體管的溝道的構(gòu)成材料相同。本觸發(fā)器也可以采用如下結(jié)構(gòu):S卩，在上述第I輸出部中包括第I晶體管，并且上述自舉電容是第I晶體管的寄生電容。本移位寄存器在各級(jí)中包括上述觸發(fā)器。本移位寄存器也可以采用如下結(jié)構(gòu):即，本級(jí)的觸發(fā)器的第2控制信號(hào)端子與下一級(jí)的觸發(fā)器的輸出端子相連接。本驅(qū)動(dòng)電路具有移位寄存器，該移位寄存器在各級(jí)中包含上述觸發(fā)器，并且將激活期間互不重疊的時(shí)鐘信號(hào)提供到移位寄存器各級(jí)中的觸發(fā)器的第I及第2控制信號(hào)端子。本驅(qū)動(dòng)電路具有移位寄存器，該移位寄存器在各級(jí)中包含上述觸發(fā)器，在該移位寄存器的各級(jí)的觸發(fā)器中，將第I初始化信號(hào)輸入到第I初始化端子，將第2初始化信號(hào)輸入到第2初始化端子，將第3初始化信號(hào)輸入到第3初始化端子。本驅(qū)動(dòng)電路也可以采用如下結(jié)構(gòu):即，使上述第I初始化信號(hào)的反向信號(hào)為第2初始化信號(hào)，上述第3初始化信號(hào)在上述第I初始化信號(hào)從激活狀態(tài)變?yōu)榉羌せ顮顟B(tài)的時(shí)刻變成激活狀態(tài)，在該時(shí)刻之后變?yōu)榉羌せ顮顟B(tài)。本驅(qū)動(dòng)電路也可以采用如下結(jié)構(gòu):即，使上述第3初始化信號(hào)與規(guī)定移位開始時(shí)刻的起始脈沖變?yōu)榧せ顮顟B(tài)同步地變成非激活狀態(tài)。本顯示裝置包括上述觸發(fā)器。發(fā)明效果如上所述，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)一種能夠在與時(shí)鐘信號(hào)無關(guān)的情況下進(jìn)行全導(dǎo)通(ON)動(dòng)作的移位寄存器。


圖1是表示觸發(fā)器的結(jié)構(gòu)的電路圖。圖2是表示本液晶顯示裝置的結(jié)構(gòu)的框圖。圖3是表示本移位寄存器的結(jié)構(gòu)示例的電路圖。圖4是表示圖3的移位寄存器的動(dòng)作的時(shí)序圖。圖5是第I 第3初始化信號(hào)的說明圖。圖6是本液晶顯示裝置的驅(qū)動(dòng)器所使用的反向器電路的電路圖。圖7是本液晶顯示裝置的驅(qū)動(dòng)器所使用的信號(hào)處理電路的電路圖。圖8是圖1的觸發(fā)器的布局示例。圖9是圖1的觸發(fā)器的布局示例。圖10是圖6的反向器電路的布局示例。圖11是圖1所示的觸發(fā)器的變形例。圖12是圖1所示的觸發(fā)器的另一個(gè)變形例。圖13是輸入到圖12的觸發(fā)器中的第I 第3初始化信號(hào)的時(shí)序圖。圖14是圖1所示的觸發(fā)器的其它一個(gè)變形例。圖15是圖1所示的觸發(fā)器的其它一個(gè)變形例。圖16是圖1所示的觸發(fā)器的其它一個(gè)變形例。圖17是具有包括圖15的觸發(fā)器的移位寄存器(雙向移位)的結(jié)構(gòu)示例的電路圖。圖18是圖16的移位寄存器所使用的移位方向確定電路的一個(gè)示例。
圖19是現(xiàn)有的觸發(fā)器的結(jié)構(gòu)。圖20是表不圖19所不的現(xiàn)有的移位寄存器的動(dòng)作的時(shí)序圖。
具體實(shí)施例方式基于圖1 圖18對(duì)本發(fā)明的實(shí)施方式進(jìn)行如下說明。圖2是具有本發(fā)明所涉及的觸發(fā)器的液晶顯示裝置的一個(gè)結(jié)構(gòu)示例。圖2的液晶顯示裝置包括:顯示控制器、柵極驅(qū)動(dòng)器GD、源極驅(qū)動(dòng)器SD、液晶面板LCP、以及背光源BL(為光透過型的情況)。顯示控制器對(duì)柵極驅(qū)動(dòng)器⑶及源極驅(qū)動(dòng)器SD進(jìn)行控制，例如，向柵極驅(qū)動(dòng)器GD提供第I及第2時(shí)鐘信號(hào)(CKl信號(hào)、CK2信號(hào))、柵極起始脈沖信號(hào)(GSP信號(hào))、第I初始化信號(hào)(INIT信號(hào))、第2初始化信號(hào)(INITB信號(hào))、以及第3初始化信號(hào)(INITKEEP信號(hào))。柵極驅(qū)動(dòng)器GD驅(qū)動(dòng)液晶面板LCP的掃描信號(hào)線Gl Gn，源極驅(qū)動(dòng)器SD驅(qū)動(dòng)液晶面板LCP的數(shù)據(jù)信號(hào)線SI Sn。柵極驅(qū)動(dòng)器⑶及源極驅(qū)動(dòng)器SD也可與液晶面板LCP形成為單片。柵極驅(qū)動(dòng)器⑶包括圖3所示的移位寄存器。圖3的移位寄存器包含縱向連接的多個(gè)觸發(fā)器，各個(gè)觸發(fā)器包括輸入端子(IN端子)、輸出端子(OUT端子)、第I及第2時(shí)鐘信號(hào)端子(第I及第2控制信號(hào)端子)CKA、CKB、第I初始化端子(INIT端子)、第2初始化端子(INITB端子)、第3初始化端子(INITKEEP端子)、以及返回輸入(back-1n:返回輸入)端子(BIN端子)。此處，在奇數(shù)級(jí)的觸發(fā)器(FFl、FF3等)中，將CKl信號(hào)提供給CKA端子，將CK2信號(hào)提供給CKB端子，在偶數(shù)級(jí)的觸發(fā)器(FF2、FFn等)中，將CK2信號(hào)提供給CKA端子，將CKl信號(hào)提供給CKB端子。另外，將INIT信號(hào)、INITB信號(hào)及INITKEEP信號(hào)提供給各級(jí)的觸發(fā)器(FFl FFn)。另外，本級(jí)的IN端子與前級(jí)的OUT端子相連接，并且，本級(jí)的BIN端子與后級(jí)的OUT端子相連接。此外，CKl信號(hào)及CK2信號(hào)是激活期間(高電位期間)互不重疊的兩個(gè)時(shí)鐘信號(hào)。在圖3的移位寄存器的各級(jí)中，使用本發(fā)明所涉及的觸發(fā)器。圖1示出了本觸發(fā)器的一個(gè)結(jié)構(gòu)示例。圖1的觸發(fā)器包括:IN端子；0UT端子；CKA、CKB端子；第I輸出部F0，該第I輸出部FO包含自舉電容Cv，并與CKA端子及OUT端子相連接；第2輸出部S0，該第2輸出部SO與第I電源VSS (低電位側(cè)電源)及OUT端子相連接；第I輸入部FI，該第I輸入部FI與IN端子及第2電源VDD (高電位側(cè)電源)相連接，并對(duì)自舉電容Cv充電；放電部DC，該放電部DC使自舉電容Cv放電；第2輸入部SI，該第2輸入部SI與IN端子及第I電源VSS相連接，并與第2輸出部相連接；復(fù)位部RS，該復(fù)位部RS與CKB端子相連接，并控制放電部DC及第2輸出部SO ;第I初始化部FT，該第I初始化部FT控制第I輸出部FO ;第2初始化部SD，該第2初始化部SD控制第I輸入部FI ;第3初始化部TD，該第3初始化部TD控制放電部DC及第2輸出部SO ;反饋部FB，該反饋部FB與OUT端子相連接，并控制第2輸出部S0;中繼部RC，該中繼部RC對(duì)第I輸入部FI與第I輸出部FO進(jìn)行中繼；以及誤動(dòng)作防止部SC，該誤動(dòng)作防止部SC防止在正常動(dòng)作時(shí)本級(jí)與其它級(jí)同時(shí)變?yōu)榧せ顮顟B(tài)。更具體而言，在本觸發(fā)器中，在第I輸出部FO中包括晶體管Trl (第I晶體管)及自舉電容Cv，在第2輸出部SO中包括第2晶體管Tr2(第2晶體管)，在第I輸入部FI中包括晶體管Tr3 (第3晶體管)及電阻Ri，在放電部DC中包括晶體管Tr4 (第4晶體管)，在第2輸入部SI中包括晶體管Tr5 (第5晶體管)，在復(fù)位部RS中包括晶體管Tr6 (第6晶體管)及電阻Rr，在第I初始化部FT中包括晶體管Tr7 (第7晶體管)及晶體管Trll (第11晶體管)，在第2初始化部中包括晶體管Tr8 (第8晶體管)及晶體管TrlO (第10晶體管)，在第3初始化部中包括Tr9 (第9晶體管)，在反饋部FB中包括晶體管Trl2 (第12晶體管)，在中繼部RC中包括晶體管Trl3 (第13晶體管)，在誤動(dòng)作防止部SC中包括晶體管Trl4、Trl5。此外，Trl Trl5的導(dǎo)電類型(η溝道型)全部相同。而且，Trl的漏極電極與CKA端子相連接，且Trl的柵極電極與Trl的源極電極經(jīng)由自舉電容Cv相連接，而且，上述源極電極與OUT端子相連接，并經(jīng)由Tr2與VSS相連接。另外，Tr3, Tr5及Trl4的柵極端子與IN端子相連接，Tr6的柵極端子與CKB端子相連接，Tr7及Trll的柵極端子與INIT端子相連接，TrS及TrlO的柵極端子與INITB端子相連接，Tr9的柵極端子與INITKEEP端子相連接，Trl3的柵極端子與VDD相連接，Trl5的柵極端子與BIN端子相連接。而且，與Trl的柵極相連接的第I節(jié)點(diǎn)Na經(jīng)由Trl3與電阻Ri的一端相連接，并經(jīng)由Tr4與VSS相連接。電阻Ri的另一端經(jīng)由Tr3及Tr8與VDD相連接(其中，Tr3在電阻 Ri 一側(cè)，Tr8 在 VDD 一側(cè))。而且，與Tr2的柵極端子相連接的第2節(jié)點(diǎn)Nb經(jīng)由Tr5與VSS相連接，且經(jīng)由Trll與VSS相連接，并且經(jīng)由Trl2與VSS相連接。另外，與Tr4的柵極端子相連接的第3節(jié)點(diǎn)Ne經(jīng)由Tr9與VDD相連接，且經(jīng)由電阻Rr及Tr6與VDD相連接(其中，電阻Rr在第3節(jié)點(diǎn)Ne 一側(cè)，Tr6在VDD —側(cè))，第2節(jié)點(diǎn)Nb與第3節(jié)點(diǎn)Ne經(jīng)由TrlO相連接。另外，第3節(jié)點(diǎn)Ne經(jīng)由Trl5、Trl4與VDD相連接(其中，Trl5在第3節(jié)點(diǎn)Ne 一側(cè)，Trl4在VDD 一側(cè))。圖4示出了本移位寄存器的動(dòng)作。在全導(dǎo)通期間，由于INIT信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，INITB信號(hào)變?yōu)榧せ顮顟B(tài)(Low:低電位)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，因此，自舉電容Cv通過放電部DC進(jìn)行放電(因?yàn)門r9、Tr4導(dǎo)通，Tr I截止)，第I輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且第2輸出部SO也變?yōu)榉羌せ顮顟B(tài)(因?yàn)門rl I導(dǎo)通，Tr2截止)。因此，第I輸出部FO的Trl的源極電極通過第I初始化部FT與VDD相連接，VDD電位(High:高電位)被可靠地輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)。此外，本結(jié)構(gòu)中，由于在全導(dǎo)通期間，第2節(jié)點(diǎn)變?yōu)閂SS，第3節(jié)點(diǎn)變?yōu)閂DD，因此，通過利用INITB信號(hào)使TrlO截止(0FF)，從而隔斷兩個(gè)節(jié)點(diǎn)。另一方面，從全導(dǎo)通期間結(jié)束直到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，由于INIT信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，INITB信號(hào)變?yōu)榉羌せ顮顟B(tài)(High:高電位)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，因此，TrlO導(dǎo)通，第2輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，VSS電位(Low:低電位)被可靠地輸出到OUT端子，而與CKl、CK2信號(hào)無關(guān)。正常驅(qū)動(dòng)時(shí)的動(dòng)作如下所述。在正常驅(qū)動(dòng)時(shí)，INIT信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，INITB信號(hào)變?yōu)榉羌せ顮顟B(tài)(High:高電位)，INITKEEP信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)。此外，INITKEEP信號(hào)與GSP信號(hào)的激活狀態(tài)同步地變?yōu)榉羌せ顮顟B(tài)(Low:低電位)(Tr8、TrlO 導(dǎo)通，Tr7、Tr9 截止)。例如，在第I級(jí)的觸發(fā)器FFl (參照?qǐng)D3)中，若IN端子變?yōu)榧せ顮顟B(tài)(GSP信號(hào)變?yōu)榧せ顮顟B(tài))，則自舉電容Cv進(jìn)行充電，將第I節(jié)點(diǎn)Na的電位預(yù)充電至VDD電位一 Vth(Vth為晶體管的閾值電壓)左右。此時(shí)，由于CK2為High (High:高電位)(CKB端子為激活狀態(tài))，因此，Tr5及Tr6均導(dǎo)通，但由于電阻Rr對(duì)電流的限制使得Tr5的驅(qū)動(dòng)能力變得比Tr6的驅(qū)動(dòng)能力高，因此，第2節(jié)點(diǎn)Nb變?yōu)閂SS電位。即使GSP信號(hào)變?yōu)榉羌せ顮顟B(tài)，也能維持該狀態(tài)(因?yàn)門r2、Tr 12、Tr4保持截止?fàn)顟B(tài))。此處，若CKl信號(hào)上升，則第I節(jié)點(diǎn)Na的電位因自舉效應(yīng)而上升到VDD電位以上。由此，CKl信號(hào)(High:高電位)在電位未下降(所謂的閾值下降)的情況下從OUT端子(GOl)輸出。若OUT端子變?yōu)楦唠娢?Hi gh)，則反饋部FB的Trl2導(dǎo)通，第2節(jié)點(diǎn)Nb可靠地變?yōu)閂SS電位。此外，若CKl下降，則自舉效應(yīng)消失，第I節(jié)點(diǎn)Na的電位恢復(fù)到VDD電位一 Vth。接下來，若CK2上升，則放電部DC的Tr4導(dǎo)通，使得自舉電容Cv進(jìn)行放電，并且Tr2導(dǎo)通，VSS (Low:低電位)從OUT端子(GOl)輸出，從而完成觸發(fā)器FFl的復(fù)位(自復(fù)位)。另外，在圖1的結(jié)構(gòu)中，由于設(shè)有誤動(dòng)作防止部SC，因此，在正常動(dòng)作中，前級(jí)(本級(jí)的前一級(jí))及后級(jí)(本級(jí)的后一級(jí))的輸出均變?yōu)榧せ顮顟B(tài)，在此情況下，Trl4、Trl5均被導(dǎo)通，使Tr2變?yōu)閷?dǎo)通狀態(tài)，從而能夠強(qiáng)制性地使OUT端子變?yōu)閂SS電位(Low:低電位)。另夕卜，在圖1的結(jié)構(gòu)中，由于設(shè)有中繼電路RC(Trl3)，因此，若第I節(jié)點(diǎn)Na的電位因自舉效應(yīng)而變?yōu)橐欢ㄖ狄陨?，則Trl3截止。由此，能夠保護(hù)放電部DC的Tr4免受高電壓的影響。
INIT信號(hào)的反向信號(hào)即INITB信號(hào)及INITKEEP信號(hào)由INIT信號(hào)來生成。即，如圖5所示，反向電路INV利用INIT信號(hào)來輸出INTB信號(hào)，信號(hào)處理電路SPC使用INIT信號(hào)來生成INITKEEP信號(hào)。此處，INITB信號(hào)是INIT信號(hào)的反向信號(hào)，INITKEEP信號(hào)在INIT信號(hào)從激活狀態(tài)(High:高電位)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)的時(shí)刻變?yōu)榧せ顮顟B(tài)(High:高電位)，在該時(shí)刻之后(例如，如圖4所示，與GSP信號(hào)的激活狀態(tài)同步)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)。圖6是表示反向電路INV的結(jié)構(gòu)的電路圖。如圖6所示，反向電路INV包括η溝道的晶體管Tr21 Tr24、電阻Ra、Rw、自舉電容CV、IN端子、以及OUT端子。Tr21的柵極電極與源極電極經(jīng)由自舉電容CV相連接，且Tr21的漏極電極與VDD相連接，而且，Tr21的源極電極與OUT端子相連接，Tr22、Tr23的柵極電極與IN端子相連接，Tr24的柵極電極與VDD相連接，與Tr21的柵極電極相連接的節(jié)點(diǎn)NA經(jīng)由Tr24與節(jié)點(diǎn)NB相連接，節(jié)點(diǎn)NB經(jīng)由電阻Ra與VDD相連接，并經(jīng)由Tr23與VSS相連接，OUT端子經(jīng)由電阻Rw與VDD相連接，并經(jīng)由Tr22與VSS相連接。在圖6的反向電路INV中，若IN端子變?yōu)榧せ顮顟B(tài)(High:高電位)，則節(jié)點(diǎn)NA及節(jié)點(diǎn)NB變?yōu)閂SS電位(Low:低電位)，且使Tr21截止，此外，由于Tr22導(dǎo)通，因此，VSS電位(Low:低電位)被輸出到OUT端子。若IN端子從該狀態(tài)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，則從VDD經(jīng)由電阻Ra對(duì)自舉電容CV進(jìn)行充電(由此，Tr24截止)，電流流過Tr21。由此，節(jié)點(diǎn)NA通過自舉電容CV而上升，VDD電位(High:高電位)在未下降(閾值下降)的情況下從OUT端子被輸出。此外，在圖6的反向電路INV中，由于OUT端子經(jīng)由電阻Rw與VDD相連接，因此，即使在自舉效應(yīng)消失之后，也能持續(xù)地將VDD電位(閾值未下降的電源電位)從OUT端子輸出。而且，在圖6的結(jié)構(gòu)中設(shè)有Tr24，由于在節(jié)點(diǎn)NA因自舉效應(yīng)而變?yōu)楦唠娢粫r(shí)，Tr24截止，因此，能夠避免Tr23因節(jié)點(diǎn)NA上所產(chǎn)生高電位而發(fā)生劣化、破損的情況。圖7示出了信號(hào)處理電路SPC的一個(gè)結(jié)構(gòu)示例。圖7的信號(hào)處理電路SPC包括:INl端子(第I輸入端子)及IN2 (第2輸入端子)；0UT端子(輸出端子)；節(jié)點(diǎn)na (第I節(jié)點(diǎn))及節(jié)點(diǎn)nb (第2節(jié)點(diǎn))；第I信號(hào)生成部FS，該第I信號(hào)生成部FS與VDD (第I電源)及OUT端子相連接，并包含自舉電容CV ;以及第2信號(hào)生成部SS，該第2信號(hào)生成部SS與節(jié)點(diǎn)nb、VSS (第2電源)及OUT端子相連接，若INl端子變?yōu)榧せ顮顟B(tài)，則節(jié)點(diǎn)na變?yōu)榧せ顮顟B(tài)(High:高電位)，若IN2變?yōu)榧せ顮顟B(tài)，則nb變?yōu)榧せ顮顟B(tài)(High:高電位)，0UT端子經(jīng)由電阻Ry與VSS相連接。具體而言，信號(hào)處理電路SPC包括設(shè)置在第I信號(hào)生成部FS中的晶體管Tr31 ;設(shè)置在第2信號(hào)生成部SS中的晶體管Tr32 ;以及晶體管Tr33 Tr39。此處，Tr31的漏極電極與VDD相連接，且Tr31的源極電極與柵極電極經(jīng)由自舉電容cv相連接，并且Tr31的源極電極與OUT端子相連接，Tr31的源極電極經(jīng)由電阻Ry與VSS相連接，且經(jīng)由Tr32與VSS相連接。另外，Tr32及Tr35的柵極電極與節(jié)點(diǎn)nb相連接，Tr34的柵極電極與節(jié)點(diǎn)na相連接，Tr36及Tr37的柵極電極與INl端子相連接，Tr38及Tr39的柵極電極與IN2端子相連接。另外，與Tr31的柵極電極相連接的節(jié)點(diǎn)nc經(jīng)由Tr33與節(jié)點(diǎn)na相連接,節(jié)點(diǎn)na與VSS經(jīng)由Tr35相連接，并且，節(jié)點(diǎn)nb與VSS經(jīng)由Tr34相連接，節(jié)點(diǎn)na與VDD經(jīng)由Tr36相連接，節(jié)點(diǎn)na與VSS經(jīng)由Tr39相連接，節(jié)點(diǎn)nb與VDD經(jīng)由Tr38相連接，節(jié)點(diǎn)nb與VSS經(jīng)由Tr37相連接。在圖7的信號(hào)處理電路SPC中，若IN2端子變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，INl端子變?yōu)榧せ顮顟B(tài)(High:高電位)，則節(jié)點(diǎn)na變?yōu)榧せ顮顟B(tài)(High:高電位)，節(jié)點(diǎn)nb變?yōu)榉羌せ顮顟B(tài)(Low:低電位)(Tr36、Tr37導(dǎo)通)，從而使自舉電容cv進(jìn)行充電，電流流過Tr31。由此，節(jié)點(diǎn)nc因自舉電容cv而升高，VDD電位(High:高電位)在未下降(閾值下降)的情況下從OUT端子輸出。接下來，若INl端子變?yōu)榉羌せ顮顟B(tài)(Low:低電位)(IN2端子保持非激活狀態(tài))，則由于節(jié)點(diǎn)nc、nb變?yōu)楦≈脿顟B(tài)(floating)，因此，VDD電位(High:高電位)繼續(xù)從OUT端子輸出。接下來，若IN2端子變?yōu)榧せ顮顟B(tài)(High:高電位)，則節(jié)點(diǎn)nb變?yōu)榧せ顮顟B(tài)(High:高電位)，節(jié)點(diǎn)na變?yōu)榉羌せ顮顟B(tài)(Low:低電位)(Tr38、Tr39、Tr32導(dǎo)通)，從而使VSS電位(Low:低電位)從OUT端子輸出。因此，在圖5的情況下，通過將INIT信號(hào)輸入到INl端子，將GSP信號(hào)輸入到IN2端子，從而能夠從OUT端子得到圖5所示那樣的INITKEEP信號(hào)。此處，通過預(yù)先將電阻Ry的電阻值設(shè)為0.5 5.5兆歐姆的高電阻值，由此能夠利用電阻Ry來確定OUT端子的初始值(直到INl端子變?yōu)榧せ顮顟B(tài)為止的Tr31的源極電位)。由此，當(dāng)皿端子變?yōu)榧せ顮顟B(tài)(High:高電位)時(shí)，第I信號(hào)生成部FS的自舉電路正
常地工作。圖8、9是圖1的布局示例。在本觸發(fā)器中，從基板一側(cè)依次設(shè)置有構(gòu)成各個(gè)晶體管的溝道的層、柵極絕緣層、構(gòu)成各個(gè)晶體管的柵極電極的層、層間絕緣層、信號(hào)布線(包括電源布線)。此處，可以利用構(gòu)成各個(gè)晶體管的溝道的材料來形成復(fù)位部RS的電阻Rr (參照?qǐng)D8)，或者也可以利用構(gòu)成各個(gè)晶體管的溝道的材料來形成第I輸入部FI(參照?qǐng)D9(a))，由此，可以減少接觸孔、減小布局面積。另外，也可以利用下述的重疊部來形成第一輸出部FO的自舉電容Cv，該重疊部通過將利用構(gòu)成各個(gè)晶體管的溝道的材料所形成的電極(經(jīng)由接觸孔與Trl的源極電極相連接的電極)、晶體管Trl的柵極電極、以及柵極絕緣膜重疊而構(gòu)成，并且還能夠使該重疊部與VH (VDD)布線重疊(參照?qǐng)D9 (b))。在此情況下，也能夠減小布局面積。圖10是圖6的布局示例。在反向器電路INV中，從基板一側(cè)依次設(shè)置有構(gòu)成各個(gè)晶體管的溝道的層、柵極絕緣層、構(gòu)成各個(gè)晶體管的柵極電極的層、層間絕緣層、信號(hào)布線(包括電源布線)。此處，如圖10所示，可以利用構(gòu)成各個(gè)晶體管的溝道的材料來形成電阻Ra及電阻Rw，由此，減少接觸孔或減小布局面積。另外，也可以利用下述的重疊部來形成自舉電容Cv，該重疊部通過將利用構(gòu)成各個(gè)晶體管的溝道的材料所形成的電極(經(jīng)由接觸孔與Tr21的源極電極相連接的電極)、晶體管Tr21的柵極電極、以及柵極絕緣膜重疊而構(gòu)成，在次情況下，也可以減少接觸孔或減小布局面積。本觸發(fā)器也可以如圖11所的那樣具有如下結(jié)構(gòu):即，從圖1的結(jié)構(gòu)中除去中繼電路RC以及誤動(dòng)作防止部SC (除去T r 13 T r 15)，還可以除去第I初始化電路FT的Trll0下面對(duì)圖11的觸發(fā)器的全導(dǎo)通動(dòng)作進(jìn)行說明。在全導(dǎo)通期間，由于INIT信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，INITB信號(hào)變?yōu)榧せ顮顟B(tài)(Low:低電位)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，因此，放電部DC對(duì)自舉電容Cv進(jìn)行放電(因?yàn)門r9、Tr4導(dǎo)通，Trl截止)，從而使第I輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且，雖然第2輸出部SO變?yōu)楦≈脿顟B(tài)(因?yàn)門rlO截止)，但是第I輸出部FO的Trl的源極電極(OUT端子)通過第I初始化部FT與VDD相連接，從而使VDD電位(High:高電位)被可靠地輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)，同時(shí)，Nb通過Trl2變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，從而使第2輸出部SO變?yōu)榻刂範(fàn)顟B(tài)。另一方面，從全導(dǎo)通期間結(jié)束直到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，由于INIT信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，INITB信號(hào)變?yōu)榉羌せ顮顟B(tài)(High:高電位)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，因此，Tr8、TrlO導(dǎo)通，第2輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，VSS電位(Low:低電位)被可靠被輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)。從圖1的結(jié)構(gòu)中除去了中繼電路RC、反饋部FB及誤動(dòng)作防止部SC (除去Trl2 Trl5)，再除去第I初始化電路FT的Trll及第2初始化電路FT的TrlO，從而本觸發(fā)器構(gòu)成為如圖12所示那樣的結(jié)構(gòu)，而且，也可以輸入圖13所示的INIT信號(hào)、INITB信號(hào)及INITKEEP信號(hào)。下面對(duì)圖12、圖13的情況下的全導(dǎo)通動(dòng)作進(jìn)行說明。在全導(dǎo)通期間，由于INIT信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，INITB信號(hào)變?yōu)榧せ顮顟B(tài)(Low:低電位)，INITKEEP信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，因此，放電部DC對(duì)自舉電容Cv進(jìn)行放電(因?yàn)門r4導(dǎo)通，TrU Tr8截止)，從而使第I輸出部FO變?yōu)榉羌せ顮顟B(tài)，并且第2輸出部SO變?yōu)楦≈脿顟B(tài)(因?yàn)門r5、Tr9截止)。因此，第I輸出部FO的Trl的源極電極(OUT端子)通過第I初始化部FT與VDD相連接，從而使VDD電位(High:高電位)被可靠地輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)，同時(shí)，由于其它級(jí)的OUT與IN相連接，因此，IN變?yōu)榧せ顮顟B(tài)(High:高電位)，Tr5導(dǎo)通，從而使第2輸出部SO截止。另一方面，從全導(dǎo)通期間結(jié)束直到GSP信號(hào)變?yōu)榧せ顮顟B(tài)為止，由于INIT信號(hào)變?yōu)榉羌せ顮顟B(tài)(Low:低電位)，INITB信號(hào)變?yōu)榉羌せ顮顟B(tài)(High:高電位)，INITKEEP信號(hào)變?yōu)榧せ顮顟B(tài)(High:高電位)，因此，Tr9導(dǎo)通，第2輸出部SO變?yōu)榧せ顮顟B(tài)(Tr2導(dǎo)通)。因此，VSS電位(Low:低電位)被可靠地輸出到OUT端子，而與CK1、CK2信號(hào)無關(guān)。在圖1的觸發(fā)器中，在復(fù)位電路RS中，第3節(jié)點(diǎn)Ne經(jīng)由電阻Rr及Tr6與VDD相連接(其中，Tr6在電阻Rr—側(cè)，Tr6在VDD—側(cè))，但并不僅限于此。如圖14所示，也可以將第3節(jié)點(diǎn)Ne經(jīng)由Tr6及電阻Rr與VDD相連接(其中，Tr6在第3節(jié)點(diǎn)一側(cè)，Rr在VDD —側(cè))。
在圖1的觸發(fā)器中，在復(fù)位電路RS中設(shè)有電阻Rr，但并不僅限于此。也可以用進(jìn)行二極管連接的晶體管TD來置換電阻Rr，從而得到如圖15那樣的結(jié)構(gòu)。另外，也可以從圖1的結(jié)構(gòu)中僅去除誤動(dòng)作防止部，從而得到如圖16那樣的結(jié)構(gòu)。另外，也可以使用本觸發(fā)器(例如，圖16中的觸發(fā)器)來構(gòu)成圖17所示的可雙向移位的移位寄存器。在該情況下，在相鄰的兩級(jí)之間配置移位方向確定電路SEL，并輸入U(xiǎn)D信號(hào)及UDB信號(hào)。在順接方向(下方)進(jìn)行移位時(shí)，例如，SEL2將FFl的OUT端子與FF2的IN端子相連接。另一方面，在接反方向(上方)進(jìn)行移位時(shí)，例如，SELl將FF2的OUT端子與FFl的IN端子相連接。另外，如圖18所示，移位方向確定電路SEL包括2個(gè)N溝道晶體管，對(duì)于其中的一個(gè)晶體管，柵極端子與UD端子連接，并且，源極電極及漏極電極與IX端子及O端子相連接，對(duì)于其中的另一個(gè)晶體管，柵極端子與UDB端子連接，并且，源極電極及漏極電極與IY端子及O端子連接。本發(fā)明并不僅限于上述實(shí)施方式，還包括基于公知技術(shù)或技術(shù)常識(shí)對(duì)上述實(shí)施方式進(jìn)行適當(dāng)改變或?qū)⑵浣M合而得到實(shí)施方式。另外，各實(shí)施方式中記載的作用效果等也僅是示例而已。工業(yè)上的實(shí)用性本發(fā)明的觸發(fā)器特別適用于液晶顯示裝置的驅(qū)動(dòng)電路。標(biāo)號(hào)說明INIT第I初始化信號(hào)INITB第2初始化信號(hào)INITKEEP第3初始化信號(hào)Na Ne第I 第3節(jié)點(diǎn)VDD高電位側(cè)電源VSS低電位側(cè)電源Trl Trl3第I 第13晶體管
權(quán)利要求
1.一種觸發(fā)器，其特征在于，包括: 輸入端子； 輸出端子； 第1及第2控制信號(hào)端子； 第1輸出部，該第I輸出 部包括自舉電容，并與第I控制信號(hào)端子及輸出端子相連接； 第2輸出部，該第2輸出部與第I電源及輸出端子相連接； 第1輸入部，該第I輸入部與所述輸入端子及第2電源相連接，并對(duì)自舉電容進(jìn)行充電； 放電部，該放電部使所述自舉電容進(jìn)行放電； 第2輸入部，該第2輸入部與所述輸入端子及第I電源相連接，并與第2輸出部相連接； 復(fù)位部，該復(fù)位部與所述第2控制信號(hào)端子相連接，并對(duì)所述放電部及第2輸出部進(jìn)行控制； 第I初始化部，該第I初始化部控制所述第I輸出部； 第2初始化部，該第2初始化部控制所述第I輸入部；以及 第3初始化部，該第3初始化部控制放電部及第2輸出部。
2.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 所述第I初始化部使第I輸出部與第2電源電連接或斷開； 第2初始化部使第I輸入部與第2電源電連接或斷開； 第3初始化部使放電部及第2輸出部分別與第2電源電連接或斷開。
3.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 所述第2初始化部還使第3初始化部、復(fù)位部以及放電部分別與第2輸出部連接或斷開。
4.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 所述第I初始化部還對(duì)第2輸出部進(jìn)行控制。
5.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 包括反饋部，該反饋部與輸出端子相連接，并對(duì)第2輸出部進(jìn)行控制。
6.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 第I輸入部與第I輸出部經(jīng)由中繼部相連接。
7.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 第I輸出部包括第I晶體管； 第2輸出部包括第2晶體管； 第I輸入部包括第3晶體管； 放電部包括第4晶體管； 第2輸入部包括第5晶體管； 復(fù)位部包括第6晶體管； 第1初始化部包括第7晶體管； 第2初始化部包括第8晶體管； 第3初始化部包括第9晶體管，第I至第9晶體管都具有相同的導(dǎo)電類型。
8.按權(quán)利要求7所述的觸發(fā)器，其特征在于， 進(jìn)一步包括第I至第3初始化端子、以及第I至第3節(jié)點(diǎn)， 第I晶體管的一個(gè)導(dǎo)通電極與第I控制信號(hào)端子相連接，該第I晶體管的控制端子和另一個(gè)導(dǎo)通電極經(jīng)由所述自舉電容相連接，且所述另一個(gè)導(dǎo)通電極與輸出端子相連接，并且所述另一個(gè)導(dǎo)通電極經(jīng)由第2晶體管與第I電源相連接， 第3及第5晶體管的控制端子與輸入端子相連接，第6晶體管的控制端子與第2控制信號(hào)端子相連接，第7晶體管的控制端子與第I初始化端子相連接，第8晶體管的控制端子與第2初始化端子相連接，第9晶體管的控制端子與第3初始化端子相連接， 第I節(jié)點(diǎn)與第3晶體管的一個(gè)導(dǎo)通電極直接連接或經(jīng)由電阻相連接，且經(jīng)由第4晶體管與第I電源相連接， 第3晶體管的另一個(gè)導(dǎo)通電極經(jīng)由第8晶體管與第2電源相連接， 第2節(jié)點(diǎn)與第2晶體管的控制端子相連接，并且經(jīng)由第5晶體管與第I電源相連接， 第3節(jié)點(diǎn)與第4晶體管的控制端子相連接，且經(jīng)由第9晶體管與第2電源相連接，并且經(jīng)由與所述電阻不同的其它電阻以及第6晶體管與第2電源相連接。
9.按權(quán)利要求8所述的觸發(fā)器，其特征在于， 在第2初始化部中包括使控制端子與第2初始化端子相連接的第10晶體管， 所述第2節(jié)點(diǎn)經(jīng)由第10晶體 管與第3節(jié)點(diǎn)相連接。
10.按權(quán)利要求8所述的觸發(fā)器，其特征在于， 在第I初始化部中包括使控制端子與第I初始化端子相連接的第11晶體管， 所述第2節(jié)點(diǎn)經(jīng)由第11晶體管與第I電源相連接。
11.按權(quán)利要求8所述的觸發(fā)器，其特征在于， 包括使控制端子與輸出端子相連接的第12晶體管， 所述第2節(jié)點(diǎn)經(jīng)由第12晶體管與第I電源相連接。
12.按權(quán)利要求8所述的觸發(fā)器，其特征在于， 包括使控制端子與第2電源相連接的第13晶體管， 所述第I節(jié)點(diǎn)經(jīng)由第13晶體管與第I晶體管的控制端子相連接。
13.按權(quán)利要求8所述的觸發(fā)器，其特征在于， 所述各電阻的構(gòu)成材料與各晶體管的溝道的構(gòu)成材料相同。
14.按權(quán)利要求1所述的觸發(fā)器，其特征在于， 在所述第I輸出部中包括第I晶體管，并且所述自舉電容是第I晶體管的寄生電容。
15.一種移位寄存器,其特征在于， 所述移位寄存器的各級(jí)中都包括有如權(quán)利要求1至13中任一項(xiàng)所述的觸發(fā)器。
16.按權(quán)利要求15所述的移位寄存器，其特征在于， 本級(jí)的觸發(fā)器的第2控制信號(hào)端子與下一級(jí)的觸發(fā)器的輸出端子相連接。
17.一種驅(qū)動(dòng)電路，其特征在于， 所述驅(qū)動(dòng)電路具有移位寄存器，該移位寄存器的各級(jí)包括權(quán)利要求1至13中任一項(xiàng)所述的觸發(fā)器， 將激活期間互不重疊的時(shí)鐘信號(hào)提供到移位寄存器各級(jí)中的觸發(fā)器的第I及第2控制信號(hào)端子。
18.一種驅(qū)動(dòng)電路，其特征在于， 所述驅(qū)動(dòng)電路具有移位寄存器，該移位寄存器的各級(jí)包括權(quán)利要求8所述的觸發(fā)器，在該移位寄存器的各級(jí)的觸發(fā)器中，將第I初始化信號(hào)輸入到第I初始化端子，將第2初始化信號(hào)輸入到第2初始化端子，將第3初始化信號(hào)輸入到第3初始化端子。
19.按權(quán)利要求18所述的驅(qū)動(dòng)器電路，其特征在于， 所述第I初始化信號(hào)的反向信號(hào)為第2初始化信號(hào)， 所述第3初始化信號(hào)在所述第I初始化信號(hào)從激活狀態(tài)變?yōu)榉羌せ顮顟B(tài)的時(shí)刻變成激活狀態(tài)，在該時(shí)刻之后變成非激活狀態(tài)。
20.按權(quán)利要求19所述的驅(qū)動(dòng)器電路，其特征在于， 所述第3初始化信號(hào)與規(guī)定移位開始時(shí)刻的起始脈沖變?yōu)榧せ顮顟B(tài)同步地變成非激活狀態(tài)。
21.一種驅(qū)動(dòng)電路，其特征在于， 包括權(quán)利要求1至14中任一項(xiàng)所述的觸發(fā)器。
22.一種顯示裝置，其特征在于， 包括權(quán)利要求1至14中任一項(xiàng)所述的觸發(fā)器。
全文摘要
本觸發(fā)器包括輸入及輸出端子；第1及第2控制信號(hào)端子；第1輸出部，該第1輸出部包括自舉電容，并與第1控制信號(hào)端子及輸出端子連接；第2輸出部，該第2輸出部與第1輸出部及輸出端子連接；第1輸入部，該第1輸入部與輸入端子連接，并對(duì)自舉電容進(jìn)行充電；放電部，該放電部對(duì)自舉電容進(jìn)行放電；第2輸入部，該第2輸入部與輸入端子相連接，并與第2輸出部相連接；復(fù)位部，該復(fù)位部與第2控制信號(hào)端子相連接，并對(duì)放電部及第2輸出部進(jìn)行控制；第1初始化部，該第1初始化部控制第1輸出部；第2初始化部，該第2初始化部控制第1輸出部；以及第3初始化部，該第3初始化部對(duì)放電部及第2輸出部進(jìn)行控制。由此，能夠?qū)崿F(xiàn)在與時(shí)鐘信號(hào)無關(guān)的情況下進(jìn)行全導(dǎo)通動(dòng)作的移位寄存器。
文檔編號(hào)H03K17/687GK103098373SQ201180042280
公開日2013年5月8日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2010年9月2日
發(fā)明者佐佐木寧, 村上祐一郎, 山本悅雄 申請(qǐng)人:夏普株式會(huì)社