專利名稱：柵壓自舉開關電路的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及一種由CMOS工藝實現的柵壓自舉開關電路。
背景技術：
隨著技術的發(fā)展，高速度高精度已成為模數轉換器的設計目標，而采樣保持電路作為模數轉換器的核心部分，它的性能決定了整個模數轉換器的性能。因此，設計一個高速高精度的采樣保持電路就顯得尤為重要。而在采樣保持電路中最為關鍵的無疑就是采樣開關。在CMOS工藝中，傳統(tǒng)的采樣開關如圖I所示，即為一個NMOS管MN，該NMOS管的源 極I為模擬信號輸入端vin，該NMOS管的漏極2為離散信號輸出端Vwt，而該NMOS管的柵極3接控制信號CK。當柵極控制電壓CK為高時，NMOS采樣開關處于導通狀態(tài)，第2結點102的電壓采樣第I結點101電壓值；當柵壓控制電壓CK為低時，NMOS采樣開關處于關斷狀態(tài)，此時模擬信號輸入端電壓Vin被采樣保持在第2節(jié)點102的電容上。這樣就實現了采樣保持的功能。但是在NMOS采樣開關導通時存在的導通電阻Ron^Coxj{VI)l)-Vm-\\n)\l(I)由公式⑴可以看到，MOS采樣開關的導通電阻是和模擬信號輸入端Vin的幅度相關的。當Vin變大時，Rm變大，因此會造成電壓采樣值的非線性失真，從而影響到采樣保持電路的精度。解決上述問題的方法是采用柵壓自舉開關，如圖2所示。該電路包括柵壓自舉環(huán)路10和NMOS開關管20，其中柵壓自舉環(huán)路包括柵壓自舉電容Cl、自舉環(huán)路開關MPl、MP3和麗I、MP3柵極電壓驅動電路40、NMOS開關管20柵極電荷充放電路30、輔助開關管麗5，而NMOS開關管20的源極8為模擬信號輸入端Vin, NMOS開關管20的漏極9為離散信號輸出端V-。CK為時鐘采樣信號，CKB為CK的反相信號當CK為低，CKB為高時，MN4管導通，第五結點5和第14結點14的電荷泄放到地，故NMOS開關管20關斷，Vtjut保持上一時刻的采樣信號。同時麗I管和MPl管導通，電容Cl的上下極板分別接到電源VDD和地GND，其兩端的電壓差近似維持為VDD。當CK變高，CKB變低時，麗3管導通，麗I管導通，麗I管關斷，第4結點4電壓變低，從而MP3管導通。MP3導通后，MN6的柵壓近似為VDD (取較大的Cl值)。此時麗5和MN6都導通，模擬輸入信號Vin通過導通的麗5傳遞到電容Cl的下極板，將Cl的上極板的電壓自舉為(VDD+VJ，這樣通過自舉環(huán)路將其傳遞給MN6的柵極14，從而使得MN6的柵源電壓始終保持在VDD附近，這樣可以預期其導通電阻近似表示為Rn=^cJj(Vl)D-Vw)] 1(2；從公式(2)可以看出，該導通電阻與輸入無關，從而實現自舉功能。但是，考慮到當CK信號變低，CKB信號變高時，MP2管導通，對第4結點4進行充電至高電平，而充電電荷來自電容Cl的儲存電荷，非常不利于電容Cl電壓的保持，對電路的采樣精度影響較大。另外在NMOS開關管20柵極電荷充放電路30中，快速充電通路包括MN8和麗3，通路電阻較大，嚴重限制了充電速度。

發(fā)明內容
(一)要解決的技術問題有鑒于此，本發(fā)明提供了一種柵壓自舉開關電路，最大限度的消除開關導通電阻的非線性，減小信號失真，提高電路精度。(二)技術方案根據本發(fā)明的一個方面，提供了一種柵壓自舉開關電路。該柵壓自舉開關電路包括柵壓自舉環(huán)路(10)，用于在時鐘信號的控制下，產生柵極控制電壓，該柵極控制電壓受輸入的模擬信號的影響；NM0S開關管(MN6)，其柵端與該柵壓自舉電路(10)相連接，其漏端 連接至模擬信號輸入端，其源端連接至離散信號輸出端，用于在所述柵極控制電壓的控制下，保持其柵源電壓差不變，將由模擬信號輸入端輸入的模擬信號采樣為離散信號，并由離散信號輸出端輸出。(三)有益效果從上述技術方案可以看出，本發(fā)明柵壓自舉開關電路具有以下有益效果(I)在本發(fā)明柵壓自舉開關電路中，第二 PMOS管MP2的漏端沒有連接到第一電容Cl的上極板，而是直接連接到電源電壓VDD。所以當時鐘信號CK變低時，電源電壓可以直接對第四節(jié)點4充電，而第一電容Cl兩端的電荷保持不變。換言之就是無論時鐘信號CK是高或者低，電容Cl的上下極板的電壓差始終是VDD，而第一電容Cl兩端的電壓差通過柵壓自舉環(huán)路傳遞到匪OS開關管20的柵源兩端，也即NMOS開關管20的柵源電壓差始終保持是VDD，從而最大限度的減少了 NMOS開關管20導通電阻的非線性，減小信號失真，提高電路精度。(2)在本發(fā)明柵壓自舉開關電路中，去掉了第八NMOS管MN8，這是因為在NMOS開關管20柵極電荷充放電路30中，第八NMOS管MN8和第三NMOS管MN3組成對NMOS開關管20柵極的充電通路，并且第八NMOS管MN8還和第四NMOS管MN4組成對NMOS開關管20柵極的放電通路,去掉第八NMOS管MN8后充放電通路的電阻大大減小，減少了充放電時間,可以使得NMOS開關管20盡快的導通或截止，減小信號的失真。另外減少了元件的數目，從而能夠減小芯片的實現面積，降低成本，這在對芯片面積或者功耗有嚴格限制的設計中具有重要意義。


圖I為現有技術采樣電路的電路圖；圖2為現有技術柵壓自舉開關的電路圖；圖3為依據本發(fā)明實施例的柵壓自舉開關電路的結構示意圖；圖4為圖3所示柵壓自舉開關電路的電路圖；圖5為圖3所示柵壓自舉開關電路中柵壓自舉環(huán)路的電路圖；圖6為圖3所示柵壓自舉開關電路中開關管電路的電路圖。
主要元件符號說明10-柵壓自舉環(huán)路；MN6-NM0S開關管；30-柵極電荷充放電路；40-柵極電壓驅動電路；1、2、3、4、5、6、7、8、9、11、12、13、14_ 節(jié)點；Cl-柵壓自舉電容；MNl-第一 NMOS管；MN2-第二 NMOS 管；MN3-第三 NMOS 管；MN4-第四NMOS管；MN5-輔助開關管；MPl-第一 PMOS 管；MP2-第二 PMOS 管 MP3-第三 PMOS 管
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。需要說明的是，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附圖中未繪示或描述的實現方式，為所屬技術領域中普通技術人員所知的形式。另外，雖然本文可提供包含特定值的參數的示范，但應了解，參數無需確切等于相應的值，而是可在可接受的誤差容限或設計約束內近似于相應的值。圖3為依據本發(fā)明實施例的柵壓自舉開關電路的結構示意圖。圖4為圖3所示柵壓自舉開關電路的電路圖。請參照圖3和圖4，本實施例柵壓自舉開關電路包括柵壓自舉環(huán)路10和NMOS開關管MN6。其中，柵壓自舉環(huán)路(10)，用于在時鐘的控制下，產生柵極控制電壓，該柵極控制電壓受輸入的模擬信號的影響。NMOS開關管MN6，其柵端與該柵壓自舉電路(10)相連接，其漏端連接至模擬信號輸入端，其源端連接至離散信號輸出端，用于在所述柵極控制電壓的控制下，保持其柵源電壓差相對不變，將由模擬信號輸入端輸入的模擬信號Vin采樣為離散信號Vwt，并由離散信號輸出端輸出。圖5為圖3所示柵壓自舉開關電路中柵壓自舉環(huán)路的電路圖。請參照圖5，柵壓自舉環(huán)路10包括柵壓自舉電容Cl、自舉環(huán)路開關、第三PMOS管MP3的柵極電壓驅動電路40、柵極電荷充放電路30、輔助開關管MN5。以下分別對各個部件進行詳細說明。請參照圖5，柵壓自舉電容Cl，其上極板連接至第一節(jié)點1，其下極板連接至第二節(jié)點2。請參照圖5，自舉環(huán)路開關包括第一 NMOS管麗I、第一 PMOS管MPl和第三PMOS管MP3 ;其中第一 NMOS管麗1，其柵端連接至第i^一節(jié)點11，即反相時鐘端，其源端連接至第十四節(jié)點14，即大地端；其漏端連接至第二節(jié)點2 ；第一 PMOS管MPl，其漏端連接至第一節(jié)點1，其源端連接至第十二節(jié)點12，即高電平端，其柵端連接至第五節(jié)點5 ；第三PMOS管MP3，其漏端連接至第五節(jié)點5，其源端連接至第一節(jié)點1，其柵端連接至第四節(jié)點4。請參照圖5，第三PMOS管MP3的柵極電壓驅動電路40包括第二 NMOS管麗2和第二 PMOS管MP2，用于基于時鐘信號CK來控制第三PMOS管MP3的導通與截止，其中
第二 NMOS管MN2的源端連接至第一節(jié)點2，第二 PMOS管的源端連接至第十二節(jié)點12，即高電平端；第二 PMOS管MP2的漏端和第二 NMOS管麗2的漏端共同連接至第四節(jié)點4 ；第二 PMOS管MP2的柵端和第二 NMOS管麗2的柵端共同連接至第三節(jié)點3，即時鐘端。第二 PMOS管MP2和第二 NMOS管MN2組成的柵極電壓驅動電路40驅動第三PMOS管MP3的柵極，可以保證第三PMOS管MP3的柵源電壓不會超過VDD，提高器件工作可靠性。請參照圖5，NMOS開關管MN6的柵極電荷充放電路30包括第三NMOS管麗3和第四NMOS管MN4，用于對NMOS開關管MN6的柵極進行充放電；其中，第三NMOS管MN3，其柵端連接至第六節(jié)點6，即時鐘端，其漏端連接至第十二節(jié)點 12，即高電平端，其源端連接至第五節(jié)點；第四NMOS管MN4，其柵端連接至第七節(jié)點7，即反相時鐘端，其源端連接至第十三節(jié)點13，即地端，其漏端連接至第五節(jié)點5。第五節(jié)點5是NMOS開關管(MN6)的控制端點，決定著NMOS開關管(MN6)是否導通，即決定采樣開關是工作于采樣狀態(tài)或者是保持狀態(tài)。請參照圖5，輔助開關管MN5，當時鐘為低時，隔離輸入電壓Vin與地之間的低阻通路，其柵端連接至第五節(jié)點5，其漏端連接至第二節(jié)點2 ;其源端連接至模擬信號輸入端。圖6為圖3所示柵壓自舉開關電路中開關管電路的電路圖。請參照圖6，該NMOS開關管MN6的柵端連接至第五節(jié)點，其漏端連接至第八節(jié)點8，即模擬信號輸入端，其源端連接至第九節(jié)點9，即離散信號輸出端。上述的柵壓自舉開關電路應用于采樣電路中，其工作過程為步驟1，在時鐘CK由低變高，CKB由高變低時，第一 NMOS管MNl關斷，第二 NMOS管麗2導通，第三PMOS管MP3的柵極電壓被拉低，因此第三PMOS管MP3導通，而柵壓自舉電容Cl在前一個時鐘周期相位被充電到VDD，所以在第三PMOS管MP3導通后，第六NMOS管MN6的柵壓近似為VDD (取較大的Cl值)。此時第五NMOS管麗5和第六NMOS管MN6都導通，模擬輸入信號Vin通過導通的第五NMOS管麗5傳遞到柵壓自舉電容Cl的下極板，將柵壓自舉電容Cl的上極板的電壓自舉為(VDD+VJ，這樣通過自舉環(huán)路將其傳遞給第六NMOS管MN6的柵極，從而使得第六NMOS管MN6的柵源電壓始終保持在VDD附近，這樣可以預期其導通電阻近似表示為— '(3)從公式(3)可以看出，該導通電阻與輸入無關，實現自舉功能。為了使得第六NMOS管ΜΝ6的柵極電壓上升速度更快，這里增加第三NMOS管麗3管以加速第五結點5的充電速度。當CK為高電平時，第三NMOS管麗3是快速的充電通路，把第五結點5充電至VDD-VTHN，之后再由柵壓自舉電容Cl的作用把第五結點5電壓升高到VDD+Vin，此時由于第五結點5的電壓高于VDD，因此，第三NMOS管麗3的通路自動斷開，對自舉電路沒有影響。步驟2，在時鐘CK由高變低，CKB由低變高時，第四NMOS管MN4導通，第三NMOS管MN3斷開，所以第五NMOS管MN5和第六NMOS管MN6柵極的電荷通過導通的第四NMOS管MN4泄放掉，故第五NMOS管麗5和第六NMOS管MN6被關斷。第二 PMOS管MP2因為CK變低而導通，使得第三PMOS管MP3的柵極電壓升高，被關斷。此時第一 PMOS管MPl和第一 NMOS管麗I都被導通，使得柵壓自舉電容Cl的上極板接到電源VDD，下極板接到地GND，使其兩端的電壓維持在VDD附近。步驟3，當時鐘信號CK再次反轉時，重復步驟1，如此反復。無論時鐘信號CK是高或者低，電容Cl的上下極板的電壓差始終是VDD，也即NMOS開關管MN6的柵源電壓差始終是VDD，最大限度的減少了 NMOS開關管MN6導通電阻的非線性。在本發(fā)明中還需要注意兩個關鍵問題。首先，要減小NMOS開關管MN6的導通電阻的非線性，可以通過增大其寬長比W/L來實現。一般情況下，NMOS開關管MN6的寬長比介于20至50之間，本實施例中為25。其次，通常考慮到回路中寄生電容以及NMOS開關管MN6的柵電容對最終自舉電壓的影響，為了使NMOS開關管MN6導通時的柵源電壓盡量接近電源電壓VDD，第一電容Cl要取足夠大的電容值，通常情況下大于NMOS開關管MN6柵電容的10倍以上。一般情況下，柵壓自舉電容Cl的電容值介于5pF至IOpF之間。其余MOS管的尺寸需要根據性能指標和不同工藝進行仿真測試而得到。該柵壓自舉開關的工作時鐘也由所選工藝決定。一般情況下，時鐘的頻率介于500KHZ至20MHz之間。本發(fā)明的柵壓自舉開關 電路應用于采樣保持電路中。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種柵壓自舉開關電路，其特征在于，包括 柵壓自舉環(huán)路(10)，用于在時鐘信號的控制下，產生柵極控制電壓，該柵極控制電壓受輸入的模擬信號的影響； NMOS開關管(MN6)，其柵端與該柵壓自舉電路(10)相連接，其漏端連接至模擬信號輸入端，其源端連接至離散信號輸出端，用于在所述柵極控制電壓的控制下，保持其柵源電壓差不變，將由模擬信號輸入端輸入的模擬信號采樣為離散信號，并由離散信號輸出端輸出。
2.根據權利要求I所述的柵壓自舉開關電路，其特征在于，所述柵壓自舉環(huán)路(10)包括 柵壓自舉電容(Cl)，其上極板連接至第一節(jié)點，其下極板連接至第二節(jié)點； 自舉環(huán)路開關，包括 第一 NMOS管(MNl)，其柵端連接至反相時鐘端，其源端連接至大地端；其漏端連接至第二節(jié)點； 第一 PMOS管(MPl)，其漏端連接至第一節(jié)點，其源端連接至高電平端，其柵端連接至第五節(jié)點； 第三PMOS管(MP3)，其漏端連接至第五節(jié)點，其源端連接至第一節(jié)點，其柵端連接至第四節(jié)點； 柵極電壓驅動電路(40)，用于基于時鐘信號CK來控制第三PMOS管MP3的導通與截止； 柵極電荷充放電路(30)，連接至所述匪OS開關管(MN6)的柵極，用于對NMOS開關管(MN6)的柵極進行充放電； 輔助開關管(MN5)，其柵端連接至第五節(jié)點，其漏端連接至第二節(jié)點；其源端連接至模擬信號輸入端。
3.根據權利要求2所述的柵壓自舉開關電路，其特征在于，所述柵極電壓驅動電路(40)包括 第二 NMOS管(MN2)，其源端連接至第一節(jié)點，第二 PMOS管的源端連接至高電平端； 第二 PMOS管(MP2)，其漏端和第二 NMOS管(MN2)的漏端共同連接至第四節(jié)點； 第二 PMOS管(MP2)的柵端和第二 NMOS管(MN2)的柵端共同連接至時鐘端。
4.根據權利要求2所述的柵壓自舉開關電路，其特征在于，所述柵極電壓驅動電路(40)包括 第三NMOS管(MN3)，其柵端連接至時鐘端，其漏端連接至高電平端，其源端連接至第五節(jié)點； 第四NMOS管(MN4)，其柵端連接至反相時鐘端，其源端連接至大地端，其漏端連接至第五節(jié)點。
5.根據權利要求2所述的柵壓自舉開關電路，其特征在于，所述柵壓自舉電容(Cl)的電容值大于NMOS開關管(MN6)的柵極電容的10倍以上。
6.根據權利要求5所述的柵壓自舉開關電路，其特征在于，所述柵壓自舉電容(Cl)的電容值介于5pF至IOpF之間。
7.根據權利要求I所述的柵壓自舉開關電路，其特征在于，所述NMOS開關管(MN6)的寬長比介于20至50之間。
8.根據權利要求7所述的柵壓自舉開關電路，其特征在于，所述NMOS開關管(MN6)的寬長比為25。
9.根據權利要求2所述的柵壓自舉開關電路，其特征在于，所述時鐘的頻率介于500KHz 至 20MHz 之間。
10.根據權利要求I至9中任一項所述的柵壓自舉開關電路，其特征在于，該柵壓自舉開關電路應用于采樣保持電路中。
全文摘要
本發(fā)明提供了一種柵壓自舉開關電路。該柵壓自舉開關電路包括柵壓自舉環(huán)路(10)，用于在時鐘信號的控制下，產生柵極控制電壓，該柵極控制電壓受輸入的模擬信號的影響；NMOS開關管(MN6)，其柵端與該柵壓自舉電路(10)相連接，其漏端連接至模擬信號輸入端，其源端連接至離散信號輸出端，用于在所述柵極控制電壓的控制下，保持其柵源電壓差不變，將由模擬信號輸入端輸入的模擬信號采樣為離散信號，并由離散信號輸出端輸出。本發(fā)明的柵壓自舉開關電路，最大限度的消除了開關導通電阻的非線性，減小了信號失真，提高了電路精度。
文檔編號H03K17/687GK102832919SQ201210339240
公開日2012年12月19日 申請日期2012年9月13日 優(yōu)先權日2012年9月13日
發(fā)明者馬波, 袁凌, 曹曉東, 張強, 郝志坤, 石寅 申請人:中國科學院半導體研究所