專利名稱：一種改進(jìn)的柵源跟隨采樣開關(guān)設(shè)計(jì)方法及其開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用柵源跟隨技術(shù)的采樣開關(guān)，特別是用于采樣保持電路的一種改進(jìn)的 柵源跟隨采樣開關(guān)設(shè)計(jì)方法及其開關(guān)電路，屬于開關(guān)電容電路設(shè)計(jì)的技術(shù)領(lǐng)域。
背景技術(shù)：
在采樣保持電路中，采樣開關(guān)(采用MOS管)的性能決定了信號(hào)的采樣精度和輸入帶 寬。MOS管開關(guān)導(dǎo)通時(shí)的導(dǎo)通電阻與其柵源電壓有關(guān)，當(dāng)輸入信號(hào)變化時(shí)，柵源電壓隨 之變化，導(dǎo)通電阻的不穩(wěn)定會(huì)引起信號(hào)的非線性失真。為了克服MOS開關(guān)導(dǎo)通電阻的非線 性，常常采用柵源跟隨技術(shù)(Bootstrap)結(jié)構(gòu)。但在圖1常規(guī)柵源跟隨技術(shù)開關(guān)中，當(dāng)存儲(chǔ) 在電容C3上的電荷對(duì)G點(diǎn)充電時(shí)，有一部分電荷將分配到該路徑的寄生電容上，降低了 開關(guān)MN8的柵源提升電壓。提高C3的容值，可以提高采樣開關(guān)MN8的柵端和源端的電 壓，但是更大的C3也加大了采樣保持器模擬輸入的視在電容，減小了采樣保持器的輸入 帶寬。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決上述現(xiàn)有技術(shù)中存在的問題，提出了一種改進(jìn)的柵源跟隨采 樣開關(guān)設(shè)計(jì)方法及其開關(guān)電路，可有效降低采樣開關(guān)管柵極的寄生電容，從而提高采樣 開關(guān)管的柵源提升電壓。
為解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的 一種改進(jìn)的柵源跟隨采樣 開關(guān)設(shè)計(jì)方法，其特征在于，通過減少常規(guī)柵源跟隨開關(guān)中柵壓導(dǎo)通開關(guān)在采樣相時(shí)充電
環(huán)路上的MOS管，降低了環(huán)路上的寄生電容，從而減少了分配到寄生電容上的電荷，提 高了采樣開關(guān)管的柵源提升電壓，減小MOS開關(guān)的導(dǎo)通電阻。 按上述方法設(shè)計(jì)的開關(guān)電路，設(shè)有
(1) 含兩個(gè)NMOS管和兩個(gè)電容構(gòu)成的時(shí)鐘倍乘電路兩個(gè)相同的NMOS管組成 的交叉耦合對(duì)管的漏極接電源電壓，源極分別接一個(gè)電容的上極板，兩個(gè)電容的下極板分 別接兩相非交疊時(shí)鐘，該兩相非交疊時(shí)鐘由時(shí)鐘信號(hào)及其經(jīng)導(dǎo)相器輸出的信號(hào)構(gòu)成，上述 兩個(gè)電容之一的下極板接時(shí)鐘信號(hào)，此電容的上極板為時(shí)鐘倍乘電路的輸出端；另一個(gè)電 容的下極板接導(dǎo)相器輸出端；
(2) 含七個(gè)NMOS管、兩個(gè)PMOS管和一個(gè)電容構(gòu)成的柵壓導(dǎo)通開關(guān)七個(gè)NMOS 管、兩個(gè)PMOS管分別按逆時(shí)針方向排序，第一個(gè)NMOS管的柵極接時(shí)鐘倍乘電路的輸 出信號(hào)，第一個(gè)NMOS管漏極接電源電壓，源極接電容的上極板，電容的下極板接第二 個(gè)NMOS管的漏極，其柵極接時(shí)鐘信號(hào)，源極接地；電容的上極板還接第一個(gè)PMOS管 的源極，其柵極同時(shí)接第二個(gè)PMOS管、第三個(gè)NMOS管及第四個(gè)NMOS管漏極，第一 個(gè)PMOS管的襯底與源極相連，第二個(gè)PMOS管和第三個(gè)NMOS管柵極接導(dǎo)相器的輸出 端，第二個(gè)PMOS管源極接電源電壓，電容的下極板同時(shí)接第三個(gè)NMOS管、第四個(gè)NMOS 管的源極以及第五個(gè)NMOS管的漏極，第一個(gè)PMOS管的漏極與第四個(gè)NMOS管、第五 個(gè)NMOS管的柵極相連，第五個(gè)NMOS管的源極接采樣輸入信號(hào)，第一個(gè)PMOS管的漏
極與第七個(gè)NMOS管的漏極相連，第七個(gè)NMOS管的柵極接電源電壓，源極接第六個(gè) NMOS管的漏極，第六個(gè)NMOS管的柵極接時(shí)鐘信號(hào)，源極接地；
(3)由一個(gè)NMOS管構(gòu)成的柵源跟隨采樣開關(guān)，其柵極接?xùn)艍簩?dǎo)通開關(guān)中第五個(gè) NMOS管的柵極，源極與柵壓導(dǎo)通開關(guān)中第五個(gè)NMOS管的源極連接，為柵源跟隨采樣 開關(guān)的輸入，漏極為柵源跟隨采樣開關(guān)的輸出；
其特征在于，其特征在于，用一個(gè)不大于lpF電容替代柵壓導(dǎo)通開關(guān)電路中的第三個(gè) NMOS管，該電容上極板接第二個(gè)PMOS管漏極，下極板接時(shí)鐘信號(hào)；在柵壓導(dǎo)通開關(guān) 電路中增加一個(gè)PMOS管，其柵極接時(shí)鐘信號(hào)，源極接電源電壓，漏極接第七個(gè)NMOS 管的源極。
本發(fā)明的優(yōu)點(diǎn)及有益效果本發(fā)明通過減少常規(guī)柵源跟隨技術(shù)(Bootstrap)開關(guān)中柵壓 導(dǎo)通開關(guān)在采樣相時(shí)充電環(huán)路上的MOS管，降低了環(huán)路上的寄生電容，從而減少了分配 到寄生電容上的電荷，有效地提高了采樣開關(guān)管的柵源提升電壓，減小MOS開關(guān)的導(dǎo)通 電阻。


圖1是常規(guī)的柵源跟隨技術(shù)開關(guān)電路。 圖2是本發(fā)明的柵源跟隨技術(shù)開關(guān)電路。 圖3是常規(guī)Bootstrap開關(guān)柵壓仿真結(jié)果。 圖4是本發(fā)明Bootstrap開關(guān)柵壓仿真結(jié)果。 圖5是本發(fā)明Bootstrap開關(guān)的輸出頻譜。
具體實(shí)施例方式
下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
圖l為常規(guī)的柵源跟隨技術(shù)(Bootstrap)開關(guān)電路，包括時(shí)鐘倍乘電路、柵壓導(dǎo)通開關(guān) 和柵源跟隨采樣開關(guān)三部分電路。其中，時(shí)鐘信號(hào)CLKN和CLK為兩相非交疊時(shí)鐘， MN8為采樣開關(guān)。導(dǎo)相器INV、兩個(gè)相同的NM0S管MN1、 MN2以及Cl和C2組成時(shí) 鐘倍乘電路，它保證了在保持相MN3 (此管定義為如前所述的柵壓導(dǎo)通開關(guān)電路中第一 個(gè)NMOS管)，對(duì)C3充電。在保持相時(shí)，CLKN為低電平、CLK為高電平，MN8的柵 電壓通過MN6、 MN7放電，其與地相連，采樣開關(guān)MN8斷開。同時(shí)，MN3禾卩MN9導(dǎo) 通，電容C3被充電到VDD為止。采樣相時(shí)，這個(gè)電容將作為電源加到采樣開關(guān)MN8的 柵源，保證采樣時(shí)導(dǎo)通電阻近似不變。在采樣相時(shí)，在釆樣相時(shí)，CLKN為高電平、CLK 為低電平，MP1 (此管定義為如前所述的柵壓導(dǎo)通開關(guān)電路中第二個(gè)PMOS管)關(guān)斷， MN10導(dǎo)通，此時(shí)存儲(chǔ)在C3上的電壓被加到MN8的柵極，MN5和MN8同時(shí)導(dǎo)通，使得 采樣開關(guān)MN8的柵電壓跟隨源極，保持柵源電壓差為一定值，而與輸入信號(hào)無關(guān)。然而 由于采樣相時(shí)，MN6與MN10導(dǎo)通，增加了的MN5柵極和漏極上的寄生電容分配到更多 的C3對(duì)MN8柵極充電時(shí)的電荷，限制了MN8的柵源提升電壓。
圖2為本發(fā)明的柵源跟隨技術(shù)(Bootstrap)開關(guān)電路，與圖1相比，用電容101替代了 MNIO，在MN6和MN7之間增加了一個(gè)PMOS管102。其中，時(shí)鐘信號(hào)CLKN和CLK 為兩相非交疊時(shí)鐘，NMOS管MN8為采樣開關(guān)。導(dǎo)相器INV、 NMOS管MN1、 MN2、 電容Cl和C2組成時(shí)鐘倍乘電路，它保證了在保持相NMOS管MN3對(duì)C3充電。在保持 相時(shí)，CLKN為低電平、CLK為高電平，采樣開關(guān)管MN8的柵電壓通過NMOS管MN6、MN7放電，與地相連，采樣開關(guān)MN8斷開。同時(shí)，NMOS管MN3和MN9導(dǎo)通，電容 C3被充電到VDD為止。采樣相時(shí)，這個(gè)電容將作為電源加到采樣開關(guān)MN8的柵源，保 證采樣時(shí)采樣開關(guān)MN8的導(dǎo)通電阻近似不變。在采樣相時(shí)，CLKN為高電平、CLK為低 電平，PM0S管MP1關(guān)斷，電容101兩端為低電平，此時(shí)存儲(chǔ)在C3上的電壓被加到采樣 開關(guān)管MN8的柵極，NMOS管MN5和采樣開關(guān)MN8同時(shí)導(dǎo)通，使得采樣開關(guān)MN8的 柵電壓跟隨源極，保持柵源電壓差為一定值，而與輸入信號(hào)無關(guān)。用電容101代替常規(guī)電 路中的MN10管，減少了采樣相時(shí)NMOS管MN5漏端的寄生電容。PMOS管102的加入 是為了在采樣相關(guān)斷NMOS管MN7，這樣可以減小NMOS管MN5柵極的寄生電容。從 而采樣開關(guān)管MN8可以獲得更高的柵源提升電壓。
圖3為常規(guī)Bootstrap開關(guān)柵壓仿真結(jié)果，圖4為本發(fā)明的Bootstrap開關(guān)柵壓仿真結(jié) 果，可以看出在電源電壓3.3V的情況下，本發(fā)明的Bootstrap開關(guān)柵壓比常規(guī)結(jié)構(gòu)提高了 0.3V，柵源提升電壓更接近電源電壓VDD。
圖5為本發(fā)明Bootstrap開關(guān)的輸出頻譜。采樣時(shí)鐘頻率為80MHz，輸入共模為1.65V， 擺幅為IV的正弦信號(hào)(Vp產(chǎn)lV)，頻率為38.9453 MHz，做2048個(gè)點(diǎn)的FFT，在三次諧波 處(36.8MHz)出現(xiàn)諧波雜散，無雜散動(dòng)態(tài)范圍(SFDR)為97dB。
本發(fā)明的柵源跟隨技術(shù)(Bootstrap)開關(guān)電路的制作工作，可以通過現(xiàn)有技術(shù)的CMOS 工藝實(shí)現(xiàn)。
權(quán)利要求
1、一種改進(jìn)的柵源跟隨采樣開關(guān)設(shè)計(jì)方法，其特征在于，通過減少常規(guī)柵源跟隨開關(guān)中柵壓導(dǎo)通開關(guān)在采樣相時(shí)充電環(huán)路上的MOS管，降低了環(huán)路上的寄生電容，從而減少了分配到寄生電容上的電荷，提高了采樣開關(guān)管的柵源提升電壓，減小MOS開關(guān)的導(dǎo)通電阻。
2、 根據(jù)權(quán)利要求l所述方法設(shè)計(jì)的開關(guān)電路，設(shè)有(1) 含兩個(gè)NMOS管和兩個(gè)電容構(gòu)成的時(shí)鐘倍乘電路兩個(gè)相同的NMOS管組成 的交叉耦合對(duì)管的漏極接電源電壓，源極分別接一個(gè)電容的上極板，兩個(gè)電容的下極板分 別接兩相非交疊時(shí)鐘，該兩相非交疊時(shí)鐘由時(shí)鐘信號(hào)及其經(jīng)導(dǎo)相器輸出的信號(hào)構(gòu)成，上述 兩個(gè)電容之一的下極板接時(shí)鐘信號(hào)，此電容的上極板為時(shí)鐘倍乘電路的輸出端；另一個(gè)電 容的下極板接導(dǎo)相器輸出端；(2) 含七個(gè)NMOS管、兩個(gè)PMOS管和一個(gè)電容構(gòu)成的柵壓導(dǎo)通開關(guān)七個(gè)NMOS 管、兩個(gè)PMOS管分別按逆時(shí)針方向排序，第一個(gè)NMOS管的柵極接時(shí)鐘倍乘電路的輸 出信號(hào)，第一個(gè)NMOS管漏極接電源電壓，源極接電容的上極板，電容的下極板接第二 個(gè)NMOS管的漏極，其柵極接時(shí)鐘信號(hào)，源極接地；電容的上極板還接第一個(gè)PMOS管 的源極，其柵極同時(shí)接第二個(gè)PMOS管、第三個(gè)NMOS管及第四個(gè)NMOS管漏極，第一 個(gè)PMOS管的襯底與源極相連，第二個(gè)PMOS管和第三個(gè)NMOS管柵極接導(dǎo)相器的輸出 端，第二個(gè)PMOS管源極接電源電壓，電容的下極板同時(shí)接第三個(gè)NMOS管、第四個(gè)NMOS 管的源極以及第五個(gè)NMOS管的漏極，第一個(gè)PMOS管的漏極與第四個(gè)NMOS管、第五 個(gè)NMOS管的柵極相連，第五個(gè)NMOS管的源極接采樣輸入信號(hào)，第一個(gè)PMOS管的漏 極與第七個(gè)NMOS管的漏極相連，第七個(gè)NMOS管的柵極接電源電壓，源極接第六個(gè) NMOS管的漏極，第六個(gè)NMOS管的柵極接時(shí)鐘信號(hào)，源極接地；(3) 由一個(gè)NMOS管構(gòu)成的柵源跟隨采樣開關(guān)，其柵極接?xùn)艍簩?dǎo)通開關(guān)中第五個(gè) NMOS管的柵極，源極與柵壓導(dǎo)通開關(guān)中第五個(gè)NMOS管的源極連接，為柵源跟隨采樣 開關(guān)的輸入，漏極為柵源跟隨采樣開關(guān)的輸出；其特征在于，用一個(gè)電容替代柵壓導(dǎo)通開關(guān)電路中的第三個(gè)NMOS管， 該電容上極板接第二個(gè)PMOS管漏極，下極板接時(shí)鐘信號(hào)；在柵壓導(dǎo)通開關(guān)電路中增加一 個(gè)PMOS管，其柵極接時(shí)鐘信號(hào)，源極接電源電壓，漏極接第七個(gè)NMOS管的源極。 3、根據(jù)權(quán)利要求2所述的開關(guān)電路，其特征在于替代電容取值不大于lpF。
全文摘要
一種改進(jìn)的柵源跟隨采樣開關(guān)設(shè)計(jì)方法，通過減少常規(guī)柵源跟隨開關(guān)中柵壓導(dǎo)通開關(guān)在采樣相時(shí)充電環(huán)路上的MOS管，降低了環(huán)路上的寄生電容，從而減少了分配到寄生電容上的電荷，提高了采樣開關(guān)管的柵源提升電壓，減小MOS開關(guān)的導(dǎo)通電阻。按所述方法設(shè)計(jì)的開關(guān)電路，設(shè)有時(shí)鐘倍乘電路、柵壓導(dǎo)通開關(guān)和采樣開關(guān)，其特征在于，用一個(gè)電容代替柵壓導(dǎo)通開關(guān)電路中的一個(gè)NMOS管，并在柵壓導(dǎo)通開關(guān)電路中增加了一個(gè)PMOS管。
文檔編號(hào)H03K17/687GK101110585SQ20071002568
公開日2008年1月23日 申請(qǐng)日期2007年8月14日 優(yōu)先權(quán)日2007年8月14日
發(fā)明者吳建輝, 萌 張, 紅 李, 杜振場, 潘開陽, 沛 王, 茆邦琴, 龍善麗 申請(qǐng)人:東南大學(xué)