軌間差分緩沖器輸入級的制作方法
【專利摘要】一種軌間差分緩沖器輸入級包括以電壓跟隨器結(jié)構(gòu)連接到電源軌的n型和p型輸入差分晶體管對?；鶞?zhǔn)電壓生成器包括關(guān)于共模輸入電壓產(chǎn)生動態(tài)基準(zhǔn)電壓的基準(zhǔn)差分晶體管對。虛設(shè)n型和p型晶體管對具有與輸入差分對并聯(lián)連接的電流傳導(dǎo)路徑且由動態(tài)基準(zhǔn)電壓控制從而當(dāng)共模輸入電壓比閾值更遠(yuǎn)離動態(tài)基準(zhǔn)電壓時，將電源軌電流從相關(guān)聯(lián)的輸入差分對中的一個轉(zhuǎn)移走并使所述一個去活。當(dāng)共模輸入電壓比閾值更接近動態(tài)基準(zhǔn)電壓VB時兩個虛設(shè)對都導(dǎo)通且兩個輸入差分對都被激活，從而緩沖器輸入級的總跨導(dǎo)保持恒定。
【專利說明】軌間差分緩沖器輸入級
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及輸入緩沖器電路，更特別地，涉及軌(rail)間差分緩沖器輸入級，對于在電源軌處的電壓之間的基本整個電壓差上變化的共模(common mode)輸入電壓,該軌間差分緩沖器輸入級的操作特性得到維持。
【背景技術(shù)】
[0002]軌間差分緩沖器輸入級可用于驅(qū)動例如運(yùn)算放大器或比較器。這種電路越來越需要以減小的電源電壓進(jìn)行操作，尤其是在超大規(guī)模集成(VLSI)電路中。同時，由于來自相鄰數(shù)字電路的噪聲電平，遭遇到共模模擬輸入電壓的更大變化。差分緩沖器輸入級提供差分輸出電流，其可以相加以放大差分輸入信號，并且阻止共模電壓變化影響輸出信號。
[0003]軌間差分緩沖器輸入級的一種配置包括η型和P型輸入差分晶體管對，諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)，其以電壓跟隨器結(jié)構(gòu)連接到電源軌。η型輸入差分對在共模輸入電壓更接近高電源電壓時導(dǎo)通，P型輸入差分對在共模輸入電壓更接近低電源電壓時導(dǎo)通。當(dāng)共模輸入電壓處于高和低電源電壓之間的值時，η型和P型輸入差分對二者均導(dǎo)通，輸入級的跨導(dǎo)，也就是對于差分輸入電壓的小單位變化，輸入級的差分輸出電流的變化，是單個輸入差分對的跨導(dǎo)gm的兩倍。然而，可以與η型和P型輸入差分晶體管對并聯(lián)地增加由共模輸入電壓驅(qū)動而不由輸入級的差分輸入驅(qū)動的η型和P型虛設(shè)晶體管對。虛設(shè)對中的一個或另一個在共模輸入電壓不接近中間電壓時導(dǎo)通并且將尾電流(tailcurrent)直接轉(zhuǎn)移到該級的輸出，離開相應(yīng)的輸入差分對,將相應(yīng)的輸入差分對切換到截止，從而輸入級的跨導(dǎo)對應(yīng)于另外的單個輸入差分對的跨導(dǎo)gm。當(dāng)共模輸入電壓接近中間電壓時，兩個虛設(shè)晶體管對都導(dǎo)通，使尾電流以及相應(yīng)輸入差分對中的每個的跨導(dǎo)gm減半，輸入級的總跨導(dǎo)維持在幾乎恒定的值gm。
[0004]虛設(shè)差分對導(dǎo)通和截止的中間電壓可以是固定電壓，由形成連接在電源軌之間的分壓器的電阻器鏈限定。然而，分壓器的電阻必須高以避免高的靜態(tài)電流消耗，其消耗了大面積的半導(dǎo)體芯片。產(chǎn)生中間電壓的這種以及其他途徑也不能容易地適應(yīng)制造工藝變化對MOSFET特性的影響，尤其是如果這些運(yùn)行在亞閾值電壓下的話。

【發(fā)明內(nèi)容】

[0005]示范性實(shí)施例提供一種軌間差分緩沖器輸入級，可包括:高電壓電源軌和低電壓電源軌，一對輸入端子和多個輸出路徑；n型和P型輸入差分晶體管對，在激活時用于從所述輸入端子接收差分輸入信號且在各輸出路徑上提供相應(yīng)的差分輸出電流信號，并且以分壓器結(jié)構(gòu)分別連接到所述低電壓電源軌和所述高電壓電源軌；基準(zhǔn)電壓生成器，包括基準(zhǔn)差分晶體管對，用于從所述輸入端子接收共模電壓并且產(chǎn)生動態(tài)基準(zhǔn)電壓，所述動態(tài)基準(zhǔn)電壓在所述共模電壓小于或大于中間值時分別大于或小于所述共模電壓；以及η型和P型虛設(shè)晶體管對，分別具有與所述η型和P型輸入差分晶體管對的電流傳導(dǎo)路徑并聯(lián)連接的電流傳導(dǎo)路徑，所述虛設(shè)晶體管對由所述動態(tài)基準(zhǔn)電壓控制，其中，當(dāng)所述輸入信號的所述共模電壓比閾值更遠(yuǎn)離所述動態(tài)基準(zhǔn)電壓時，所述η型或p型虛設(shè)晶體管對導(dǎo)通以使電源軌電流轉(zhuǎn)移離開相應(yīng)的η型或P型輸入差分對并使相應(yīng)的η型或P型輸入差分對去活，當(dāng)所述輸入信號的所述共模電壓比所述閾值更接近所述動態(tài)基準(zhǔn)電壓時，兩個所述虛設(shè)對和兩個所述輸入差分對都被激活。
【專利附圖】

【附圖說明】
[0006]本發(fā)明以示例的方式示于附圖中，但是不被附圖所示的本發(fā)明的實(shí)施例所限制，附圖中相似的附圖標(biāo)記指示相似的元件。圖中的元件以簡化和清楚的方式示出，不一定是按比例繪制的。
[0007]圖1是以示例方式給出的根據(jù)本發(fā)明一實(shí)施例的軌間差分緩沖器輸入級的示意性電路圖；
[0008]圖2是以示例方式給出的根據(jù)本發(fā)明另一實(shí)施例的軌間差分緩沖器輸入級的示意性電路圖；
[0009]圖3和4分別是圖1和2的軌間差分緩沖器輸入級中的模塊的跨導(dǎo)與共模輸入電壓的關(guān)系曲線；
[0010]圖5是對于不同的制造工藝參數(shù)，圖1的軌間差分緩沖器輸入級的總跨導(dǎo)與共模輸入電壓的關(guān)系曲線；以及
[0011]圖6是示出對于不同的制造工藝角，圖1的軌間差分緩沖器輸入級中的模塊的電壓規(guī)格與動態(tài)基準(zhǔn)電壓之間的關(guān)系的圖。
【具體實(shí)施方式】
[0012]圖1和2示出根據(jù)本發(fā)明實(shí)施例的軌間差分緩沖器輸入級100和200的例子。輸入級100和200中的每個包括高電壓電源軌102和低電壓電源軌104、一對輸入端子106和108以及多個輸出路徑110、112、114和116。輸入級100和200中的每個都包括η型輸入差分晶體管對M3和Μ6以及P型輸入差分晶體管對Μ4和Μ5以用于在激活時接收來自輸入端子106、108的差分輸入信號INm-1Np并且在各輸出路徑110、112、114和116上提供相應(yīng)的差分輸出電流信號IQ1、102> 103和ΙΜ。η型和P型輸入差分晶體管對M3、Μ6和Μ4、Μ5以電壓跟隨器結(jié)構(gòu)分別連接到低電壓電源軌104和高電壓電源軌102。輸入級100和200中的每個還包括基準(zhǔn)電壓生成器118、202，其包括基準(zhǔn)差分晶體管對Ml和M2用于接收來自輸入端子106、108的共模電壓(ΙΝμ+ΙΝρ)/2并且產(chǎn)生動態(tài)基準(zhǔn)電壓Vb，動態(tài)基準(zhǔn)電壓Vb在共模電壓小于或大于中間值時分別大于或小于共模電壓。輸入級100和200中的每個還包括η型虛設(shè)晶體管對Μ9和MlO以及P型虛設(shè)晶體管對Μ7和Μ8。η型虛設(shè)晶體管對Μ9、MlO和P型虛設(shè)晶體管對Μ7、Μ8分別具有與η型和ρ型輸入差分晶體管對的電流傳導(dǎo)路徑并聯(lián)連接的電流傳導(dǎo)路徑，虛設(shè)晶體管對受動態(tài)基準(zhǔn)電壓Vb控制。當(dāng)輸入信號的共模電壓(ΙΝΜ+ΙΝΡ) /2比閾值Vth更遠(yuǎn)離動態(tài)基準(zhǔn)電壓Vb時，η型或ρ型虛設(shè)晶體管對Μ9、Μ10或Μ7、Μ8導(dǎo)通以將電源軌電流從相應(yīng)的η型或ρ型輸入差分對的相關(guān)聯(lián)的晶體管Μ6、Μ3或Μ4、Μ5轉(zhuǎn)移走并使該晶體管去活，當(dāng)輸入信號的共模電壓(ΙΝμ+ΙΝρ)/2比閾值Vth更接近動態(tài)基準(zhǔn)電壓\時，虛設(shè)對Μ9、MlO和Μ7、Μ8 二者都導(dǎo)通并且輸入差分對Μ6、M3和Μ4、Μ5 二者都被激活。[0013]在這些例子中，晶體管是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)。基準(zhǔn)差分晶體管對Ml和M2具有與輸入差分對之一近似(例如相同)的溝道寬長比以及工藝特性但是更小的尺寸。在圖1所示的例子的情況下，基準(zhǔn)差分晶體管對Ml和M2是η型MOSFET，其具有與η型輸入差分晶體管對M3和Μ6近似的溝道寬長比和工藝特性。在圖2所示的例子的情況下，基準(zhǔn)差分晶體管對Ml和M2是ρ型M0SFET，其具有與ρ型輸入差分晶體管對Μ4和Μ5近似的寬長比和工藝特性。
[0014]在這些例子中，虛設(shè)晶體管對Μ9、Μ10和Μ7、Μ8具有與輸入差分對Μ6、Μ3和Μ4、Μ5中的相應(yīng)一個近似(例如相同)的尺寸、溝道寬度和長度以及工藝特性。導(dǎo)通的η型和ρ型虛設(shè)晶體管對Μ9、Μ10和Μ7、Μ8將電源軌電流ITm從相應(yīng)的η型和ρ型輸入差分對的相關(guān)聯(lián)的晶體管Μ6、M3和Μ4、Μ5轉(zhuǎn)移走，轉(zhuǎn)移到它們的輸入信號路徑110、112、114和116?；鶞?zhǔn)差分晶體管對Ml和M2從輸入端子106、108接收共模電壓(ΙΝΜ+ΙΝΡ)/2?；鶞?zhǔn)電壓生成器118,202具有并聯(lián)的基準(zhǔn)電流傳導(dǎo)路徑120和122，其包括基準(zhǔn)差分晶體管對Ml和M2中的相應(yīng)的一個，第一和第二基準(zhǔn)電流源124和126串聯(lián)連接在電源軌104和102中的相應(yīng)電源軌與基準(zhǔn)電流傳導(dǎo)路徑120和122的并聯(lián)組合之間。第三基準(zhǔn)電流源128與第一基準(zhǔn)電流源124和基準(zhǔn)電流傳導(dǎo)路徑120、122的串聯(lián)組合并聯(lián)地連接，基準(zhǔn)電壓生成器118提供跨第二基準(zhǔn)電流源126的動態(tài)基準(zhǔn)電壓VB?；鶞?zhǔn)電壓生成器可包括串聯(lián)在第二基準(zhǔn)電流源126與基準(zhǔn)電流傳導(dǎo)路徑120、122的并聯(lián)組合之間的電阻元件札。
[0015]輸入差分晶體管對M3、M6和M4、M5的電壓跟隨器結(jié)構(gòu)可包括串聯(lián)在相應(yīng)的電源軌104和102與輸入差分晶體管對M3、M6和M4、M5和虛設(shè)晶體管對M9、MlO和M7、M8的相關(guān)聯(lián)的組合之間的電壓跟隨器電流源130、132，基準(zhǔn)電流源124、126和128提供比電壓跟隨器電流源130和132更小的電流?；鶞?zhǔn)差分晶體管對Ml和M2可以比輸入差分晶體管對M3、M6和M4、M5尺寸更小。第三基準(zhǔn)電流源128可以提供比第一和第二基準(zhǔn)電流源124和126更小的電流。
[0016]軌間差分緩沖器輸入級100和200可以與例如運(yùn)算放大器或比較器級(未示出)連接，其可以以AB類進(jìn)行操作。對于這種輸出級，各種合適的結(jié)構(gòu)是已知的。
[0017]更具體而言，在圖1和2的軌間差分緩沖器輸入級100和200中，MOSFET Ml至MlO運(yùn)行在亞Vt區(qū)域中，即在它們的漏-源電流傳導(dǎo)路徑中流動的電流是亞閾值小泄漏電流，其隨柵電壓呈指數(shù)變化，即使在柵電壓處于閾值電壓Vt以下時。所有MOSFET Ml至MlO具有相同的溝道寬長比。MOSFET Ml和M2是MOSFET M3至MlO的尺寸的1/m，MOSFET M3至MlO全部都是相同尺寸。來自電壓跟隨器電流源130、132的偏置電流ITg是第一和第二基準(zhǔn)電流源124和126的電流性能2 σ I的m倍。第三基準(zhǔn)電流源128的電流性能是σ I，其是第一和第二基準(zhǔn)電流源124和126的一半。
[0018]在輸入端子106、108處的電壓施加到基準(zhǔn)差分晶體管對Ml和M2的柵極。在圖1的軌間差分緩沖器輸入級100中，基準(zhǔn)差分晶體管對Ml和M2是η型M0SFET。晶體管Ml和M2的源極通過第一基準(zhǔn)電流源124連接到低電壓電源軌104 (圖中示為接地)。晶體管Ml和M2的漏極連接到節(jié)點(diǎn)134，節(jié)點(diǎn)134通過串聯(lián)連接的電阻元件R1和第二電流源126連接到高電壓電源軌102 (圖中示為VDD)。動態(tài)基準(zhǔn)電壓Vb產(chǎn)生在電阻元件R1和第二基準(zhǔn)電流源126之間的節(jié)點(diǎn)136處。第三基準(zhǔn)電流源128連接在節(jié)點(diǎn)134與低電壓電源軌104之間。
[0019]圖3示出η型輸入差分晶體管對M3、Μ6的跨導(dǎo)gmn，ρ型輸入差分晶體管對Μ4、M5的跨導(dǎo)gmp，以及兩個對一起的組合跨導(dǎo)gmall。當(dāng)來自輸入端子106、108的共模電壓(INM+INP)/2接近低電壓電源軌104的電壓(接地)時，基準(zhǔn)差分晶體管對Ml和M2傳導(dǎo)很少電流，表現(xiàn)出高電阻。通過第一基準(zhǔn)電流源124的電流與通過第三基準(zhǔn)電流源128的電流相比是小的。第三基準(zhǔn)電流源128的電流性能小于第二基準(zhǔn)電流源126，這將節(jié)點(diǎn)134處的電壓V1和節(jié)點(diǎn)136處的動態(tài)基準(zhǔn)電壓Vb朝向高電壓電源軌102的電壓Vdd上拉，高于共模電壓(ΙΝμ+ΙΝρ)/2。η型輸入差分晶體管對M3、M6的柵-源電壓小于η型虛設(shè)晶體管對M9和MlO的柵-源電壓。η型虛設(shè)晶體管對Μ9和MlO導(dǎo)通以將電源軌電流ITAtt從相關(guān)聯(lián)的晶體管M6、M3轉(zhuǎn)移走并使該晶體管去活，在該狀況下其跨導(dǎo)gmn為零。ρ型虛設(shè)晶體管對M7和M8不從相關(guān)聯(lián)的晶體管M4、M5轉(zhuǎn)移走軌電流ITm，其跨導(dǎo)gmp在該狀況下為最大值。
[0020]當(dāng)來自輸入端子106、108的共模電壓(INM+INP)/2接近高電壓電源軌102的電壓Vdd時，基準(zhǔn)差分晶體管對Ml和M2傳導(dǎo)更多電流，表現(xiàn)相對低的電阻。第一基準(zhǔn)電流源124的電流性能加上第三基準(zhǔn)電流源128的電流性能，一起的電流大于第二基準(zhǔn)電流源126的性能。節(jié)點(diǎn)134處的電壓V1和節(jié)點(diǎn)136處的動態(tài)基準(zhǔn)電壓Vb被朝向低電壓電源軌104的電壓(接地)下拉，低于共模電壓(ΙΝμ+ΙΝρ)/2。ρ型輸入差分晶體管對M4、M5的柵-源電壓大于P型虛設(shè)晶體管對M7和M8的柵-源電壓。ρ型虛設(shè)晶體管對M7和M8導(dǎo)通以將電源軌電流1皿從相關(guān)聯(lián)的晶體管M4、M5轉(zhuǎn)移走并使該晶體管去活，在該狀況下其跨導(dǎo)gmp為零。η型虛設(shè)晶體管對Μ9和MlO不將軌電流ITg從相關(guān)聯(lián)的晶體管M6、M3轉(zhuǎn)移走，其跨導(dǎo)g?在該狀況下為最大值。
[0021]當(dāng)來自輸入端子106、108的共模電壓(INm+INp)/2處于高電壓電源軌102的電壓Vdd與低電壓電源軌104的電壓(接地)之間的中間值時，基準(zhǔn)差分晶體管對Ml和M2適度地傳導(dǎo)更多電流，從而第一基準(zhǔn)電流源124開始將它們的源極電壓下拉。在輸入端子106、108處的共模電壓(INm+INp) /2使基準(zhǔn)差分晶體管對Ml和M2的柵-源電壓增大，直到節(jié)點(diǎn)134處的電壓V1和節(jié)點(diǎn)136處的動態(tài)基準(zhǔn)電壓Vb處于與共模電壓(INM+INP)/2近似的電平。兩個虛設(shè)晶體管對M7、M8和M`9、MlO 二者都導(dǎo)通，但是僅將軌電流的一半ITAtt/2從相關(guān)聯(lián)的晶體管M4、M5和M6、M3轉(zhuǎn)移走，它們不被去活，但是它們的跨導(dǎo)gmp和g?在該狀況下減半。總跨導(dǎo)gmp+gmn=gmall在這些狀況的所有三個中幾乎維持恒定。在軌間差分緩沖器輸入級100的一個例子中，兩個輸入差分晶體管對M4、M5和M6、M3 二者都導(dǎo)通時的總跨導(dǎo)gmall與輸入差分晶體管對M4、M5和M6、M3中的僅一個晶體管對導(dǎo)通時的總跨導(dǎo)gmall之間的差異不超過4% ο
[0022]圖2的軌間差分緩沖器輸入級200與圖1的緩沖器輸入級100之間的差異在于基準(zhǔn)電壓生成器202與圖1的基準(zhǔn)電壓生成器118相比被顛倒。基準(zhǔn)電壓生成器202具有ρ型基準(zhǔn)差分晶體管對Ml和M2，而不是基準(zhǔn)電壓生成器118的η型基準(zhǔn)差分晶體管對Ml和M2。第一和第二基準(zhǔn)電流源124和126分別串聯(lián)連接在高電壓電源軌104和低電壓電源軌102與基準(zhǔn)電流傳導(dǎo)路徑120和122的并聯(lián)組合之間。第三基準(zhǔn)電流源128與第一基準(zhǔn)電流源124和基準(zhǔn)電流傳導(dǎo)路徑120、122的串聯(lián)組合并聯(lián)地連接。
[0023]將理解，基準(zhǔn)電壓生成器202和晶體管M3至MlO的操作與圖1所示的基準(zhǔn)電壓生成器118和晶體管M3至MlO相比類似但相反。圖4示出軌間差分緩沖器輸入級200的η型輸入差分晶體管對M3和Μ6的跨導(dǎo)gmn、ρ型輸入差分晶體管對M7和M8的跨導(dǎo)gmp、以及兩個對一起的組合跨導(dǎo)gmall。[0024]與基準(zhǔn)電壓Vb由連接在電源軌之間的高電阻分壓器產(chǎn)生時相比，基準(zhǔn)電壓生成器118和202占據(jù)更小的芯片面積。此外，軌間差分緩沖器輸入級100和200對制造工藝變化有容忍性。圖5示出例如用不同的極端制造條件(統(tǒng)稱為工藝角(process corner))制造的軌間差分緩沖器輸入級100的架構(gòu)類似樣品的總跨導(dǎo)gmall的變化。圖5所示的工藝角為最佳情況(bcs)、最佳η最差ρ (bnwp)、中間(typ)、最差情況(wcs)和最差η最佳p (wnbp)。將看出，不同的工藝角全部都在相同的共模輸入電壓處切換跨導(dǎo)。
[0025]圖6示出例如不同工藝角下的軌間差分緩沖器輸入級100的架構(gòu)類似樣品的總跨導(dǎo)的變化和動態(tài)基準(zhǔn)電壓Vb對不同工藝角典型-典型(TT)、快η慢ρ (FNSP)和慢η快ρ(SNFP)的適應(yīng)。陰影區(qū)域示出這些工藝角正確地切換時的最大和最小動態(tài)基準(zhǔn)電壓VB。如果不同工藝角切換跨導(dǎo)時的動態(tài)基準(zhǔn)電壓Vb是固定的，那么將有跨導(dǎo)切換不可接受的工藝角。然而，緩沖器輸入級100和200的動態(tài)基準(zhǔn)電壓Vb動態(tài)地適應(yīng)于不同工藝角，使得跨導(dǎo)切換能夠保持為可接受，即使對于需要不同基準(zhǔn)電壓Vb的工藝角。
[0026]在前面的說明書中，已經(jīng)參照本發(fā)明的實(shí)施例的具體示例描述了本發(fā)明。然而，將顯然的是，可以在其中進(jìn)行各種修改和變化而不偏離所附權(quán)利要求所闡述的本發(fā)明的更寬泛的思想和范圍。
[0027]這里論述的連接可以是適于例如經(jīng)由中間器件傳輸來往于各節(jié)點(diǎn)、單元或器件的信號的任意類型的連接。因此，除非另外地暗示或說明，否則連接可以是直接連接或間接連接。連接可以圖示或描述為單個連接、多個連接、單向連接或雙向連接。然而，不同的實(shí)施例可以改變連接的實(shí)現(xiàn)。例如，可以使用單獨(dú)的單向連接而不是雙向連接，反之亦可。此外，可以用串行地或者以分時復(fù)用方式傳輸多個信號的單個連接代替多個連接。類似地，傳輸多個信號的單個連接可以被分成傳輸這些信號的子集的各種不同連接。因此，對于傳輸信號存在許多選擇。
[0028]盡管在例子中已經(jīng)描述了具體導(dǎo)電類型或電勢極性，但是將理解，導(dǎo)電類型和電勢極性可以反轉(zhuǎn)。
[0029]本領(lǐng)域技術(shù)人員將意識到，功能塊之間的邊界僅是示范性的，替選實(shí)施例可以合并功能塊或電路元件或者對各種功能塊或電路元件進(jìn)行功能的替代分解。因此將理解，這里繪示的架構(gòu)僅是示例性的，實(shí)際上可以實(shí)施許多其他架構(gòu)，其實(shí)現(xiàn)相同的功能。類似地，實(shí)現(xiàn)相同功能的部件的任何布置被有效地“關(guān)聯(lián)”，從而實(shí)現(xiàn)期望的功能。因此，組合來實(shí)現(xiàn)特定功能的任意兩個部件可以看作彼此“關(guān)聯(lián)”從而實(shí)現(xiàn)期望功能，而無視架構(gòu)或中間部件。類似地，這樣關(guān)聯(lián)的任意兩個部件也可以視為彼此“操作上連接”或“操作上耦合”以實(shí)現(xiàn)期望功能。
[0030]在權(quán)利要求書中，措辭“包括”或“具有”不排除權(quán)利要求中所列的那些之外的其他元件或部件的存在。此外，術(shù)語“一”、“一個”在這里使用時定義為一個或多個。此外，權(quán)利要求中引入性短語諸如“至少一個”和“一個或更多”的使用不應(yīng)理解為暗示由不定冠詞“一”引入的另一權(quán)利要求元素將包含這種所引入的權(quán)利要求元素的任何特定權(quán)利要求限制為僅包括一個這種元素的發(fā)明，即使相同權(quán)利要求包括引入性短語“一個或更多”或“至少一個”和不定冠詞諸如“一”或“一個”。這也適用于定冠詞的使用。除非另外說明，否則術(shù)語諸如“第一”和“第二”用于這種術(shù)語描述的元素之間的任意區(qū)分。因此，這些術(shù)語不一定意在表示這種元素的時間或其他優(yōu)先級。某些手段描述于相互不同的權(quán)利要求中的事實(shí)并不表示這些手段的組合不能被有利地使用。
【權(quán)利要求】
1.一種軌間差分緩沖器輸入級，包括: 高電壓電源軌和低電壓電源軌，一對輸入端子和多個輸出路徑； η型和P型輸入差分晶體管對，在激活時用于從所述輸入端子接收差分輸入信號且在各輸出路徑上提供相應(yīng)的差分輸出電流信號，并且以分壓器結(jié)構(gòu)分別連接到所述低電壓電源軌和所述高電壓電源軌； 基準(zhǔn)電壓生成器，包括基準(zhǔn)差分晶體管對，用于從所述輸入端子接收共模電壓并且產(chǎn)生動態(tài)基準(zhǔn)電壓，所述動態(tài)基準(zhǔn)電壓在所述共模電壓小于或大于中間值時分別大于或小于所述共模電壓；以及 η型和P型虛設(shè)晶體管對，分別具有與所述η型和P型輸入差分晶體管對的電流傳導(dǎo)路徑并聯(lián)連接的電流傳導(dǎo)路徑，所述虛設(shè)晶體管對由所述動態(tài)基準(zhǔn)電壓控制， 其中，當(dāng)所述輸入信號的所述共模電壓比閾值更遠(yuǎn)離所述動態(tài)基準(zhǔn)電壓時，所述η型或P型虛設(shè)晶體管對導(dǎo)通以使電源軌電流轉(zhuǎn)移離開相應(yīng)的η型或P型輸入差分對并使相應(yīng)的η型或P型輸入差分對去活，當(dāng)所述輸入信號的所述共模電壓比所述閾值更接近所述動態(tài)基準(zhǔn)電壓時，兩個所述虛設(shè)對和兩個所述輸入差分對都被激活。
2.如權(quán)利要求1所述的軌間差分緩沖器輸入級，其中，所述晶體管是金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET。
3.如權(quán)利要求2所述的軌間差分緩沖器輸入級，其中，所述基準(zhǔn)差分晶體管對具有與所述輸入差分對之一近似的溝道寬長比和工藝特性但是更小的尺寸。
4.如權(quán)利要求2所述的軌間差分緩沖器輸入級，其中，所述虛設(shè)晶體管對具有與所述輸入差分對中的相應(yīng)的一個近似的尺寸、溝道寬長比和工藝特性。
5.如權(quán)利要求1所述的軌間差分緩沖器輸入級，其中，導(dǎo)通的所述η型和P型虛設(shè)晶體管對將電源軌電流從相應(yīng)的η型和P型輸入差分對的相關(guān)聯(lián)的晶體管轉(zhuǎn)移到它們的輸出信號路徑。
6.如權(quán)利要求1所述的軌間差分緩沖器輸入級，其中，所述基準(zhǔn)差分晶體管對從所述輸入端子接收所述共模電壓，所述基準(zhǔn)電壓生成器具有包括所述基準(zhǔn)差分晶體管對中的相應(yīng)的一個的并聯(lián)基準(zhǔn)電流傳導(dǎo)路徑、串聯(lián)連接在所述電源軌中的相應(yīng)的一個與所述并聯(lián)基準(zhǔn)電流傳導(dǎo)路徑的并聯(lián)組合之間的第一和第二基準(zhǔn)電流源、以及與所述第一基準(zhǔn)電流源和所述基準(zhǔn)電流傳導(dǎo)路徑的串聯(lián)組合并聯(lián)連接的第三基準(zhǔn)電流源，所述基準(zhǔn)電壓生成器提供跨所述第二基準(zhǔn)電流源的基準(zhǔn)電壓。
7.如權(quán)利要求6所述的軌間差分緩沖器輸入級，其中，所述基準(zhǔn)電壓生成器包括串聯(lián)在所述基準(zhǔn)電流傳導(dǎo)路徑的并聯(lián)組合與所述第二基準(zhǔn)電流源之間的電阻元件。
8.如權(quán)利要求6所述的軌間差分緩沖器輸入級，其中，所述輸入差分晶體管對的所述電壓跟隨器結(jié)構(gòu)包括串聯(lián)在相應(yīng)的電源軌與輸入差分晶體管對和虛設(shè)晶體管對的關(guān)聯(lián)組合之間的電壓跟隨器電流源，所述基準(zhǔn)電流源提供比電壓跟隨器電流源更小的電流。
9.如權(quán)利要求8所述的軌間差分緩沖器輸入級，其中，所述基準(zhǔn)差分晶體管對比所述輸入差分晶體管對尺寸更小。
10.如權(quán)利要求6所述的軌間差分緩沖器輸入級，其中，所述第三基準(zhǔn)電流源提供比所述第一和第二基準(zhǔn)電流源更小的電流。
【文檔編號】H03K19/0185GK103825598SQ201210468156
【公開日】2014年5月28日 申請日期:2012年11月19日 優(yōu)先權(quán)日:2012年11月19日
【發(fā)明者】王洋, 吳建舟, 徐秀強(qiáng), 張義忠 申請人:飛思卡爾半導(dǎo)體公司