專利名稱：空載時間產(chǎn)生電路以及負載驅(qū)動裝置的制作方法
技術(shù)領(lǐng)域：
本公開內(nèi)容涉及一種空載時間(dead time)產(chǎn)生電路以及包括該空載時間產(chǎn)生電路的負載驅(qū)動裝置。
背景技術(shù)：
橋接電路是高側(cè)(high-side)晶體管和低側(cè)(low-side)晶體管在驅(qū)動電源線之間串聯(lián)耦合的輸出電路。負載驅(qū)動裝置接收一條線路的控制信號，產(chǎn)生高側(cè)驅(qū)動信號和低側(cè)驅(qū)動信號，并且使用高側(cè)驅(qū)動信號和低側(cè)驅(qū)動信號驅(qū)動高側(cè)晶體管和低側(cè)晶體管。為了限制臂短路，在低側(cè)晶體管截止且高側(cè)晶體管導(dǎo)通的狀態(tài)轉(zhuǎn)變(transition)(在下文中，稱為高側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變)和在高側(cè)晶體管截止且低側(cè)晶體管導(dǎo)通的狀態(tài)轉(zhuǎn)變(在下文中，稱為低側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變)下，需要設(shè)定空載時間。負載驅(qū)動裝置利用參考電勢為地的邏輯電路等產(chǎn)生高側(cè)控制信號和低側(cè)控制信號。在保持參考電勢的同時將低側(cè)控制信號傳送至低側(cè)晶體管的柵極作為低側(cè)驅(qū)動信號。由于高側(cè)晶體管耦合在高側(cè)上的驅(qū)動電源線(power line)與輸出端子之間，所以在電平位移(level shift)之后，將高側(cè)控制信號傳送至高側(cè)晶體管的柵極作為高側(cè)驅(qū)動信號。電平位移電路可以導(dǎo)致高側(cè)控制信號的延遲。JP-A-2005-143282公開了一種空載時間產(chǎn)生電路，其包括使脈寬調(diào)制(PWM)信號與時鐘同步的D觸發(fā)器和在隨后的級產(chǎn)生半個時鐘周期的延遲的D觸發(fā)器。該空載時間產(chǎn)生電路基于從第一級輸出的Ql和/從第二級輸出的Q2產(chǎn)生高側(cè)驅(qū)動信號，并且基于/從第一級產(chǎn)生輸出的Ql和/從第二級輸出的Q2產(chǎn)生低側(cè)驅(qū)動信號。JP-A-2005-184543公開了通過使PWM信號通過第一級的延遲電路來產(chǎn)生高側(cè)驅(qū)動信號，并且通過使高側(cè)驅(qū)動信號通過第二級的延遲電路并且 與PWM信號(和高側(cè)驅(qū)動信號)進行與操作來產(chǎn)生低側(cè)驅(qū)動信號。在JP-A-2005-143282中公開的空載時間產(chǎn)生電路不能分別設(shè)定在高側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變下的空載時間和在低側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變下的空載時間。因此，在驅(qū)動電路的延遲時間在高側(cè)與低側(cè)之間不同的情況下，由于驅(qū)動電路包括電平位移電路，所以從輸出電路輸出的電壓的空載時間在高側(cè)導(dǎo)通時的時間與低側(cè)導(dǎo)通時的時間之間是不同的。結(jié)果，在由正弦波PWM驅(qū)動輸出的正弦波形中產(chǎn)生失真。在JP-A-2005-143282中公開的空載時間產(chǎn)生電路具有D觸發(fā)器僅僅耦合在多級中的配置。在JP-A-2005-184543中公開的空載時間產(chǎn)生電路具有通過延遲PWM信號而獲得的信號用作高側(cè)驅(qū)動信號的配置。在上述配置中，當(dāng)具有作為“抖振(chattering)”的波形的噪聲信號疊加在PWM信號上時，可以輸出沒有空載時間的異常驅(qū)動信號。

發(fā)明內(nèi)容
本公開內(nèi)容的目的是提供一種空載時間產(chǎn)生電路，其可以單獨地設(shè)定在高側(cè)導(dǎo)通時的空載時間以及在低側(cè)導(dǎo)通時的空載時間，并且即使當(dāng)噪聲信號疊加在控制信號上時，仍能夠限制異常高側(cè)控制信號和異常低側(cè)控制信號的輸出。本公開內(nèi)容的另一目的是提供一種包括所述空載時間產(chǎn)生電路的負載驅(qū)動裝置。根據(jù)本公開內(nèi)容的第一方案的空載時間產(chǎn)生電路包括高側(cè)控制信號產(chǎn)生電路和低側(cè)控制信號產(chǎn)生電路。當(dāng)控制信號的電平是第二電平時，所述高側(cè)控制信號產(chǎn)生電路將高側(cè)控制信號的電平控制為驅(qū)動禁止電平，并且在所述控制信號從所述第二電平轉(zhuǎn)變到第一電平之后所述控制信號保持所述第一電平的狀態(tài)下過去了對應(yīng)于第一時鐘數(shù)的時間時，所述高側(cè)控制信號產(chǎn)生電路將所述高側(cè)控制信號的電平反轉(zhuǎn)至驅(qū)動允許電平。當(dāng)所述控制信號的電平是所述第一電平時，所述低側(cè)控制信號產(chǎn)生電路將低側(cè)控制信號的電平控制為所述驅(qū)動禁止電平，并且在所述控制信號從所述第一電平轉(zhuǎn)變到所述第二電平之后所述控制信號保持所述第二電平的狀態(tài)下過去了對應(yīng)于第二時鐘數(shù)的時間時，所述低側(cè)控制信號產(chǎn)生電路(8)將所述低側(cè)控制信號的電平反轉(zhuǎn)至所述驅(qū)動允許電平。所述高側(cè)控制信號產(chǎn)生電路和所述低側(cè)控制信號產(chǎn)生電路是單獨的電路。所述空載時間產(chǎn)生電路可以單獨地設(shè)定在高側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變時的空載時間和在低側(cè)導(dǎo)通的狀態(tài)轉(zhuǎn)變時的空載時間，并且即便當(dāng)噪聲信號疊加在所述控制信號上時，仍能夠限制不保證所需的空載時間的異常高側(cè)控制信號和異常低側(cè)控制信號的輸出。根據(jù)本公開內(nèi)容的第二實施例的負載驅(qū)動裝置包括根據(jù)第一方案的空載時間產(chǎn)生電路、高側(cè)驅(qū)動電路、低側(cè)驅(qū)動電路以及輸出電路。所述高側(cè)驅(qū)動電路接收從所述空載時間產(chǎn)生電路傳送的所述高側(cè)控制信號并傳送高側(cè)驅(qū)動信號。所述低側(cè)驅(qū)動電路接收從所述空載時間產(chǎn)生電路傳送的所 述低側(cè)控制信號并傳送低側(cè)驅(qū)動信號。所述輸出電路包括由所述高側(cè)驅(qū)動信號驅(qū)動的高側(cè)晶體管、由所述低側(cè)驅(qū)動信號驅(qū)動的低側(cè)晶體管、驅(qū)動電源線以及輸出端子。所述高側(cè)晶體管和所述低側(cè)晶體管形成穿過所述輸出端子且在所述驅(qū)動電源線之間的橋接部。即使在所述高側(cè)驅(qū)動電路和所述低側(cè)驅(qū)動電路具有不同延遲時間的情況下，所述負載驅(qū)動裝置仍可以使高側(cè)上的空載時間和低側(cè)上的空載時間均衡。


當(dāng)結(jié)合附圖時根據(jù)以下詳細描述，本公開內(nèi)容的另外的目的和優(yōu)點將會更加容易顯而易見。在附圖中:圖1是示出根據(jù)本公開內(nèi)容的第一實施例的負載驅(qū)動裝置的示圖；圖2是聞側(cè)驅(qū)動電路的時序圖；圖3是控制信號Xin、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖4是時鐘CLK、控制信號Xin、信號Sb_Sd、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖5A和5B是在控制信號Xin是窄脈沖的情況下控制信號Xin、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖6A和圖6B是在具有窄寬度的噪聲信號疊加在控制信號Xin上的情況下控制信號Xin、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖7是控制信號Xin、高側(cè)控制信號XH、低側(cè)控制信號XL、高側(cè)柵極信號GH和低側(cè)柵極信號GL的時序圖8是示出根據(jù)本公開內(nèi)容的第二實施例的空載時間產(chǎn)生電路的示圖；圖9是根據(jù)第二實施例的空載時間產(chǎn)生電路中的控制信號Xin、信號Sal、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖10是根據(jù)第二實施例的空載時間產(chǎn)生電路中的時鐘CLK、控制信號Xin、信號Sal、信號Sb-Sd、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖1lA和圖1lB是在控制信號Xin是窄脈沖的情況下，根據(jù)第二實施例的空載時間產(chǎn)生電路中的控制信號Xiru高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖12A和圖12B是在具有窄寬度的噪聲信號疊加在控制信號Xin上的情況下，根據(jù)第二實施例的空載時間產(chǎn)生電路中的控制信號Xiru高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖13是根據(jù)第二實施例的負載驅(qū)動裝置中的控制信號Xin、高側(cè)控制信號XHdS側(cè)控制信號XL、高側(cè)柵極信號GH和低側(cè)柵極信號GL的時序圖；圖14是示出根據(jù)本公開內(nèi)容的第三實施例的空載時間產(chǎn)生電路的示圖；圖15是根據(jù)第三實施例的空載時間產(chǎn)生電路中的控制信號Xin、信號Sa2、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖；圖16是根據(jù)第三實施例的空載時間產(chǎn)生電路中的時鐘CLK、控制信號Xin、信號Sa2、信號Sb-Sd、高側(cè)控制信號XH和低側(cè)控制信號XL的時序圖。
具體實施例方式(第一實施例) 將參考圖1至圖7描述本公開內(nèi)容的第一實施例。圖1中所示的負載驅(qū)動裝置I是執(zhí)行電動機2的PWM驅(qū)動的逆變器設(shè)備。電動機2是用于基于從車載電子控制單元(ECU)傳送的控制信號Uin、ViruWin (在下文中，X相的控制信號稱為Xin)驅(qū)動混合動力車輛中的壓縮機的三相永磁體同步電動機。為了避免復(fù)雜，圖1中僅示出了三相中的一相(X相)的配置。在以下描述中，控制信號Xin的H電平和L電平分別對應(yīng)于第一電平和第二電平。負載驅(qū)動裝置I包括空載時間產(chǎn)生電路3、高側(cè)驅(qū)動電路4、低側(cè)驅(qū)動電路5和輸出電路6?？蛰d時間產(chǎn)生電路3配置為互補金屬氧化物半導(dǎo)體(CMOS)低壓集成電路(LVIC)。高側(cè)驅(qū)動電路4和低側(cè)驅(qū)動電路5配置為CMOS高壓集成電路(HVIC)?？蛰d時間產(chǎn)生電路3包括彼此獨立的高側(cè)控制信號產(chǎn)生電路7和低側(cè)控制信號產(chǎn)生電路8。換句話說，高側(cè)控制信號產(chǎn)生電路7和低側(cè)控制信號產(chǎn)生電路8是單獨的電路。高側(cè)控制信號產(chǎn)生電路7產(chǎn)生高側(cè)控制信號XH。低側(cè)控制信號產(chǎn)生電路8產(chǎn)生低側(cè)控制信號XL。當(dāng)高側(cè)控制信號XH和低側(cè)控制信號XL處于對應(yīng)于驅(qū)動允許電平的H電平時，分別激活輸出電路6中的開關(guān)元件(例如絕緣柵雙極型晶體管(IGBT)19、20)。當(dāng)高側(cè)控制信號XH和低側(cè)控制信號XL處于對應(yīng)于驅(qū)動禁止電平的L電平時，分別停用輸出電路6中的開關(guān)元件。復(fù)位信號RESB是從復(fù)位電路(未示出)傳送的，以用于限制當(dāng)CMOS電路的供應(yīng)電壓減小時的故障。當(dāng)供應(yīng)電壓在CMOS電路能夠正常工作的電平內(nèi)時，復(fù)位信號RESB轉(zhuǎn)變到H電平。當(dāng)供應(yīng)電壓降低至CMOS電路不能正常工作的電平時，復(fù)位信號RESB轉(zhuǎn)變到L電平。
高側(cè)控制信號產(chǎn)生電路7包括延遲電路9和與門10、11。延遲電路9傳送信號Sc，信號Sc通過與時鐘(CLK)的上升沿同步使控制信號Xin (在下文中，也稱為信號Sa)延遲第一時鐘數(shù)(例如7個時鐘)而得到。與門10接收信號Sa和復(fù)位信號RESB。當(dāng)從與門10傳送的復(fù)位信號RESB-LH轉(zhuǎn)變到L電平時，延遲電路9將信號Sc復(fù)位至L電平。與門11接收信號Sa和信號Sc，并且傳送高側(cè)控制信號XH。低側(cè)控制信號產(chǎn)生電路8包括延遲電路12、反相器13和與門14、15。反相器13傳送通過使控制信號Xin反相而獲得的信號Sb。延遲電路12傳送通過與時鐘的上升沿同步使信號Sb延遲第二時鐘數(shù)(例如:9個時鐘)而獲得的信號Sd。與門14接收信號Sb和復(fù)位信號RESB。當(dāng)從與門14傳送的復(fù)位信號RESB-HL轉(zhuǎn)變到L電平時，延遲電路12使信號Sd復(fù)位到L電平。與門15接收信號Sb和信號Sd，并且發(fā)送低側(cè)控制信號XL。輸出電路6包括作為驅(qū)動電源線的直流電源線16、17，輸出端子18以及IGBT19、20。IGBT19 (高側(cè)晶體管)和IGBT20 (低側(cè)晶體管)形成穿過輸出端子18且在直流電源線16、17之間的橋接部。電動機2的繞組端子與輸出端子18耦合。驅(qū)動IGBT19的高側(cè)驅(qū)動電路4包括電平位移電路21、預(yù)驅(qū)動電路(PRE-DRIVE) 22和驅(qū)動電路23。電平位移電路21包括15V的驅(qū)動電源24。將驅(qū)動電源24的參考電勢設(shè)定至IGBT19的發(fā)射極(輸出端子18)。在驅(qū)動電源24的高電勢側(cè)電源線25與直流電源線17之間，將電阻器26和金屬氧化物半導(dǎo)體(MOS)晶體管27的串聯(lián)電路以及電阻器28和MOS晶體管29的串聯(lián)電路稱合。圖2是聞側(cè)驅(qū)動電路4的時序圖。當(dāng)高側(cè)控制信號XH轉(zhuǎn)變到H電平(5V)時，開關(guān)控制電路(SWC0NTR0L) 30將MOS晶體管27的柵極信號Gs設(shè)定為H電平，并且將MOS晶體管29的柵極信號Gr設(shè)定為L電平。此時，節(jié)點nl的信號SI轉(zhuǎn)變到L電平，節(jié)點n2的信號S2轉(zhuǎn)變到H電平，并且預(yù)驅(qū)動電路22使驅(qū)動電路23中的MOS晶體管31導(dǎo)通并使驅(qū)動電路23中的MOS晶體管32截止。因此，驅(qū)動電路23傳送15V的柵極信號GH (高側(cè)驅(qū)動信號)，以便激活I(lǐng)GBT19。

當(dāng)高側(cè)控制信號XH轉(zhuǎn)變到L電平(OV)時，開關(guān)控制電路30將柵極信號Gs設(shè)定為L電平并將柵極信號Gr設(shè)定為H電平。此時，信號SI轉(zhuǎn)變到H電平，信號S2轉(zhuǎn)變到L電平，并且預(yù)驅(qū)動電路22使MOS晶體管31截止并使MOS晶體管32導(dǎo)通。因此，驅(qū)動電路23傳送OV的柵極信號GH，以便停用IGBT19。用于驅(qū)動IGBT20的低側(cè)驅(qū)動電路5包括15V的驅(qū)動電源33、預(yù)驅(qū)動電路34以及驅(qū)動電路35。當(dāng)?shù)蛡?cè)控制信號XL轉(zhuǎn)變到H電平(5V)時，預(yù)驅(qū)動電路34使驅(qū)動電路35中的MOS晶體管36導(dǎo)通并使驅(qū)動電路35中的MOS晶體管37截止。因此，驅(qū)動電路35傳送15V的柵極信號GL (低側(cè)驅(qū)動信號)，以便激活I(lǐng)GBT20。當(dāng)?shù)蛡?cè)控制信號XL轉(zhuǎn)變到L電平(OV)時，預(yù)驅(qū)動電路34使MOS晶體管36截止并使MOS晶體管37導(dǎo)通。因此，驅(qū)動電路35輸出OV的柵極信號，以便停用IGBT20。將參考圖3至圖7描述根據(jù)本實施例的空載時間產(chǎn)生電路3的工作。如圖3所示，當(dāng)控制信號Xin從L電平上升至H電平時，低側(cè)控制信號XL立即轉(zhuǎn)變到L電平。然后，在已經(jīng)從上升沿過去空載時間tdt-LH之后，高側(cè)控制信號XH轉(zhuǎn)變到H電平。類似地，當(dāng)控制信號Xin從H電平下降至L電平時，高側(cè)控制信號XH立即轉(zhuǎn)變到L電平。然后，在已經(jīng)從下降沿過去空載時間tdt-HL之后，低側(cè)控制信號XL轉(zhuǎn)變到H電平。圖4是更詳細的時序圖。當(dāng)控制信號Xin在時間tl時上升至H電平時，延遲電路12立即將低側(cè)控制信號XL的電平改變?yōu)長電平。延遲電路9將時鐘的第一上升沿設(shè)定為參考點(時間t2)。然后，在復(fù)位信號RESB-LH保持H電平的狀態(tài)下過去了 7個時鐘之后(SP，對應(yīng)于第一時鐘數(shù)的時間)的時間t3時，延遲電路9將高側(cè)控制信號XH改變?yōu)镠電平。當(dāng)控制信號Xin在過去了 7個時鐘之前返回至L電平時，高側(cè)控制信號XH保持L電平(參見圖 5A)。在高側(cè)控制信號XH轉(zhuǎn)變到H電平之后，當(dāng)復(fù)位信號RESB-LH由于疊加在控制信號Xin上的L電平的噪聲信號或者電源電壓的降低而臨時轉(zhuǎn)變到L電平時，延遲電路9立即將高側(cè)控制信號XH的電平改變?yōu)長電平。在此之后，復(fù)位信號RESB-LH返回至H電平，并且當(dāng)在RESB-LH保持H電平的狀態(tài)下過去了 7個時鐘時，延遲電路9將高側(cè)控制信號XH的電平改變?yōu)镠電平(參見圖6A)。高側(cè)控制信號XH的空載時間tdt-LH的寬度大于或等于7個時鐘且小于8個時鐘。當(dāng)控制信號Xin在時間t4時上升至L電平時，延遲電路9立即將高側(cè)控制信號XH的電平改變?yōu)長電平。延遲電路12將時鐘的第一上升沿設(shè)定為參考點(時間t5)。然后，在復(fù)位信號RESB-HL保持H電平的狀態(tài)下過去了 9個時鐘(S卩，對應(yīng)于第二時鐘數(shù)的時間)之后的時間t6時，延遲電路12將低側(cè)控制信號XL的電平改變?yōu)镠電平。當(dāng)控制信號Xin在過去了 9個時鐘之前返回至L電平時，低側(cè)控制信號XL保持L電平(參見圖5B)。在低側(cè)控制信號XL轉(zhuǎn)變到H電平之后，當(dāng)復(fù)位信號RESB-HL由于疊加到控制信號Xin的H電平的噪聲信號或者電源電壓的降低而臨時轉(zhuǎn)變到L電平時，延遲電路12立即將低側(cè)控制信號XL的電平改變?yōu)長電平。在此之后，復(fù)位信號RESB-HL返回至H電平，并且在RESB-HL保持H電平的狀態(tài)下過去了 9個時鐘時，延遲電路12將低側(cè)控制信號XL改變?yōu)镠電平(參見圖6B)。低側(cè)控制信號XL的空載時間tdt-HL的寬度大于或等于9個時鐘且小于10個時鐘。由于高側(cè)驅(qū)動電路4包括電平位移電路21，所以高側(cè)驅(qū)動電路4的延遲大于低側(cè)驅(qū)動電路5的延遲。將參考圖7描述即使在高側(cè)驅(qū)動電路4和低側(cè)驅(qū)動電路5具有不同的延遲特性的情況下用于均 衡IGBT19、20的柵極信號GH、GL的空載時間的條件。在高側(cè)控制信號XH上升時高側(cè)驅(qū)動電路4的延遲時間表示為tdH(ON)，并且在高側(cè)控制信號XH下降時高側(cè)驅(qū)動電路4的延遲時間表示為tdH(OFF)。在低側(cè)控制信號XL上升時低側(cè)驅(qū)動電路5的延遲時間表示為tdL(ON)，并且在低側(cè)控制信號XL下降時低側(cè)驅(qū)動電路5的延遲時間表示為tdL(OFF)。此時，從柵極信號GL轉(zhuǎn)變到L電平時至柵極信號GH轉(zhuǎn)變到H電平時的實際空載時間tdt-LH(柵極)表示為以下方程式(I)。tdt-LH (柵極)=tdt_LH+ (tdH (ON) -tdL (OFF))...(I)此外，從柵極信號GH轉(zhuǎn)變到L電平時至柵極信號GL轉(zhuǎn)變到H電平時的實際空載時間tdt-HL(柵極)表示為以下方程式(2)。tdt-HL (柵極)=tdt-HL- (tdH (OFF) -tdL (ON))...(2)當(dāng)滿足以下方程式(3)時，空載時間tdt-LH(柵極)和空載時間tdt-HL (柵極)彼此之間可以是相等的。tdt-HL=tdt-LH+(tdH(ON)-tdL(ON)) + (tdH(OFF)-tdL(OFF))...(3)換句話說，將低側(cè)控制信號XL的空載時間tdt-HL設(shè)定為通過將在導(dǎo)通時高側(cè)驅(qū)動電路4與低側(cè)驅(qū)動電路5之間的延遲時間差以及在截止時高側(cè)驅(qū)動電路4與低側(cè)驅(qū)動電路5之間的延遲時間差加到高側(cè)控制信號XH的空載時間tdt-LH而計算出的時間。然而，由于空載時間tdt-HL、tdt-LH是基于時鐘周期設(shè)定的，所以對于所設(shè)定的第一時鐘數(shù)和第二時鐘數(shù)，最大產(chǎn)生一個時鐘的誤差。如上所述，根據(jù)本實施例負載驅(qū)動裝置I中所包括的空載時間產(chǎn)生電路將延遲電路9、12的延遲時鐘數(shù)分別設(shè)定為第一時鐘數(shù)和第二時鐘數(shù)。因此，當(dāng)使用控制信號Xin的電平轉(zhuǎn)變的時間點作為參考點時，可以單獨地設(shè)定對應(yīng)于第一時鐘數(shù)的高側(cè)空載時間tdt-LH和對應(yīng)于第二時鐘數(shù)的低側(cè)空載時間tdt-HL。當(dāng)根據(jù)在導(dǎo)通時高側(cè)驅(qū)動電路4與低側(cè)驅(qū)動電路5之間的延遲時間差以及在截止時高側(cè)驅(qū)動電路4與低側(cè)驅(qū)動電路5之間的延遲時間差設(shè)定第一時鐘數(shù)和第二時鐘數(shù)時，關(guān)于“高側(cè)導(dǎo)通”和“低側(cè)導(dǎo)通”的兩個狀態(tài)轉(zhuǎn)變，實際出現(xiàn)在IGBT19、20的柵極信號GH、GL中的高側(cè)和低側(cè)空載時間可以彼此相等。結(jié)果，當(dāng)負載驅(qū)動裝置I用正弦波PWM信號驅(qū)動電動機2時，可以降低由于空載時間所致的輸出正弦波的失真。當(dāng)控制信號Xin由于例如噪聲信號而反轉(zhuǎn)為L電平時，在從控制信號Xin轉(zhuǎn)變到H電平時過去了對應(yīng)于第一時鐘數(shù)的時間之前，延遲電路9將與時鐘同步的延遲操作復(fù)位。因此，在沒有保證所需的空載時間的情況下，高側(cè)控制信號XH不轉(zhuǎn)變到H電平。類似地，當(dāng)控制信號Xin由于例如噪聲信號而反轉(zhuǎn)為H電平時，在從控制信號Xin轉(zhuǎn)變到L電平時過去了對應(yīng)于第二時鐘數(shù)的時間 之前，延遲電路12將與時鐘信號同步的延遲操作復(fù)位。因此，在沒有保證所需的空載時間的情況下，低側(cè)控制信號XL不轉(zhuǎn)變到H電平。以這種方式，即使當(dāng)噪聲信號疊加在控制信號Xin上或當(dāng)電源電壓臨時降低時，負載驅(qū)動裝置I不傳送異常的高側(cè)控制信號XH和異常的低側(cè)控制信號XL。(第二實施例)將參考圖8至圖13描述根據(jù)本公開內(nèi)容的第二實施例的負載驅(qū)動裝置。根據(jù)本實施例的負載驅(qū)動裝置包括:圖8中所示的空載時間產(chǎn)生電路41以及圖1中所示的高側(cè)驅(qū)動電路4、低側(cè)驅(qū)動電路5和輸出電路6。對于圖1中所示的空載時間產(chǎn)生電路3，空載時間產(chǎn)生電路41的區(qū)別在于增加了同步電路42。如圖9和圖10所示，同步電路42傳送通過將控制信號Xin與時鐘的上升沿同步而獲得的信號Sal。信號Sal從控制信號Xin延遲小于或等于I個時鐘的時間段tdt_0FF。當(dāng)信號Sal從L電平上升至H電平時，延遲電路12立即將低側(cè)控制信號XL的電平改變?yōu)長電平。延遲電路9使用信號Sal的上升點作為參考點，并且在已經(jīng)從參考點過去7個時鐘(對應(yīng)于第一時鐘數(shù))的空載時間tdt-LH之后將高側(cè)控制信號XH的電平改變?yōu)镠電平。結(jié)果，高側(cè)控制信號XH的空載時間tdt-LH精確地具有7個時鐘的寬度。類似地，當(dāng)信號Sal從H電平下降至L電平時，延遲電路9立即將高側(cè)控制信號XH的電平改變?yōu)長電平。延遲電路9使用信號Sal的下降點作為參考點，并且在已經(jīng)從參考點過去9個時鐘(對應(yīng)于第二時鐘數(shù))的空載時間tdt-HL之后將低側(cè)控制信號XL的電平改變?yōu)镠電平。結(jié)果，低側(cè)控制信號XL的空載時間tdt-HL精確地具有9個時鐘的寬度。圖11A、圖11B、圖12A和圖12B分別是對應(yīng)于第一實施例中描述的圖5A、圖5B、圖6A和圖6B的時序圖。圖13是用于導(dǎo)出用于使IGBT19、20的柵極信號GH、GL的空載時間均衡的條件的示圖。同樣在本實施例中，滿足第一實施例中參考圖7描述的方程式(I) - (3)。
如上所述，根據(jù)本實施例的空載時間產(chǎn)生電路41包括控制信號Xin的同步電路42。因此，空載時間tdt-LH和空載時間tdt-HL分別等于第一時鐘數(shù)和第二時鐘數(shù)。結(jié)果，空載時間產(chǎn)生電路41可以比根據(jù)第一實施例的空載時間產(chǎn)生電路3更精確地設(shè)定空載時間tdt-LH、tdt-HL。此外，可以執(zhí)行類似于第一實施例的功能和效果。(第三實施例)然后，將參考圖14至圖16描述根據(jù)第三實施例的負載驅(qū)動裝置。根據(jù)本實施例的負載驅(qū)動裝置包括:圖14中所示的空載時間產(chǎn)生電路51以及圖1中所示的高側(cè)驅(qū)動電路4、低側(cè)驅(qū)動電路5和輸出電路6。在空載時間產(chǎn)生電路51中，圖8中所示的空載時間產(chǎn)生電路41中的同步電路42由延遲電路52替代，延遲電路52是增加有延遲功能的同步電路。如圖15和16所示，延遲電路52傳送信號Sa2，信號Sa2是通過將控制信號Xin與時鐘的上升沿同步并將同步后的信號延遲預(yù)定時鐘數(shù)而獲得的。信號Sa2相對于控制信號Xin延遲時間tdt-0FF2,時間tdt_0FF2大于或等于延遲時鐘數(shù)且小于(延遲時鐘數(shù)+1 )。使用信號Sa2的轉(zhuǎn)變點作為參考點的操作類似于第二實施例中所描述的操作。滿足上述的方程式(I) _ (3 )?？蛰d時間產(chǎn)生電路51包括使控制信號Xin同步的延遲電路52。因此，空載時間tdt-LH和空載時間tdt-HL分別等于第一時鐘數(shù)和第二時鐘數(shù)。結(jié)果，空載時間產(chǎn)生電路51可以以類似于根據(jù)第二實施例的空載時間產(chǎn)生電路41的方式設(shè)定空載時間tdt-LH、tdt-HL。此外，可以執(zhí)行類似于第一實施例和第二實施例的功能和效果。(其他實施例)雖然已經(jīng)參考附圖并結(jié)合本發(fā)明的示例性實施例詳細描述了本發(fā)明，但是應(yīng)當(dāng)注意各種變化和修改對本領(lǐng)域技術(shù)人員而言是顯而易見的。每一延遲電路9、12可以包括具有復(fù)位功能的多級D觸發(fā)器。 在這種情況下，可以通過適當(dāng)?shù)卦O(shè)定級的數(shù)目來改變第一時鐘數(shù)和第二時鐘數(shù)?？梢钥紤]到輸出電路6中的IGBT19、20的導(dǎo)通時間和截止時間來設(shè)定第一時鐘數(shù)和第二時鐘數(shù)，以便限制臂短路。第一時鐘數(shù)和第二時鐘數(shù)可以設(shè)定為使得從輸出端子18傳送的電壓波形中出現(xiàn)的高側(cè)和低側(cè)空載時間彼此相等的值。只要具有類似的功能，就可以改變高側(cè)驅(qū)動電路4、低側(cè)驅(qū)動電路5和輸出電路6的配置。
權(quán)利要求
1.一種空載時間產(chǎn)生電路(3、41、52)，包括: 高側(cè)控制信號產(chǎn)生電路(7)，當(dāng)控制信號的電平是第二電平時，所述高側(cè)控制信號產(chǎn)生電路(7)將高側(cè)控制信號的電平控制為驅(qū)動禁止電平，并且在所述控制信號從所述第二電平轉(zhuǎn)變到第一電平之后所述控制信號保持所述第一電平的狀態(tài)下過去了對應(yīng)于第一時鐘數(shù)的時間時，所述高側(cè)控制信號產(chǎn)生電路(7)將所述高側(cè)控制信號的電平反轉(zhuǎn)至驅(qū)動允許電平；以及 低側(cè)控制信號產(chǎn)生電路(8)，當(dāng)所述控制信號的電平是所述第一電平時，所述低側(cè)控制信號產(chǎn)生電路(8)將低側(cè)控制信號的電平控制為所述驅(qū)動禁止電平，并且在所述控制信號從所述第一電平轉(zhuǎn)變到所述第二電平之后所述控制信號保持所述第二電平的狀態(tài)下過去了對應(yīng)于第二時鐘數(shù)的時間時，所述低側(cè)控制信號產(chǎn)生電路(8)將所述低側(cè)控制信號的電平反轉(zhuǎn)至所述驅(qū)動允許電平， 其中，所述高側(cè)控制信號產(chǎn)生電路(7)和所述低側(cè)控制信號產(chǎn)生電路(8)是單獨的電路。
2.根據(jù)權(quán)利要求1所述的空載時間產(chǎn)生電路(41、51)，還包括: 同步電路(42、52)，使所述控制信號與時鐘同步。
3.根據(jù)權(quán)利要求2所述的空載時間產(chǎn)生電路(51)， 其中，所述同步電路(52 )使所述控制信號延遲預(yù)定時鐘數(shù)。
4.一種負載驅(qū)動裝置(I)，包括: 根據(jù)權(quán)利要求1至3 中任一項所述的空載時間產(chǎn)生電路(3、41、51)； 高側(cè)驅(qū)動電路(4)，接收從所述空載時間產(chǎn)生電路(3、41、51)傳送的所述高側(cè)控制信號并傳送高側(cè)驅(qū)動信號； 低側(cè)驅(qū)動電路(5)，接收從所述空載時間產(chǎn)生電路(3、41、51)傳送的所述低側(cè)控制信號并傳送低側(cè)驅(qū)動信號；以及 輸出電路(6)，包括由所述高側(cè)驅(qū)動信號驅(qū)動的高側(cè)晶體管(19)、由所述低側(cè)驅(qū)動信號驅(qū)動的低側(cè)晶體管(20)、驅(qū)動電源線(16、17)以及輸出端子(18)，所述高側(cè)晶體管(19)和所述低側(cè)晶體管(20)形成穿過所述輸出端子(18)且在所述驅(qū)動電源線(16、17)之間的橋接部。
5.根據(jù)權(quán)利要求4所述的負載驅(qū)動裝置(I)， 其中，將分別用于所述空載時間產(chǎn)生電路(3、41、51)中的所述高側(cè)控制信號產(chǎn)生電路(7)和所述低側(cè)控制信號產(chǎn)生電路(8)的所述第一時鐘數(shù)和所述第二時鐘數(shù)設(shè)定為使得當(dāng)所述控制信號從所述第二電平轉(zhuǎn)變到所述第一電平時實際出現(xiàn)在所述高側(cè)驅(qū)動信號中的空載時間等于當(dāng)所述控制信號從所述第一電平轉(zhuǎn)變到所述第二電平時實際出現(xiàn)在所述低側(cè)驅(qū)動信號中的空載時間的值。
6.根據(jù)權(quán)利要求5所述的負載驅(qū)動裝置(1)， 其中，所述高側(cè)驅(qū)動電路(4)包括改變所述高側(cè)控制信號的電壓電平的電平位移電路(21)，并且 其中，所述第二時鐘數(shù)比所述第一時鐘數(shù)長對應(yīng)于導(dǎo)通時所述高側(cè)驅(qū)動電路(7)與所述低側(cè)驅(qū)動電路(8)之間的延遲時間差和截止時所述高側(cè)驅(qū)動電路(7)與所述低側(cè)驅(qū)動電路(8)之間的延遲時間差之和的時鐘數(shù)。
全文摘要
本發(fā)明公開了一種空載時間產(chǎn)生電路以及負載驅(qū)動裝置，所述空載時間產(chǎn)生電路(3、41、52)包括作為單獨的電路的高側(cè)控制信號產(chǎn)生電路(7)和低側(cè)控制信號產(chǎn)生電路(8)。在控制信號從第二電平轉(zhuǎn)變到第一電平之后所述控制信號保持所述第一電平的狀態(tài)下過去了對應(yīng)于第一時鐘數(shù)的時間時，所述高側(cè)控制信號產(chǎn)生電路(7)將高側(cè)控制信號的電平從驅(qū)動禁止電平反轉(zhuǎn)至驅(qū)動允許電平。在所述控制信號從所述第一電平轉(zhuǎn)變到所述第二電平之后所述控制信號保持所述第二電平的狀態(tài)下過去了對應(yīng)于第二時鐘數(shù)的時間時，所述低側(cè)控制信號產(chǎn)生電路(8)將低側(cè)控制信號的電平從所述驅(qū)動禁止電平反轉(zhuǎn)至所述驅(qū)動允許電平。
文檔編號H03K17/16GK103227625SQ20131002752
公開日2013年7月31日 申請日期2013年1月24日 優(yōu)先權(quán)日2012年1月26日
發(fā)明者山本曉德 申請人:株式會社電裝