計(jì)數(shù)器、計(jì)數(shù)方法、ad轉(zhuǎn)換器、固態(tài)成像裝置和電子裝置制造方法
【專利摘要】提供了計(jì)數(shù)器、計(jì)數(shù)方法、AD轉(zhuǎn)換器、固態(tài)成像裝置和電子裝置。該計(jì)數(shù)器配置為在輸入時(shí)鐘的兩個(gè)沿進(jìn)行計(jì)數(shù)以輸出對(duì)前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值，包括：鎖存所述輸入時(shí)鐘的第一鎖存電路；鎖存來自所述第一鎖存電路的輸出的第二鎖存電路；保持計(jì)數(shù)值的第0位的數(shù)據(jù)的保持部分；以及校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
【專利說明】計(jì)數(shù)器、計(jì)數(shù)方法、AD轉(zhuǎn)換器、固態(tài)成像裝置和電子裝置
【技術(shù)領(lǐng)域】
[0001]本公開涉及計(jì)數(shù)器、計(jì)數(shù)方法、AD轉(zhuǎn)換器、固態(tài)成像裝置和電子裝置，并且具體地涉及例如每一個(gè)都配置以使得減少諸如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器等的列計(jì)數(shù)器的功耗的計(jì)數(shù)器、計(jì)數(shù)方法、AD轉(zhuǎn)換器、固態(tài)成像裝置和電子裝置。
【背景技術(shù)】
[0002]作為用于具有成像功能的各種電子裝置的成像裝置的固態(tài)成像裝置，已經(jīng)使用CMOS圖像傳感器(以下將稱為“CIS”)。
[0003]CIS的主要趨勢是列并行輸出型，其中，向每一個(gè)像素提供浮動(dòng)擴(kuò)散(FD)放大器，在像素陣列中以矩陣排列的像素在列方向上以行為單位順序選擇，并且讀出浮動(dòng)擴(kuò)散放大器的輸出。這是因?yàn)?，由于在每一個(gè)像素中提供的FD放大器中難以實(shí)現(xiàn)充足的驅(qū)動(dòng)能力，所以降低了數(shù)據(jù)速率且認(rèn)為并行處理是有利的。已經(jīng)提出了用于列并行輸出型CIS的各類信號(hào)輸出電路。
[0004]作為用來讀取CIS的像素信號(hào)的方法，存在如下方法:來自諸如光電二極管(以下將稱為“PD”)之類的光電轉(zhuǎn)換元件的光電荷輸出經(jīng)由排列在光電二極管附近的MOS開關(guān)在稍后的步驟中在電容器中臨時(shí)采樣，然后讀取。然而，在此方法中，有關(guān)所采樣的電容值的具有逆相關(guān)的噪聲通常被疊加。同樣，在像素中，當(dāng)光電荷傳輸?shù)诫娙萜鲿r(shí)，利用電勢梯度進(jìn)行光電荷的完全傳輸，并且因此不生成噪聲，但是當(dāng)將電容器的電壓電平復(fù)位到預(yù)定基準(zhǔn)值時(shí)，疊加噪聲。
[0005]作為用來移除這樣噪聲的典型方法，存在相關(guān)二重采樣(CDS)，其中，緊接在進(jìn)行光電荷的采樣之前的復(fù)位電平被讀出并且存儲(chǔ)，在進(jìn)行采樣之后的亮度信號(hào)電平接著被讀出，并且進(jìn)行這些電平之間的減法，由此移除噪聲。
[0006]存在用于⑶S的各種方法，并且作為它們中的一個(gè)是如下方法:其中，通過比較器將像素信號(hào)電壓與斜坡(Ramp )信號(hào)電壓進(jìn)行比較，通過在比較器的輸出反轉(zhuǎn)之前計(jì)數(shù)時(shí)間來進(jìn)行AD轉(zhuǎn)換，通過上計(jì)數(shù)進(jìn)行第一 AD轉(zhuǎn)換，通過下計(jì)數(shù)進(jìn)行第二 AD轉(zhuǎn)換，由此以數(shù)字方式進(jìn)行⑶S (參見，例如，日本專利4655500號(hào))。
[0007]圖1是圖示包括以數(shù)字方式進(jìn)行上述⑶S的AD轉(zhuǎn)換部分(以下將被稱為“ADC”)的CIS的示例配置的框圖。
[0008]CISlO包括像素陣列部分11、行掃描部分12、列掃描部分13、定時(shí)控制部分14、對(duì)于每一列提供的ADC15、DAC16和數(shù)據(jù)輸出部分17。
[0009]配置像素陣列部分11以使得每個(gè)都包括光電二極管和像素放大器的單位像素111以矩陣排列。提供行掃描部分12、列掃描部分13和定時(shí)控制部分14以順序地讀出像素陣列部分11的信號(hào)。行掃描部分12控制行地址和行掃描。列掃描部分13控制列地址和列掃描。定時(shí)控制部分14生成內(nèi)部時(shí)鐘。
[0010]每一個(gè)ADC15是集成ADC，包括比較器(CMP) 151、異步上下計(jì)數(shù)器(CNT) 152和開關(guān) 153。[0011]比較器151經(jīng)由列線Vn (η=0、1、…、n+1)，將通過將由DAC16生成的基準(zhǔn)電壓的波形改變?yōu)椴竭M(jìn)形式而獲得的斜坡波形RAMP和與從相應(yīng)的單元像素111獲得的光電荷對(duì)應(yīng)的模擬信號(hào)進(jìn)行比較。異步上下計(jì)數(shù)器(以下將僅稱為“計(jì)數(shù)器”)152具有響應(yīng)于比較器151的輸出和時(shí)鐘CK進(jìn)行上計(jì)數(shù)(或下計(jì)數(shù))并且保持計(jì)數(shù)結(jié)果(B卩，計(jì)數(shù)值)的功能。開關(guān)153以數(shù)據(jù)傳輸線18連接計(jì)數(shù)器152，并且通過來自列掃描部分13的掃描控制而打開和關(guān)閉。在數(shù)據(jù)傳輸線18上提供包括與數(shù)據(jù)傳輸線18對(duì)應(yīng)的傳感電路和減法電路的數(shù)據(jù)輸出部分17。
[0012]最初將具有作為保持電路的功能的計(jì)數(shù)器152置于上計(jì)數(shù)(或下計(jì)數(shù))狀態(tài)以進(jìn)行復(fù)位計(jì)數(shù)，并且當(dāng)反轉(zhuǎn)相應(yīng)的比較器151的輸出CompOut時(shí)，上計(jì)數(shù)操作停止并且保持。在此情況下，計(jì)數(shù)器152的初始值是AD轉(zhuǎn)換的等級(jí)中的任意值，即，例如，O。在此復(fù)位計(jì)數(shù)時(shí)段，讀出單元像素111的復(fù)位分量Λ V。之后， 將計(jì)數(shù)器152置于下計(jì)數(shù)(或上計(jì)數(shù))狀態(tài)以進(jìn)行與入射光的量對(duì)應(yīng)的數(shù)據(jù)計(jì)數(shù)，并且當(dāng)反轉(zhuǎn)相應(yīng)的比較器151的輸出CompOut時(shí)，保持與比較時(shí)段的對(duì)應(yīng)。經(jīng)由依據(jù)來自列掃描部分13和數(shù)據(jù)傳輸線18的掃描控制關(guān)閉的開關(guān)153由數(shù)據(jù)輸出部分17接收在計(jì)數(shù)器152中保持的計(jì)數(shù)值作為數(shù)字信息。
[0013]例如通過來自定時(shí)控制部分14的起始脈沖STR和主時(shí)鐘MCK的供應(yīng)來激活列掃描部分13，以與基于主時(shí)鐘MCK生成的驅(qū)動(dòng)時(shí)鐘CLK同步地驅(qū)動(dòng)相應(yīng)的選擇線SEL，并且使得計(jì)數(shù)器152的鎖存數(shù)據(jù)(所保持的計(jì)數(shù)值)被讀出到數(shù)據(jù)傳輸線18。
[0014]在具有上述配置的CISlO中，在I個(gè)水平單元時(shí)段(IH)內(nèi)進(jìn)行以下處理。
[0015]即，在IH中，假定從行Hx中的單元像素111到列線Vn (η=0、1、…、n+1)的第一讀出是P相讀出PR，比較器151中的第一比較是P相比較PC，第二讀出是D相讀出DR，比較器151中的第二比較是D相比較DC，而在D相處理之后進(jìn)行的后處理是后D相處理DAP，各種操作在IH內(nèi)連續(xù)進(jìn)行。
[0016]由定時(shí)控制部分14進(jìn)行P相讀出PR、P相比較PC、D相讀出DR、D相比較DC和后D相處理DAP的定時(shí)控制。
[0017]接著，將描述ADC15中的計(jì)數(shù)器152的具體功能。
[0018]計(jì)數(shù)器152具有在保持值的同時(shí)從上計(jì)數(shù)到下計(jì)數(shù)或者從下計(jì)數(shù)到上計(jì)數(shù)地切換計(jì)數(shù)模式的功能，以及在輸入時(shí)鐘CK的上升沿和下降沿兩者進(jìn)行計(jì)數(shù)的功能，即以兩倍于輸入時(shí)鐘的頻率的頻率進(jìn)行計(jì)數(shù)的功能。同樣，計(jì)數(shù)器152具有從第二計(jì)數(shù)值B減去第一計(jì)數(shù)值A(chǔ)以計(jì)算減法值B-A的功能。
[0019]為了實(shí)現(xiàn)上述功能，在計(jì)數(shù)器152的最低有效位(LSB)電路進(jìn)行特殊處理，并且因而，采用了對(duì)于LSB電路的輸出部分使用邏輯反轉(zhuǎn)選擇器的配置(參見，例如日本專利4853445 號(hào))。
[0020]圖2是圖示對(duì)于LSB電路的輸出使用邏輯反轉(zhuǎn)選擇器的計(jì)數(shù)器152的第一示例配置的電路圖。圖3是圖示當(dāng)計(jì)數(shù)器152具有第一示例配置時(shí)CISlO的操作波形的示圖。
[0021]在計(jì)數(shù)器152的第一示例配置中，LSB電路包括鎖存輸入時(shí)鐘CK的鎖存電路201、分開存儲(chǔ)鎖存電路201的輸出的D型觸發(fā)電路(FF)202以及依據(jù)在D型FF202中存儲(chǔ)的數(shù)據(jù)在下一位的輸入時(shí)鐘的正負(fù)反轉(zhuǎn)之間切換的邏輯反轉(zhuǎn)選擇器203。LSB電路的后級(jí)中的第一位及后續(xù)位用作紋波計(jì)數(shù)器，其包括D型FF207、210和213以通過來自外部的控制反轉(zhuǎn)每一位的輸出。[0022]圖4是圖示對(duì)于LSB電路的輸出使用邏輯反轉(zhuǎn)選擇器的計(jì)數(shù)器152的第二示例配置的電路圖。圖5是圖示當(dāng)計(jì)數(shù)器152具有第二示例配置時(shí)CISlO的操作波形的示圖。
[0023]在計(jì)數(shù)器152的第二示例配置中，LSB電路包括鎖存輸入時(shí)鐘CK的鎖存電路201、分開存儲(chǔ)鎖存電路201的輸出的D型FF202以及依據(jù)在D型FF202中存儲(chǔ)的數(shù)據(jù)在下一位的輸入時(shí)鐘的正負(fù)反轉(zhuǎn)之間切換的邏輯反轉(zhuǎn)選擇器203。LSB電路的后級(jí)中的第一位及后續(xù)位用作紋波計(jì)數(shù)器，其包括D型FF221到223和通過來自外部的控制反轉(zhuǎn)每一位的輸出的邏輯反轉(zhuǎn)選擇器224到229。

【發(fā)明內(nèi)容】

[0024]如上所述，在計(jì)數(shù)器152的第一和第二示例配置的每一個(gè)中，對(duì)于LSB電路的輸出部分使用邏輯反轉(zhuǎn)選擇器203。在計(jì)數(shù)的時(shí)候，邏輯反轉(zhuǎn)選擇器203與高速輸入時(shí)鐘CK同步地進(jìn)行高速操作，并且因此，消耗大量電流。
[0025]如上所述，對(duì)于像素陣列部分11的每一行提供計(jì)數(shù)器152，并且因而，提供與像素陣列部分11中的行的數(shù)量相同的數(shù)量的邏輯反轉(zhuǎn)選擇器203，每一邏輯反轉(zhuǎn)選擇器203都包括在相應(yīng)的計(jì)數(shù)器152中。因此，當(dāng)每一個(gè)都消耗大量電流的邏輯反轉(zhuǎn)選擇器203的數(shù)量大時(shí)，整個(gè)CISlO的消耗電流增加，并且由于電流的增加而引起電源壓降的增加，因此導(dǎo)致操作電壓余量的減少。
[0026]考慮上述情況做出本公開，并且因而期待不使用消耗大量電流的邏輯反轉(zhuǎn)計(jì)數(shù)器實(shí)現(xiàn)在輸入時(shí)鐘CK的上升沿和下降沿兩者計(jì)數(shù)的計(jì)數(shù)器以整體減少電流消耗。
[0027]根據(jù)本公開的第一實(shí)施例，配置為在輸入時(shí)鐘的兩個(gè)沿進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值的計(jì)數(shù)器包括鎖存輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分以及校正部分，該校正部分基于第二鎖存電路的輸出和保持部分的輸出對(duì)計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0028]當(dāng)在作為第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的基礎(chǔ)上確定要關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正時(shí)，校正部分可以通過在第一鎖存電路置于導(dǎo)通狀態(tài)(through state)的狀態(tài)下將脈沖給予輸入時(shí)鐘，來關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0029]本公開的第一實(shí)施例的計(jì)數(shù)器可以進(jìn)一步包括如下生成部分:在作為第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的基礎(chǔ)上生成下一計(jì)數(shù)值的第O位的數(shù)據(jù)。
[0030]生成部分可以生成作為第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的異或，作為下一計(jì)數(shù)值的第O位的數(shù)據(jù)。
[0031]根據(jù)本公開的第一實(shí)施例，由計(jì)數(shù)器進(jìn)行的計(jì)數(shù)方法包括在第二鎖存電路的輸出和保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正，所述計(jì)數(shù)器包括鎖存輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分，并且所述計(jì)數(shù)器在輸入時(shí)鐘的兩個(gè)沿進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值。
[0032]根據(jù)本公開的第二實(shí)施例，AD轉(zhuǎn)換器包括將信號(hào)電平與閾值電平進(jìn)行比較的比較部分，和在直到比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值的計(jì)數(shù)器，所述計(jì)數(shù)器包括鎖存輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分以及校正部分，該校正部分在第二鎖存電路的輸出和保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0033]根據(jù)本公開的第三實(shí)施例，固態(tài)成像裝置包括輸出與入射光對(duì)應(yīng)的像素信號(hào)的像素部分，以及AD轉(zhuǎn)換從像素部分輸出的像素信號(hào)的AD轉(zhuǎn)換部分，所述AD轉(zhuǎn)換部分包括將像素部分輸出的像素信號(hào)電平與閾值進(jìn)行比較的比較部分，和在直到比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值的計(jì)數(shù)器，并且所述計(jì)數(shù)器包括鎖存輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的第二鎖存電路、保持計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分以及校正部分，該校正部分在第二鎖存電路的輸出和保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0034]根據(jù)本公開的第四實(shí)施例，電子裝置包括使用固態(tài)成像裝置的成像部分，所述固態(tài)成像裝置包括輸出與入射光對(duì)應(yīng)的像素信號(hào)的像素部分，以及AD轉(zhuǎn)換從像素部分輸出的像素信號(hào)的AD轉(zhuǎn)換部分，所述AD轉(zhuǎn)換部分包括將像素部分輸出的像素信號(hào)電平與閾值進(jìn)行比較的比較部分，和在直到比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值的計(jì)數(shù)器，并且所述計(jì)數(shù)器包括鎖存輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分以及校正部分，該校正部分在第二鎖存電路的輸出和保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0035]根據(jù)本公開的第一到第四實(shí)施例，由計(jì)數(shù)器在第二鎖存電路的輸出和保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
[0036]根據(jù)本公開的第一實(shí)施例，可以實(shí)現(xiàn)具有減少的消耗電流的計(jì)數(shù)器。
[0037]根據(jù)本公開的第二實(shí)施例，可以實(shí)現(xiàn)具有減少的消耗電流的AD轉(zhuǎn)換裝置。
[0038]根據(jù)本公開的第三實(shí)施例，可以實(shí)現(xiàn)具有減少的消耗電流的固態(tài)成像裝置。
[0039]根據(jù)本公開的第四實(shí)施例，可以實(shí)現(xiàn)具有減少的消耗電流的電子裝置。
【專利附圖】

【附圖說明】
[0040]圖1是圖示根據(jù)現(xiàn)有技術(shù)的CIS的示例配置的框圖；
[0041]圖2是圖示構(gòu)成CIS的ADC的計(jì)數(shù)器的第一示例配置的電路圖；
[0042]圖3是圖示當(dāng)采用在圖2中所示的計(jì)數(shù)器時(shí)CIS的操作波形的示圖；
[0043]圖4是圖示構(gòu)成CIS的ADC的計(jì)數(shù)器的第二示例配置的電路圖；
[0044]圖5是圖示當(dāng)采用在圖4中所示的計(jì)數(shù)器時(shí)CIS的操作波形的示圖；
[0045]圖6是圖示向其應(yīng)用本公開的計(jì)數(shù)器的示例配置的電路圖；
[0046]圖7是圖示圖6的計(jì)數(shù)器的校正操作的示圖；
[0047]圖8是圖示圖6的計(jì)數(shù)器的操作的時(shí)序圖；
[0048]圖9A和圖9B是圖示更新D [O]的電路配置的變型的示圖；
[0049]圖10是圖示向其應(yīng)用圖9A和圖9B所示變型的計(jì)數(shù)器的示例配置的電路圖；[0050]圖11是圖示向其應(yīng)用本公開的計(jì)數(shù)器的配置的變型的電路圖；
[0051]圖12是圖示圖11的計(jì)數(shù)器的校正操作的示圖；并且
[0052]圖13是圖示圖12的計(jì)數(shù)器的操作的時(shí)序圖。
【具體實(shí)施方式】
[0053]以下將參考附圖描述本公開的實(shí)施例。注意，以如下順序給出描述。
[0054]計(jì)數(shù)器的示例配置
[0055]圖6是圖示根據(jù)實(shí)施例的計(jì)數(shù)器300的示例配置的電路圖，可以用該計(jì)數(shù)器300替換構(gòu)成圖1所示的CISlO的ADC15的計(jì)數(shù)器152 (圖2或圖4)。
[0056]如與圖2或圖4所示的、很好地使用了邏輯反轉(zhuǎn)計(jì)數(shù)器的計(jì)數(shù)器152相對(duì)的那樣，計(jì)數(shù)器300實(shí)現(xiàn)了與計(jì)數(shù)器152的操作類似的操作而不使用邏輯反轉(zhuǎn)計(jì)數(shù)器。在此情況下，與計(jì)數(shù)器152的操作類似的操作意味著，當(dāng)在輸入時(shí)鐘CK的兩個(gè)沿都進(jìn)行計(jì)數(shù)并且假定前一計(jì)數(shù)值是A而后一計(jì)數(shù)值是B時(shí)，減法值B-A計(jì)算為預(yù)定值并輸出。
[0057]計(jì)數(shù)器300包括LSB電路和第一位及后續(xù)位的紋波計(jì)數(shù)器。
[0058]計(jì)數(shù)器300的LSB電路包括鎖存輸入時(shí)鐘CK的鎖存電路301、開關(guān)302、分開存儲(chǔ)鎖存電路301的輸出的鎖存電路303、XOR電路304、保持LSB數(shù)據(jù)(第O位的數(shù)據(jù))的D型FF305.N0R電路306和OR電路307。第一位及后續(xù)位的紋波計(jì)數(shù)器配置為具有與根據(jù)現(xiàn)有技術(shù)的圖2的計(jì)數(shù)器的紋波計(jì)數(shù)器的配置類似的配置。
[0059]然而，在計(jì)數(shù)器300中，未使用邏輯反轉(zhuǎn)選擇器，對(duì)于紋波計(jì)數(shù)器的第一位的D型FF310在開始計(jì)數(shù)的時(shí)候的時(shí)鐘輸入的初始值是在任何時(shí)候時(shí)鐘的初始值(低)。因此，對(duì)于第一位及后續(xù)位的計(jì)數(shù)值，僅通過反轉(zhuǎn)每一位的輸出不能獲得期待的減法結(jié)果B-A，并且可能生成誤差。因此，配置計(jì)數(shù)器300以便其中生成的誤差被校正。
[0060]圖7是圖示使用邏輯表達(dá)式由計(jì)數(shù)器300進(jìn)行的校正操作的示圖。注意，在以下描述中，INT[a]表示不超出a的最大整數(shù)值，而MOD[A，B]表示當(dāng)a除以b時(shí)獲得的余數(shù)。
[0061]前一計(jì)數(shù)值A(chǔ)的第一位及后續(xù)位可以用INT [A/2]表示，而下一計(jì)數(shù)值B的第一位及后續(xù)位可以用INT[A/2]+INT[-b/2]表示。因此，第一位及后續(xù)位的輸出反轉(zhuǎn)可以用-1NT([A/2]+INT[-B/2])-1=-1NT[A/2]-1NT[-B/2]-1表示。這可以分為四種情況:前一計(jì)數(shù)值A(chǔ)和下一計(jì)數(shù)值B中的每一個(gè)是偶數(shù)或奇數(shù)。注意，當(dāng)計(jì)數(shù)值A(chǔ)是偶數(shù)時(shí)，對(duì)于LSB的值，MOD [A，2] =0成立，而當(dāng)計(jì)數(shù)值A(chǔ)是奇數(shù)時(shí)，對(duì)于LSB的值，MOD [A，2] =1成立。這同樣適用于計(jì)數(shù)值B。
[0062]當(dāng)A 和 B 是偶數(shù)時(shí)，-1NT [A/2]-1NT [-B/2]-1=- (A/2) - (-B/2) -1= (B-A-2) /2。當(dāng) A是偶數(shù)而 B 是奇數(shù)時(shí)，-1NT [A/2]-1NT [-B/2] -1=- (A/2) - (-B-1) /2-1= (B-A-1) /2。當(dāng) A 是奇數(shù)而 B 是偶數(shù)時(shí)，-1NT [A/2]-1NT [-B/2] -1=- (A/2) /2- (-B-1) -1= (B-A-1) /2。當(dāng) A 和 B 是奇數(shù)時(shí)，-1NT [A/2]-1NT [-B/2]-1=- (A-1) /2- (-B-1) /2-1= (B-A) /2。
[0063]在輸入時(shí)鐘CK的兩個(gè)沿都進(jìn)行計(jì)數(shù)。因此，假定將第一位及后續(xù)位的輸出反轉(zhuǎn)加倍且將所獲得的值與期待值進(jìn)行比較，如果A和B是偶數(shù)，則距期待值的誤差是_2。如果A和B中的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù)，則距期待值的誤差是-1。如果A和B是奇數(shù)，則距期待值的誤差是O。
[0064]在該結(jié)果的基礎(chǔ)上，因?yàn)槿绻?jì)數(shù)值A(chǔ)和計(jì)數(shù)值B是偶數(shù)，則存在距期待值的I個(gè)計(jì)數(shù)的短缺，所以僅在此情況下進(jìn)行控制，以便I個(gè)計(jì)數(shù)的加法校正施加于第一位及后續(xù)位。
[0065]對(duì)于第O位，生成數(shù)據(jù)以便當(dāng)計(jì)數(shù)值A(chǔ)的LSB的值MOD [A, 2]和計(jì)數(shù)值B的LSB的值MOD [B, 2]相同(當(dāng)計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)或奇數(shù)時(shí))時(shí)獲得0，并且當(dāng)計(jì)數(shù)值A(chǔ)的LSB的值MOD [A，2]和計(jì)數(shù)值B的LSB的值MOD [B，2]彼此不同(當(dāng)計(jì)數(shù)值A(chǔ)和B中的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù))時(shí)獲得I。換而言之，對(duì)于第O位，輸出計(jì)數(shù)值A(chǔ)的LSB的值MOD[A，2]和計(jì)數(shù)值B的LSB的值M0D[B，2]的異或。因此，可以獲得期待值B-A的第O位。
[0066]計(jì)數(shù)器300的操作
[0067]在計(jì)數(shù)開始之前的初始狀態(tài)中，CompOut是1，且鎖存電路301處于輸入時(shí)鐘CK通過的狀態(tài)。當(dāng)輸入時(shí)鐘CK的輸入開始時(shí)，進(jìn)行計(jì)數(shù)直到CompOut變?yōu)镺為止，并且當(dāng)在CompOut變?yōu)镺時(shí)的時(shí)刻的時(shí)鐘CK的狀態(tài)由鎖存電路301鎖存的同時(shí)，停止第一位及后續(xù)位的紋波計(jì)數(shù)器的計(jì)數(shù)操作。
[0068]在此情況下，鎖存電路301的輸出值和D型FF305的輸出值(其是前一計(jì)數(shù)值A(chǔ)的第O位的數(shù)據(jù))兩者都是O (當(dāng)計(jì)數(shù)值A(chǔ)和B是偶數(shù)時(shí))，I個(gè)計(jì)數(shù)加法校正施加到第一位及后續(xù)位，并因而進(jìn)行控制以便將鎖存電路301置于輸入時(shí)鐘CK導(dǎo)通的狀態(tài)。然而，當(dāng)將鎖存電路301置于導(dǎo)通狀態(tài)時(shí)，由鎖存電路301保持的值屆時(shí)中斷(break)。因而，在將鎖存電路301置于導(dǎo)通狀態(tài)之前，開關(guān)302閉合并且打開以便將由鎖存電路301保持的值移送到鎖存電路303。
[0069]具體地，在NOR電路306中，對(duì)于鎖存電路303的輸出、D型FF305的輸出和校正計(jì)數(shù)從定時(shí)控制信號(hào)XCTM生成cflg信號(hào)，該定時(shí)控制信號(hào)XCTM控制將鎖存電路301置于導(dǎo)通狀態(tài)的定時(shí)。假定當(dāng)正在生成cflg信號(hào)時(shí)，向輸入時(shí)鐘CK添加I個(gè)脈沖作為校正計(jì)數(shù)，如果cflg信號(hào)是1，則以I計(jì)數(shù)第一位及后續(xù)位的紋波計(jì)數(shù)器以進(jìn)行校正計(jì)數(shù)。
[0070]接著，當(dāng)將I個(gè)脈沖給予將要向D型FF305輸入的LFFCK時(shí)，將鎖存電路303的值(下一計(jì)數(shù)值B的時(shí)鐘鎖存數(shù)據(jù))和D型FF305的前一輸出值(前一計(jì)數(shù)值的第O位的數(shù)據(jù))的異或(X0R電路304的輸出)輸出作為來自D型FF305的期待值的新LSB數(shù)據(jù)。
[0071]通過上述操作，可以在任何時(shí)候獲得期待值B-A。
[0072]圖8是圖示計(jì)數(shù)器300的上述操作的時(shí)序圖。在圖8中，圖示了前一計(jì)數(shù)值A(chǔ)和下一計(jì)數(shù)值B的每一個(gè)是偶數(shù)或計(jì)數(shù)的四種情況。
[0073]如圖8所示，僅當(dāng)計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)時(shí)，cflg信號(hào)是1，并且校正紋波計(jì)數(shù)器的輸出D [N:1]的計(jì)數(shù)。同樣，關(guān)于作為LSB數(shù)據(jù)的D [O]，以LFFCK同步D型FF305。然后，如果計(jì)數(shù)值A(chǔ)和B中的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù)，則更新LSB數(shù)據(jù)并且輸出D [O] =1，且如果計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)或奇數(shù)，則更新LSB數(shù)據(jù)并且輸出D [O] =0。
[0074]變型I
[0075]接著，將描述包括更新D [O]的XOR電路304和D型FF305的配置的變型。
[0076]圖9A是圖示更新D[O]的XOR電路304和D型FF305的示圖，而圖9B是圖示可以用其替換在圖9A中所示的電路配置的電路配置(變型)的示圖。圖10是圖示圖6的計(jì)數(shù)器300的示圖，其中用圖9B所示的電路配置(變型)替換相應(yīng)部分。
[0077]如圖9A所示，要從D型FF305輸出的已更新的LSB數(shù)據(jù)D’ [O]是前一計(jì)數(shù)值A(chǔ)的LSB數(shù)據(jù)D[0]和D型FF305的前一值Ito2的異或。如圖9B所示，可以由AND電路321和D型FF305替換此電路配置。在此電路配置中，僅當(dāng)Ito2為I時(shí)，經(jīng)由AND電路321將LFFCK施加于D型FF322的時(shí)鐘輸入，在D型FF322中保持的值反轉(zhuǎn)并且輸出所獲得的值。
[0078]變型2
[0079]將上述計(jì)數(shù)器300用于獲得期待值B-A，但是可以配置為通過略微改變電路配置來獲得期待值B+A。
[0080]圖11是圖示配置為獲得期待值B+A的作為本公開的變型的計(jì)數(shù)器400的示例配置的電路圖。
[0081]通過由AND電路401替換圖10所示的計(jì)數(shù)器300的NOR電路306并且將其輸入信號(hào)的一個(gè)從低活動(dòng)信號(hào)XCTM改變?yōu)楦呋顒?dòng)信號(hào)CMT來獲得計(jì)數(shù)器400。至于其他組件，應(yīng)用與圖10的計(jì)數(shù)器300的配置相同的配置，并且因而，用相同的附圖標(biāo)記指示組件。
[0082]圖12是圖示使用邏輯表達(dá)式由計(jì)數(shù)器400進(jìn)行校正操作的示圖。
[0083]前一計(jì)數(shù)值A(chǔ)的第一位及后續(xù)位可以用INT[A/2]表示，而下一計(jì)數(shù)值B的第一位及后續(xù)位可以用INT[A/2]+INT[b/2]表示。第一位及后續(xù)位用INT [A/2]+INT [B/2]表示。這可以分為四種情況，其中，前一計(jì)數(shù)值A(chǔ)和下一計(jì)數(shù)值B的每一個(gè)是偶數(shù)或奇數(shù)。
[0084]當(dāng)A 和 B 是偶數(shù)時(shí)，INT [A/2] +INT [B/2] = (A/2) + (B/2) = (A+B) /2。當(dāng) A 是偶數(shù)而 B是奇數(shù)時(shí)，INT [A/2] +INT [B/2] = (A/2) + (B-1) /2= (A+B-1) /20 當(dāng) A 是奇數(shù)而 B 是偶數(shù)時(shí)，INT [A/2] +INT [B/2] = (A/2) /2+ (B-1) = (A+B-1) /2。并且，當(dāng) A 和 B 是奇數(shù)時(shí)，INT [A/2] +INT [B/2] = (A-1) /2+ (B-1) /2= (A+B-2) /2。
[0085]在輸入時(shí)鐘CK的兩個(gè)沿都進(jìn)行計(jì)數(shù)。因此，假定將第一位及后續(xù)位加倍且將所獲得的值與期待值A(chǔ)+B進(jìn)行比較，如果A和B是偶數(shù)，則距期待值的誤差是O。如果A和B的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù)，則距期待值的誤差是-1。如果A和B是奇數(shù)，則距期待值的誤差是_2。
[0086]在該結(jié)果的基礎(chǔ)上，因?yàn)槿绻?jì)數(shù)值A(chǔ)和計(jì)數(shù)值B是奇數(shù)，則存在距期待值的I個(gè)計(jì)數(shù)的短缺，所以僅在此情況下進(jìn)行控制，以便I個(gè)計(jì)數(shù)的加法校正施加于第一位及后續(xù)位。
[0087]對(duì)于第O位，類似于計(jì)數(shù)器300，生成數(shù)據(jù)以便當(dāng)計(jì)數(shù)值A(chǔ)的LSB的值MOD [A，2]和計(jì)數(shù)值B的LSB的值MOD [B，2]相同(當(dāng)計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)或奇數(shù)時(shí))時(shí)，獲得0，并且，當(dāng)計(jì)數(shù)值A(chǔ)的LSB的值MOD [A, 2]和計(jì)數(shù)值B的LSB的值MOD [B, 2]彼此不同(當(dāng)計(jì)數(shù)值A(chǔ)和B的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù))時(shí)，獲得I。換而言之，對(duì)于第O位，將計(jì)數(shù)值A(chǔ)的LSB的值MOD [A，2]和計(jì)數(shù)值B的LSB的值MOD [B，2]的異或輸出。因此，可以獲得期待值A(chǔ)+B的第O位。
[0088]計(jì)數(shù)器400的操作
[0089]在計(jì)數(shù)開始之前的初始狀態(tài)中，CompOut是1，且鎖存電路301處于輸入時(shí)鐘CK通過的狀態(tài)。當(dāng)輸入時(shí)鐘CK的輸入開始時(shí)，進(jìn)行計(jì)數(shù)直到CompOut變?yōu)镺為止，并且在當(dāng)CompOut變?yōu)镺時(shí)的時(shí)刻的時(shí)鐘CK的狀態(tài)由鎖存電路301鎖存的同時(shí)，停止第一位及后續(xù)位的紋波計(jì)數(shù)器的計(jì)數(shù)操作。
[0090]在此情況下，如果鎖存電路301的輸出值和D型FF305的輸出值(其是前一計(jì)數(shù)值A(chǔ)的第O位的數(shù)據(jù))兩者都是1，則I個(gè)計(jì)數(shù)加法校正施加到第一位及后續(xù)位的紋波計(jì)數(shù)器，并因而進(jìn)行控制以便將鎖存電路301置于導(dǎo)通狀態(tài)。然而，當(dāng)將鎖存電路301置于導(dǎo)通狀態(tài)時(shí)，鎖存電路301保持的值中斷。因此，在將鎖存電路301置于導(dǎo)通狀態(tài)之前，開關(guān)302閉合并且打開以便將由鎖存電路301保持的值移送到鎖存電路303。
[0091]另一方面，在AND電路401中，對(duì)于鎖存電路303的輸出、D型FF305的反轉(zhuǎn)輸出和校正計(jì)數(shù)從定時(shí)控制信號(hào)CTM生成cflg信號(hào)，該定時(shí)控制信號(hào)CTM控制將鎖存電路301置于強(qiáng)制導(dǎo)通狀態(tài)的定時(shí)。當(dāng)正在生成cflg信號(hào)時(shí)，向輸入時(shí)鐘CK添加I個(gè)脈沖作為校正計(jì)數(shù)以使得cflg信號(hào)為1，從而以I計(jì)數(shù)紋波計(jì)數(shù)器并且進(jìn)行校正計(jì)數(shù)。
[0092]接著，當(dāng)將I個(gè)脈沖給予將要向AND電路321輸入的LFFCK時(shí)，使用鎖存電路303的值和D型FF305的前一值的異或來更新D型FF322的輸出D [O]，作為期待值的新LSB數(shù)據(jù)。
[0093]通過上述操作，可以在任意時(shí)間獲得期待的A+B。
[0094]圖13是圖示計(jì)數(shù)器400的上述操作的時(shí)序圖。在圖13中，圖示了前一計(jì)數(shù)值A(chǔ)和下一計(jì)數(shù)值B的每一個(gè)都是偶數(shù)或計(jì)數(shù)的四種情況。注意，如上所述，計(jì)數(shù)器400的輸入信號(hào)不同于計(jì)數(shù)器300的輸入信號(hào)在于，用CTM替換XCTM并且固定了 HLDCK和XRVCK。
[0095]如圖13所清晰可見的那樣，僅當(dāng)計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)時(shí)，cflg信號(hào)是I，并且校正紋波計(jì)數(shù)器的輸出D[N:1]的計(jì)數(shù)。同樣，對(duì)于作為LSB數(shù)據(jù)的D[0]，以LFFCK同步D型FF305，那么，如果計(jì)數(shù)值A(chǔ)和B的一個(gè)是偶數(shù)而另一個(gè)是奇數(shù)，則更新LSB數(shù)據(jù)并且輸出D [O] =1，如果計(jì)數(shù)值A(chǔ)和B兩者都是偶數(shù)或奇數(shù)，則更新LSB數(shù)據(jù)并且輸出D [O] =0。
[0096]如上所述，根據(jù)本公開的實(shí)施例的計(jì)數(shù)器300可以在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)并且計(jì)算期待值B-A以輸出所獲得的值。同樣，作為其變形的計(jì)數(shù)器400可以在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)并且計(jì)算期待值A(chǔ)+B以輸出所獲得的值。
[0097]在計(jì)數(shù)器300和計(jì)數(shù)器400的每一個(gè)中，不使用與輸入時(shí)鐘同步地以高速操作并且因此消耗相對(duì)大量電流的邏輯反轉(zhuǎn)計(jì)數(shù)器。因此，相比于根據(jù)現(xiàn)有技術(shù)的計(jì)數(shù)器，可以減少整個(gè)計(jì)數(shù)器300和400的每一個(gè)的消耗電流。此外，電源和GND的壓降減少，并且因而增加了操作電壓的余量。
[0098]此外，在根據(jù)現(xiàn)有技術(shù)的計(jì)數(shù)器中，具有確定LSB數(shù)據(jù)的時(shí)鐘的鎖存電路的操作負(fù)載和操作電流取決于邏輯反轉(zhuǎn)選擇器的狀態(tài)而改變，且因此，AD轉(zhuǎn)換特性(DNL)可能變化。然而，在計(jì)數(shù)器300和計(jì)數(shù)器400中引起這樣變化的可能性不復(fù)存在。因此，計(jì)數(shù)器300和計(jì)數(shù)器400可以在任何時(shí)候在相同的條件下進(jìn)行AD轉(zhuǎn)換，并且因此可以進(jìn)一步減小
由于量化誤差引起的輸出誤差。
[0099]注意，本公開的實(shí)施例不限于上述實(shí)施例，但是可以在不脫離本公開的精神的范圍內(nèi)可變地變更。
[0100]本公開包含涉及公開在于2012年6月20日向日本專利局提交的日本優(yōu)先專利申請(qǐng)JP2012-138604的主題的主題，其整體內(nèi)容通過引用并入于此。
【權(quán)利要求】
1.一種計(jì)數(shù)器，配置為在輸入時(shí)鐘的兩個(gè)沿進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值，包括: 第一鎖存電路，鎖存所述輸入時(shí)鐘； 第二鎖存電路，鎖存來自所述第一鎖存電路的輸出； 保持部分，保持計(jì)數(shù)值的第O位的數(shù)據(jù)；以及 校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于所述計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
2.根據(jù)權(quán)利要求1所述的計(jì)數(shù)器， 其中，當(dāng)在作為所述第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為所述保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的基礎(chǔ)上確定要關(guān)于所述計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正時(shí)，所述校正部分通過在將所述第一鎖存電路置于導(dǎo)通狀態(tài)的狀態(tài)下將脈沖給予輸入時(shí)鐘，來關(guān)于所述計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
3.根據(jù)權(quán)利要求1所述的計(jì)數(shù)器，進(jìn)一步包括: 生成部分，在作為所述第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為所述 保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的基礎(chǔ)上生成所述下一計(jì)數(shù)值的第O位的數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的計(jì)數(shù)器， 其中，所述生成部分生成作為所述第二鎖存電路的輸出的下一計(jì)數(shù)值的時(shí)鐘鎖存數(shù)據(jù)和作為所述保持部分的輸出的前一計(jì)數(shù)值的第O位的數(shù)據(jù)的異或，作為所述下一計(jì)數(shù)值的第O位的數(shù)據(jù)。
5.一種由計(jì)數(shù)器進(jìn)行的計(jì)數(shù)方法，所述計(jì)數(shù)器包括鎖存所述輸入時(shí)鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持所述計(jì)數(shù)值的第O位的數(shù)據(jù)的保持部分，并且所述計(jì)數(shù)器在輸入時(shí)鐘的兩個(gè)沿進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值，所述方法包括: 在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
6.一種AD轉(zhuǎn)換器，包括: 比較部分，將信號(hào)電平與閾值進(jìn)行比較；和 計(jì)數(shù)器，在直到所述比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)，在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值， 其中，所述計(jì)數(shù)器包括 第一鎖存電路，鎖存所述輸入時(shí)鐘， 第二鎖存電路，鎖存來自所述第一鎖存電路的輸出， 保持部分，保持計(jì)數(shù)值的第O位的數(shù)據(jù)，以及 校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
7.一種固態(tài)成像裝置，包括: 像素部分，輸出與入射光對(duì)應(yīng)的像素信號(hào)；以及 AD轉(zhuǎn)換部分，AD轉(zhuǎn)換從所述像素部分輸出的像素信號(hào)，其中，所述AD轉(zhuǎn)換部分包括 比較部分，將所述像素部分輸出的像素信號(hào)的電平與閾值進(jìn)行比較，和計(jì)數(shù)器，在直到所述比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)，在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值，并且所述計(jì)數(shù)器包括 第一鎖存電路，鎖存所述輸入時(shí)鐘， 第二鎖存電路，鎖存來自所述第一鎖存電路的輸出， 保持部分，保持計(jì)數(shù)值的第O位的數(shù)據(jù)，以及 校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于所述計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
8.一種電子裝置，包括: 使用固態(tài)成像裝置的成像部分， 其中，所述固態(tài)成像裝置包括 像素部分，輸出與入射光對(duì)應(yīng)的像素信號(hào)，以及 AD轉(zhuǎn)換部分，AD轉(zhuǎn)換從所述像素部分輸出的像素信號(hào)， 所述AD轉(zhuǎn)換部分包括 比較部分，將從所述像素部分輸出的像素信號(hào)電平與閾值進(jìn)行比較，和計(jì)數(shù)器，在直到所述比較部分的輸出反轉(zhuǎn)為止的時(shí)段內(nèi)，在輸入時(shí)鐘的兩個(gè)沿都進(jìn)行計(jì)數(shù)以輸出前一計(jì)數(shù)值和下一計(jì)數(shù)值的加法值或減法值， 所述計(jì)數(shù)器包括 第一鎖存電路，鎖存所述輸入時(shí)鐘， 第二鎖存電路，鎖存來自所述第一鎖存電路的輸出， 保持部分，保持計(jì)數(shù)值的第O位的數(shù)據(jù)，以及 校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎(chǔ)上關(guān)于計(jì)數(shù)值的第一位及后續(xù)位的數(shù)據(jù)進(jìn)行計(jì)數(shù)校正。
【文檔編號(hào)】H03K21/00GK103516352SQ201310232543
【公開日】2014年1月15日 申請(qǐng)日期:2013年6月13日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】久松康秋 申請(qǐng)人:索尼公司