晶體管驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明各種實(shí)施方式中提供了晶體管驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路可包括晶體管，該晶體管包括控制端子；電容；第一開(kāi)關(guān)和電源，其中第一開(kāi)關(guān)可耦接在電源和電容第一端子之間；第二開(kāi)關(guān)和電感，它們可串聯(lián)耦接在電容的第一端子和晶體管的控制端子之間。
【專利說(shuō)明】晶體管驅(qū)動(dòng)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的各種實(shí)施方式涉及晶體管驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]功率半導(dǎo)體開(kāi)關(guān)新發(fā)展的目的之一，是獲得具有盡可能高阻斷電壓但仍可提供低導(dǎo)通狀態(tài)電阻的組件。出于這個(gè)目的，已經(jīng)開(kāi)發(fā)了 EGFET (擴(kuò)展柵FET)，其中除了柵極，所謂漂移控制區(qū)也提供在源極和漏極之間的晶體管中，以提供降低的導(dǎo)通狀態(tài)電阻。然而，需要高控制電流用于驅(qū)動(dòng)漂移控制區(qū)，以實(shí)現(xiàn)低導(dǎo)通狀態(tài)電阻，即用于當(dāng)EGFET呈現(xiàn)為導(dǎo)通狀態(tài)時(shí)，引入電荷到漂移控制區(qū)中，并當(dāng)EGFET呈現(xiàn)為非導(dǎo)通狀態(tài)時(shí)，消耗漂移控制區(qū)的電荷。

【發(fā)明內(nèi)容】

[0003]在各種實(shí)施方式中，提供了 一種晶體管驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路可包括晶體管，該晶體管包括控制端子；電容；第一開(kāi)關(guān)和電源，其中第一開(kāi)關(guān)可藕接在電源和電容的第一端子之間；第二開(kāi)關(guān)和電感，其可串聯(lián)耦接在電容的第一端子和晶體管的控制端子之間。
[0004]在各種實(shí)施方式中，還提供了一種晶體管控制電路，其包括:負(fù)載晶體管，其包括控制端子，負(fù)載晶體管包括柵極區(qū)和/或至少一個(gè)漂移控制區(qū)；電容器；第一控制晶體管；電源，其中第一控制晶體管耦接在電源和電容器的第一端子之間；第二控制晶體管；電感器，其中第二控制晶體管和電感器串聯(lián)耦接在電容器的第一端子和負(fù)載晶體管的控制端子之間。
【專利附圖】

【附圖說(shuō)明】
[0005]附圖中，遍及不同示圖的相似參考符號(hào)一般指相同部件。附圖沒(méi)必要按比例繪制，而重點(diǎn)一般放在示出本發(fā)明的原理上。在下面的說(shuō)明中，參考以下附圖描述本發(fā)明的各種實(shí)施方式，其中:
[0006]圖1示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路的實(shí)現(xiàn)；
[0007]圖2示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路的另一實(shí)現(xiàn)；
[0008]圖3示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路的又一實(shí)現(xiàn)；
[0009]圖4示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路的又一實(shí)現(xiàn)；
[0010]圖5A和圖5B示出了開(kāi)關(guān)期間根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路中晶體管的示例性柵極電壓和示例性漏極電壓。
[0011]圖6示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路中的晶體管的示例性開(kāi)關(guān)方法?！揪唧w實(shí)施方式】
[0012]下面的詳細(xì)說(shuō)明參考通過(guò)圖示示出具體細(xì)節(jié)和實(shí)施方式的附圖，其中本發(fā)明可得以實(shí)施。[0013]這里使用的用語(yǔ)“示例性”意為“作為例子、示例或說(shuō)明”。這里描述為“示例性”的任何實(shí)施方式或設(shè)計(jì)不一定解釋為比其他實(shí)施方式或設(shè)計(jì)更優(yōu)選或有利。
[0014]為解決驅(qū)動(dòng)EGFET中漂移控制區(qū)所需的高控制功率(例如高控制電流)問(wèn)題的一種方法導(dǎo)致了 TEDFET (溝槽擴(kuò)展漏極FET)的開(kāi)發(fā)。TEDFET器件具有類似于EGFET器件的結(jié)構(gòu)，因?yàn)槠湟舶ㄠ徑茀^(qū)而橫向設(shè)置的漂移控制區(qū)，該漂移區(qū)可從基板一個(gè)表面上設(shè)置的源極區(qū)延伸向設(shè)置在基板相反表面上的漏極區(qū)。一個(gè)或多個(gè)漂移控制區(qū)通過(guò)電介質(zhì)層與漂移區(qū)分隔，該電介質(zhì)層也指累積電介質(zhì)或累積氧化物(Α0Χ)。當(dāng)TEDFET驅(qū)動(dòng)到導(dǎo)通狀態(tài)時(shí)，漂移控制區(qū)可用于控制累積通道，該累積通道形成在漂移區(qū)一側(cè)的累積電介質(zhì)旁邊。累積通道可看作這樣的區(qū)域，其特征為局部增加的電荷載流子密度。累積通道形成的前提是漂移控制區(qū)和漂移區(qū)之間的電位差。由帶電漂移控制區(qū)感應(yīng)的漂移區(qū)中累積通道的存在可導(dǎo)致功率半導(dǎo)體組件的降低的導(dǎo)通狀態(tài)電阻。
[0015]在TEDFET中，提供給漂移控制區(qū)以達(dá)到低導(dǎo)通狀態(tài)電阻的電荷存儲(chǔ)在電容器中，該電容器電耦接在漂移控制區(qū)和源極區(qū)之間。在目前可用的TEDFET器件中，那些電容器至少部分或全部提供在漂移控制區(qū)中，如當(dāng)前開(kāi)發(fā)下的TEDFET器件中的情況，以避免觸點(diǎn)上傳導(dǎo)高電流的必要性，并以避免例如由雜散或分布電感存在而導(dǎo)致的寄生效應(yīng)。然而，基于集成電容器的電荷存儲(chǔ)可能非常消耗空間，例如50%的芯片表面可需要用于漂移控制區(qū)。此外，在各TEDFET從導(dǎo)通狀態(tài)到截止?fàn)顟B(tài)轉(zhuǎn)變過(guò)程中，電容器中的電壓增加可看作不利的。電容器中的電壓增加由以下效應(yīng)造成。在TEDFET的導(dǎo)通狀態(tài)中，存儲(chǔ)電容器，即用于存儲(chǔ)從漂移控制區(qū)引入和提取電荷的電容器，以及累積電容器，即跨累積電介質(zhì)形成的電容器，該存儲(chǔ)電容器和累積電容器并聯(lián)耦接。相反，在截止?fàn)顟B(tài)中，累積電容器不存在，因?yàn)樵谄瓶刂茀^(qū)中沒(méi)有電荷存在，這可通過(guò)累積電介質(zhì)引起與其分隔的漂移區(qū)中的相應(yīng)電荷。在截止?fàn)顟B(tài)中，由于耗盡區(qū)的擴(kuò)展，同時(shí)電荷需要保存，漂移區(qū)和漂移控制區(qū)中的半導(dǎo)體體積成為隔離器。因此，所有的電荷必須限制在存儲(chǔ)電容器中。存儲(chǔ)電容器設(shè)置在所謂的漂移控制區(qū)的頭部，即在位于TEDFET的主體的高度處的漂移控制區(qū)的區(qū)域中，或其電連接到那里。因此，較高的電壓降發(fā)生在晶體管處于截止?fàn)顟B(tài)的漂移控制區(qū)和漂移區(qū)的上部區(qū)域之間。這較高的電壓降可相對(duì)于跨晶體管施加、即在源極和其漏極之間施加的電壓，降低漂移區(qū)的阻斷能力。在晶體管截止?fàn)顟B(tài)中漂移控制區(qū)和漂移區(qū)的上部區(qū)域之間的可容忍電壓(其不會(huì)導(dǎo)致TEDFET阻斷能力的下降)低于原則上累積電介質(zhì)可忍受的可能電壓。例如，對(duì)于厚度為IOOnm的累積電介質(zhì)層，如果要防止損傷，則跨該層的電壓不應(yīng)超過(guò)23V。由于在晶體管截止?fàn)顟B(tài)中跨累積電介質(zhì)構(gòu)建的較高電壓，所以在快速開(kāi)關(guān)應(yīng)用中，即使累積電介質(zhì)可能能夠維持例如23V的電壓永久地跨累積電介質(zhì)施加的狀態(tài)，約高達(dá)14V的電壓也可施加到晶體管導(dǎo)通狀態(tài)的漂移控制區(qū)中，其然后在晶體管的截止?fàn)顟B(tài)中增加直至高達(dá)21V。因此，當(dāng)TEDFET導(dǎo)通狀態(tài)中漂移控制區(qū)電壓必須限制在約14V，而不是潛在可行的23V時(shí)，在相對(duì)于它們幾何形狀另外相同的器件中可以將導(dǎo)通狀態(tài)電阻進(jìn)一步降低約40%。
[0016]在各種實(shí)施方式中，提供了晶體管驅(qū)動(dòng)電路，其可提供晶體管、例如EGFET或TEDFET的智能和諧振驅(qū)動(dòng)。驅(qū)動(dòng)電路可解決功率晶體管、例如EGFET所需的過(guò)高控制功率的問(wèn)題，以及漂移控制區(qū)中電容器空間需要的問(wèn)題。當(dāng)高壓施加到漂移控制區(qū)中時(shí)，這進(jìn)一步解決了晶體管降低的阻斷電壓?jiǎn)栴}，且與具有漂移區(qū)、漂移控制區(qū)和相同尺寸累積電介質(zhì)的晶體管相比，其也可將晶體管的導(dǎo)通狀態(tài)電阻降低40%。[0017]圖1中示出了根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路100。驅(qū)動(dòng)電路100可用于控制晶體管Tl (例如是EGFET)的操作。然而，驅(qū)動(dòng)電路100也可使用以控制TEDFET或任何其他晶體管的操作，在其導(dǎo)通狀態(tài)中這可能需要提供給其控制區(qū)的大量電荷。來(lái)自電源102的驅(qū)動(dòng)電壓Udrive可經(jīng)由串聯(lián)設(shè)置提供給負(fù)載晶體管Tl的控制端子，該串聯(lián)設(shè)置包括第一開(kāi)關(guān)S1、第二開(kāi)關(guān)S2和電感106 (也標(biāo)記為L(zhǎng))。
[0018]晶體管Tl的控制端子可包括晶體管的控制區(qū)，如至少一個(gè)柵極區(qū)和至少一個(gè)漂移控制區(qū)。至少一個(gè)漂移控制區(qū)可在負(fù)載晶體管Tl的源極和漏極之間延伸。例如，一個(gè)漂移控制區(qū)可設(shè)置鄰近于漂移區(qū)，例如在其左側(cè)，而另一漂移控制區(qū)可設(shè)置鄰近于漂移區(qū)，例如在其右側(cè)。漂移區(qū)和漂移控制區(qū)均可在晶體管Tl的源極和漏極之間彼此并排垂直延伸。漂移控制區(qū)可用于進(jìn)一步通過(guò)上述機(jī)構(gòu)降低負(fù)載晶體管的導(dǎo)通狀態(tài)電阻。晶體管Tl的柵極區(qū)和至少一個(gè)漂移區(qū)可并聯(lián)耦接到其控制端子，或它們可以由相同結(jié)構(gòu)(例如電介質(zhì)層包圍的連續(xù)多晶硅層或區(qū)域)形成，其中該結(jié)構(gòu)的一個(gè)部分實(shí)現(xiàn)經(jīng)典柵極的功能，而該結(jié)構(gòu)的其他一個(gè)或多個(gè)部分實(shí)現(xiàn)一個(gè)或多個(gè)漂移控制區(qū)的功能。然而，這僅是示例。柵極區(qū)和至少一個(gè)漂移區(qū)也可由不同的例如同步信號(hào)驅(qū)動(dòng)。負(fù)載晶體管Tl進(jìn)一步包括漏極端子，負(fù)載可連接到其上；以及源極端子，其可連接到參考電位104，例如接地電位。其也顯示了晶體管Tl的源極端子和漏極端子之間的晶體管體二極管(body diode)。晶體管Tl包括第二電容C2，其耦接在晶體管Tl的控制端子及其漏極端子之間，并可表示固有存在(并因此虛線示出)于負(fù)載晶體管Tl中的電容。因此第二電容C2可相當(dāng)于內(nèi)部電容，其可表示并聯(lián)耦接到晶體管Tl控制端子的柵極電容和漂移控制區(qū)電容。在晶體管Tl導(dǎo)通狀態(tài)過(guò)程中，第二電容C2的值可由漂移控制區(qū)的電容主導(dǎo)。漂移控制區(qū)電容可看作可變的電容器，根據(jù)負(fù)載晶體管Tl的狀態(tài)，即其是否處于導(dǎo)通或非導(dǎo)通狀態(tài)，該可變電容器可提供對(duì)于第二電容C2更大或更小的貢獻(xiàn)。
[0019]根據(jù)各種實(shí)施方式的驅(qū)動(dòng)電路100進(jìn)一步包括第一電容Cl。第一電容Cl的一側(cè)或一個(gè)端子耦接到第一開(kāi)關(guān)SI和第二開(kāi)關(guān)S2之間的電路徑，第一電容Cl的另一側(cè)或另一端子耦接到參考電位104。電源102可被配置為恒定電壓源(DC電壓源)。第一開(kāi)關(guān)SI和第二開(kāi)關(guān)S2用于導(dǎo)通(即呈現(xiàn)為導(dǎo)通狀態(tài))或介質(zhì)(即呈現(xiàn)為非導(dǎo)通狀態(tài))負(fù)載晶體管Tl。在下文中，將更詳細(xì)地描述根據(jù)各種實(shí)施方式的驅(qū)動(dòng)電路100的操作。
[0020]使用根據(jù)各種實(shí)施方式的驅(qū)動(dòng)電路100，可能在第一電容Cl中存儲(chǔ)電荷，該電荷可提供給控制端子，例如在導(dǎo)通狀態(tài)下的負(fù)載晶體管Tl的柵極區(qū)和至少一個(gè)漂移控制區(qū)。存儲(chǔ)在第一電容Cl中的電荷可借助電感106并根據(jù)第二開(kāi)關(guān)S2的狀態(tài)和第一電容Cl的狀態(tài)，即其是否充電，從而在第一電容Cl和負(fù)載晶體管Tl中提供的第二電容C2之間來(lái)回振蕩。當(dāng)?shù)谝浑娙軨l充電且第二開(kāi)關(guān)S2閉合時(shí)(即呈現(xiàn)為導(dǎo)通)，存儲(chǔ)在第一電容Cl電場(chǎng)中的能量可轉(zhuǎn)移到電感106，并以磁場(chǎng)的形式存儲(chǔ)在其中，同時(shí)第二電容C2充電。當(dāng)?shù)谝浑娙軨l的電壓落至第二電容電壓以下時(shí)，存儲(chǔ)在電感106中的能量釋放，并驅(qū)動(dòng)繼續(xù)對(duì)第二電容C2充電的電流。換句話說(shuō)，電感106可看作電氣飛輪(electrical flywheel),其允許電荷從第一電容Cl到負(fù)載晶體管Tl的第二電容C2有效轉(zhuǎn)移。
[0021]在一個(gè)實(shí)施方式中，第一電容Cl和第二電容C2可具有基本相等的電容值。如已經(jīng)提到的，與當(dāng)晶體管Tl處于非導(dǎo)通狀態(tài)(即斷開(kāi))時(shí)的其電容值相比，當(dāng)晶體管處于導(dǎo)通狀態(tài)(即導(dǎo)通)時(shí)，第二電容C2的電容值趨于更大。關(guān)于這個(gè)效應(yīng)，第二電容C2的電容值可指負(fù)載晶體管Tl導(dǎo)通狀態(tài)下的其電容值。
[0022]在負(fù)載晶體管Tl第一次導(dǎo)通時(shí)，第一電容Cl充電直到其電壓達(dá)到電源102提供的驅(qū)動(dòng)電壓Utive為止。該階段過(guò)程中，第一開(kāi)關(guān)SI可閉合(即在其導(dǎo)通狀態(tài))同時(shí)第二開(kāi)關(guān)S2可斷開(kāi)(即在其非導(dǎo)通狀態(tài))。當(dāng)?shù)谝浑娙軨l的充電過(guò)程已經(jīng)完成時(shí)，第一開(kāi)關(guān)SI可再次斷開(kāi)，從而電源102與第一電容Cl斷開(kāi)。
[0023]當(dāng)負(fù)載晶體管Tl要導(dǎo)通時(shí)，第二開(kāi)關(guān)S2閉合，且驅(qū)動(dòng)電流可經(jīng)由第二開(kāi)關(guān)S2和電感106，從第一電容Cl流向晶體管Tl的第二電容C2。假設(shè)例如由電感106的電阻和/或由第二開(kāi)關(guān)S2的串聯(lián)電阻和/或由第一電容Cl和第二電容C2的串聯(lián)電阻導(dǎo)致的損耗可忽略不計(jì)，在第二開(kāi)關(guān)S2已閉合之前，第二電容C2充電直到第一電容Cl的電壓。換句話說(shuō)，在第一電容Cl的電容值基本等于第二電容C2電容值的這種示例性情況下，電容Cl的狀態(tài)基本上“復(fù)制”到晶體管Tl的第二電容C2上。一旦該過(guò)程結(jié)束，第二開(kāi)關(guān)S2斷開(kāi)，以防止第二電容C2返回的電荷朝向第一電容Cl返回流動(dòng)。電荷轉(zhuǎn)移到控制端子，并從而轉(zhuǎn)移到仍位于其中的控制區(qū)，例如在柵極區(qū)和漂移控制區(qū)，且負(fù)載晶體管Tl處于導(dǎo)通狀態(tài)。
[0024]晶體管Tl處于導(dǎo)通狀態(tài)期間的時(shí)間可由第二開(kāi)關(guān)S2的開(kāi)關(guān)斷開(kāi)時(shí)間控制。也就是說(shuō)，只要第二開(kāi)關(guān)S2保持?jǐn)嚅_(kāi)，晶體管Tl將保持導(dǎo)通狀態(tài)，使得已經(jīng)轉(zhuǎn)移到控制區(qū)(例如到晶體管Tl的柵極區(qū)和漂移控制區(qū))的電荷不能從那里放電(忽略泄漏電流)。如果負(fù)載晶體管Tl要斷開(kāi)，則第二開(kāi)關(guān)S2閉合，這將導(dǎo)致電荷從第二電容C2經(jīng)由電感106流向第一電容Cl。在第一電容Cl放電過(guò)程結(jié)束時(shí)，第二開(kāi)關(guān)S2可再次斷開(kāi)，使得負(fù)載晶體管Tl可保持?jǐn)嚅_(kāi)所需要的時(shí)間量。在負(fù)載晶體管Tl處于截止?fàn)顟B(tài)的時(shí)間過(guò)程中，第一開(kāi)關(guān)SI可閉合，且第一電容Cl可充電到等于由電源102提供的驅(qū)動(dòng)電壓Udrive的電壓。該再充電過(guò)程可以使用，例如以補(bǔ)償(歐姆)損耗，例如開(kāi)關(guān)過(guò)程中的泄漏電流損耗，和/或?qū)顟B(tài)時(shí)間過(guò)程中晶體管Tl范圍中的損耗。在晶體管Tl下一個(gè)導(dǎo)通發(fā)生之前，或最遲晶體管Tl下一個(gè)導(dǎo)通發(fā)生時(shí)，即當(dāng)?shù)诙_(kāi)關(guān)S2再次斷開(kāi)時(shí)，第一開(kāi)關(guān)SI可需要再次斷開(kāi)。
[0025]從第一電容Cl (或當(dāng)晶體管Tl要被導(dǎo)通且第一電容Cl尚未充電時(shí)從電源102)流出的電流大小，或?qū)Φ诙娙軨2充電的電流增加的速率，可由電感106定義，該電感106可看作電流限制器。隨著電感106電感值的增加，第二電容C2的充電過(guò)程和放電過(guò)程消耗更多的時(shí)間，使得關(guān)于第二開(kāi)關(guān)S2的時(shí)序約束變得不太重要。換句話說(shuō)，當(dāng)?shù)诙_(kāi)關(guān)S2閉合或斷開(kāi)時(shí)時(shí)間點(diǎn)的精確選擇可能不是定義當(dāng)晶體管Tl完全可操作(例如完全/徹底導(dǎo)通或完全/徹底非導(dǎo)通)時(shí)的時(shí)間點(diǎn)的最重要參數(shù)，因?yàn)榫w管Tl的導(dǎo)通過(guò)程和截止過(guò)程可由電感106主導(dǎo)，該電感可限制充電電流和放電電流。通過(guò)選擇電感106的合適電感，SP通過(guò)調(diào)整電感106的電感性電抗，可調(diào)整負(fù)載晶體管Tl的開(kāi)關(guān)特性，而不需要通過(guò)常用但有損耗的柵極電阻對(duì)負(fù)載晶體管Tl的柵極和漂移控制區(qū)充電。當(dāng)導(dǎo)電路徑的歐姆電阻忽略不計(jì)時(shí)，根據(jù)各種實(shí)施方式的晶體管驅(qū)動(dòng)電路100使得負(fù)載晶體管Tl的驅(qū)動(dòng)基本上無(wú)損耗。由于負(fù)載晶體管的輸入電容變得更大，這方面可證明越來(lái)越優(yōu)于使用柵極電阻的傳統(tǒng)方法。在第一電容Cl和第二電容C2具有近似相等電容值的假設(shè)下，負(fù)載晶體管Tl的導(dǎo)通時(shí)間ton (對(duì)于第一近似，截止時(shí)間也是)，其可看作相當(dāng)于第二開(kāi)關(guān)S2需要保持閉合的時(shí)間，該導(dǎo)通時(shí)間
【權(quán)利要求】
1.一種晶體管驅(qū)動(dòng)電路，包括: 晶體管，所述晶體管包括控制端子； 電容； 第一開(kāi)關(guān)和電源，其中所述第一開(kāi)關(guān)耦接在所述電源和所述電容的第一端子之間； 第二開(kāi)關(guān)和電感，所述第二開(kāi)關(guān)和所述電感串聯(lián)耦接在所述電容的第一端子和所述晶體管的控制端子之間。
2.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述晶體管的控制端子耦接到所述晶體管的柵極。
3.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述晶體管的控制端子耦接到所述晶體管的至少一個(gè)漂移控制區(qū)。
4.根據(jù)權(quán)利要求2所述的晶體管驅(qū)動(dòng)電路， 其中，所述晶體管的柵極和至少一個(gè)漂移控制區(qū)并聯(lián)耦接到所述晶體管的控制端子。
5.根據(jù)權(quán)利要求2所述的晶體管驅(qū)動(dòng)電路， 其中，所述晶體管包括內(nèi)部電容，所述內(nèi)部電容由所述晶體管的柵極和至少一個(gè)漂移控制區(qū)形成。
6.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述電感和所述電容定義振蕩時(shí)間周期。
7.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述第一開(kāi)關(guān)包括第一晶體管。
8.根據(jù)權(quán)利要求7所述的晶體管驅(qū)動(dòng)電路， 其中，所述第一晶體管被配置為能夠阻斷一個(gè)極性的電壓。
9.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述第二開(kāi)關(guān)包括至少一個(gè)第二晶體管。
10.根據(jù)權(quán)利要求9所述的晶體管驅(qū)動(dòng)電路， 其中，所述第二開(kāi)關(guān)被配置為能夠阻斷兩個(gè)極性的電壓。
11.根據(jù)權(quán)利要求9所述的晶體管驅(qū)動(dòng)電路， 其中，所述第二開(kāi)關(guān)被配置為JFET。
12.根據(jù)權(quán)利要求9所述的晶體管驅(qū)動(dòng)電路， 其中，所述第二開(kāi)關(guān)包括串聯(lián)耦接的兩個(gè)MOSFET，其中所述MOSFET的漏極或源極互相耦接。
13.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述第一開(kāi)關(guān)包括第一晶體管，并且所述第二開(kāi)關(guān)包括至少一個(gè)第二晶體管；以及 其中，所述第一晶體管和所述至少一個(gè)第二晶體管的阻斷電壓至少等于或大于所述電源供應(yīng)的電壓。
14.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路， 其中，所述第一開(kāi)關(guān)包括第一晶體管， 并且所述第二開(kāi)關(guān)包括至少一個(gè)第二晶體管；以及 其中，所述晶體管、所述第一晶體管和所述至少一個(gè)第二晶體管單片集成到一個(gè)基板中。
15.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路，進(jìn)一步包括: 控制器，被配置為控制所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)的操作。
16.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述控制器被配置為，當(dāng)所述晶體管將被導(dǎo)通且所述電容未完全充電到預(yù)設(shè)值時(shí)，閉合所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)。
17.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述控制器被配置為，當(dāng)所述晶體管要被導(dǎo)通且所述電容基本上完全充電到預(yù)設(shè)值時(shí)，閉合所述第二開(kāi)關(guān)。
18.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述控制器被配置為在所述第二開(kāi)關(guān)保持?jǐn)嚅_(kāi)的間隔期間閉合所述第一開(kāi)關(guān)。
19.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述控制器被配置為，當(dāng)所述晶體管要被導(dǎo)通時(shí)，閉合所述第二開(kāi)關(guān)與振蕩時(shí)間周期的一半相對(duì)應(yīng)的一段時(shí)間，所述振蕩時(shí)間周期由所述電感和所述電容定義。
20.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述控制器被配置為，當(dāng)所述晶體管要被截止時(shí)，閉合所述第二開(kāi)關(guān)與振蕩時(shí)間周期的一半相對(duì)應(yīng)的一段時(shí)間，所述振蕩時(shí)間周期由所述電感和所述電容定義。
21.根據(jù)權(quán)利要求15所述的晶體管驅(qū)動(dòng)電路， 其中，所述晶體管的控制端子可控地耦接到參考電位；以及 其中，所述控制器被配置為，當(dāng)所述晶體管處于非導(dǎo)通狀態(tài)時(shí)，建立所述晶體管的控制端子到所述參考電位之間的電連接。
22.根據(jù)權(quán)利要求5所述的晶體管驅(qū)動(dòng)電路，進(jìn)一步包括: 輔助電容，并聯(lián)耦接到所述晶體管的內(nèi)部電容。
23.根據(jù)權(quán)利要求22所述的晶體管驅(qū)動(dòng)電路， 其中，所述輔助電容的電容值至少等于所述內(nèi)部電容的電容值。
24.根據(jù)權(quán)利要求1所述的晶體管驅(qū)動(dòng)電路，進(jìn)一步包括: 二極管，并聯(lián)耦接到所述電容，其中，所述二極管的陰極耦接到所述第一開(kāi)關(guān)和所述第二開(kāi)關(guān)之間的電路徑，并且所述二極管的陽(yáng)極耦接到參考電位。
25.—種晶體管控制電路,包括: 負(fù)載晶體管，包括控制端子，所述負(fù)載晶體管包括柵極區(qū)和/或至少一個(gè)漂移控制區(qū)； 電容器； 第一控制晶體管； 電源，其中所述第一控制晶體管耦接在所述電源和所述電容器的第一端子之間； 第二控制晶體管； 電感器，其中所述第二控制晶體管和所述電感器串聯(lián)耦接在所述電容器的第一端子和所述負(fù)載晶體管的控制端子之間。
【文檔編號(hào)】H03K17/567GK103516339SQ201310256442
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年6月25日 優(yōu)先權(quán)日:2012年6月27日
【發(fā)明者】安東·毛德, 阿明·維爾梅羅特 申請(qǐng)人:英飛凌科技奧地利有限公司