一種連續(xù)時(shí)間Sigma Delta調(diào)制器及其多模式配置方法
【專利摘要】本發(fā)明公開了一種連續(xù)時(shí)間Sigma Delta調(diào)制器及其多模式配置方法，屬于模數(shù)轉(zhuǎn)換器領(lǐng)域，所述調(diào)制器包括電路結(jié)構(gòu)相同的I通道和Q通道，其結(jié)構(gòu)為依次串聯(lián)的可配置有源環(huán)路濾波器、模擬加法器和量化器；所述I通道和Q通道中的每一個(gè)還包括多個(gè)開關(guān)；I通道和Q通道之間連接交叉耦合電阻和控制開關(guān)，通過調(diào)節(jié)I通道和Q通道中的每一個(gè)中的開關(guān)，以及兩通道之間的開關(guān)能夠配置Sigma Delta調(diào)制器的模式。本發(fā)明公開的連續(xù)時(shí)間Sigma Delta調(diào)制器，具有多模式可配置的特性，不僅能夠靈活配置使其工作在多種帶寬下，實(shí)現(xiàn)低通和復(fù)帶通兩種模式，可應(yīng)用于多通信標(biāo)準(zhǔn)接收機(jī)中；而且在不同帶寬應(yīng)用下優(yōu)化功耗，同時(shí)集成各種校準(zhǔn)技術(shù)，提高調(diào)制器的性能指標(biāo)。
【專利說明】—種連續(xù)時(shí)間Sigma Delta調(diào)制器及其多模式配置方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模數(shù)轉(zhuǎn)換器領(lǐng)域，尤其涉及一種多模式可配置連續(xù)時(shí)間Sigma Delta調(diào)制器及其多模式配置方法。
【背景技術(shù)】
[0002]模數(shù)轉(zhuǎn)換器是無線通信接收機(jī)前端不可或缺的一個(gè)模塊，它將中頻模擬基帶的信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)，使得數(shù)字基帶能夠處理，因此它的性能直接影響整個(gè)接收機(jī)的性能，而且也是數(shù)字基帶正確解調(diào)信號(hào)的關(guān)鍵。由于其高分辨率、寬帶寬、固有的抗混疊濾波特性以及可能低的功耗，連續(xù)時(shí)間Sigma Delta調(diào)制器廣泛應(yīng)用于接收機(jī)前端中。
[0003]隨著越來越多的通信協(xié)議標(biāo)準(zhǔn)出現(xiàn)，如蜂窩式通信系統(tǒng)(2G-2.5G-3G等)，無線局域網(wǎng)通信系統(tǒng)(WLAN、WiF1、Bluetooth、Zigbee等)，廣播通信系統(tǒng)(DAB、DVB、DMB等)和導(dǎo)航通信系統(tǒng)(GPS、Galileo、GL0NASS、北斗)等，由于每一種通信標(biāo)準(zhǔn)都有各自不同的中頻頻率和信道帶寬等指標(biāo)，因此需要同時(shí)支持窄帶寬、低成本、低功耗和寬帶寬、高性能的高集成度接收機(jī)前端，以滿足多標(biāo)準(zhǔn)通信應(yīng)用。
[0004]對(duì)于寬帶應(yīng)用，如LTE-advanced數(shù)據(jù)集群通信，其信號(hào)帶寬最大可達(dá)20MHz，接收機(jī)前端一般采用零中頻結(jié)構(gòu)，這樣中頻信號(hào)帶寬最大為1MHz ;而對(duì)于窄帶應(yīng)用，如行業(yè)專網(wǎng)、廣播通信、民用導(dǎo)航等，其信號(hào)帶寬一般僅幾MHz，為避免直流失調(diào)和低頻噪聲等問題，一般采用低中頻結(jié)構(gòu)。因此要求連續(xù)時(shí)間Sigma Delta調(diào)制器能夠配置成低通和復(fù)帶通模式，同時(shí)帶寬也能夠靈活配置以實(shí)現(xiàn)不同應(yīng)用下的功耗優(yōu)化。
[0005]目前國內(nèi)對(duì)多模式SigmaDelta調(diào)制器的研究還很少，然而對(duì)具有上述特性的調(diào)制器的需求卻是必然和急切的。
[0006]本發(fā)明提出了一種低通和復(fù)帶通可配置，同時(shí)實(shí)現(xiàn)多種帶寬的調(diào)制器，并在低通模式下增加環(huán)路延時(shí)補(bǔ)償路徑來解決環(huán)路延時(shí)問題，同時(shí)提出可配置高速高增益運(yùn)算放大器結(jié)構(gòu)，以實(shí)現(xiàn)不同帶寬應(yīng)用下的功耗優(yōu)化。
【發(fā)明內(nèi)容】
[0007](一)要解決的技術(shù)問題
[0008]本發(fā)明所要解決的技術(shù)問題是:如何提供一種連續(xù)時(shí)間Sigma Delta調(diào)制器及其多模式配置方法，以滿足多標(biāo)準(zhǔn)通信應(yīng)用，既能夠配置成低通和復(fù)帶通模式，也能夠靈活配置帶寬以實(shí)現(xiàn)不同應(yīng)用下的功耗優(yōu)化。
[0009](二)技術(shù)方案
[0010]為了解決上述技術(shù)問題,一方面,本發(fā)明提供了一種連續(xù)時(shí)間Sigma Delta調(diào)制器，包括電路結(jié)構(gòu)相同的I通道和Q通道；
[0011]所述I通道和Q通道中的每一個(gè)包括:依次串聯(lián)的可配置有源環(huán)路濾波器、模擬加法器和量化器；
[0012]所述可配置有源環(huán)路濾波器主要由三個(gè)有源積分器構(gòu)成，其中第一有源積分器作為輸入端接收輸入信號(hào)，所述量化器作為輸出端輸出信號(hào)；
[0013]所述I通道和Q通道中的每一個(gè)還包括多個(gè)開關(guān)，能夠控制可配置有源環(huán)路濾波器的階數(shù)和各個(gè)可調(diào)電阻的連接關(guān)系以及模擬加法器的通斷；
[0014]所述連續(xù)時(shí)間Sigma Delta調(diào)制器還包括連接在I通道和Q通道之間的交叉耦合電阻和控制開關(guān)，所述控制開關(guān)能夠控制I通道與Q通道連接與否。
[0015]進(jìn)一步地，所述有源積分器是由運(yùn)算放大器以及與運(yùn)算放大器連接的可調(diào)電容、可調(diào)電阻和開關(guān)組成的；
[0016]所述模擬加法器是由運(yùn)算放大器以及與該運(yùn)算放大器連接的可調(diào)電阻和開關(guān)組成的。
[0017]具體地，所述運(yùn)算放大器包括兩級(jí)主放大級(jí)、共模反饋級(jí)、增益帶寬積(GainBandwidth Product, GBW)可配置級(jí)，結(jié)構(gòu)為:
[0018]PMOS晶體管MO的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管Ml和PMOS晶體管M2的源端；
[0019]PMOS晶體管Ml的柵端接放大器正差分輸入電壓VIP，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M7的源端和NMOS晶體管M9的漏端；
[0020]PMOS晶體管M2的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M8的源端和NMOS晶體管MlO的漏端；
[0021 ] PMOS晶體管M3的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管M5的源端；
[0022]PMOS晶體管M4的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管M6的源端；
[0023]PMOS晶體管M5的柵端接直流偏置電壓VBP，源端接PMOS晶體管M3的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電壓Vqni ；
[0024]PMOS晶體管M6的柵端接直流偏置電壓VBP，源端接PMOS晶體管M4的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vtffl ；
[0025]NMOS晶體管M7的柵端接直流偏置電壓VBN，源端接PMOS晶體管Ml和NMOS晶體管M9的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電壓Vm ；
[0026]NMOS晶體管M8的柵端接直流偏置電壓VBN，源端接PMOS晶體管M2和NMOS晶體管MlO的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vtffl ；
[0027]NMOS晶體管M9的柵端接共模反饋電壓VFB，源端接地電壓GND，漏端接PMOS晶體管Ml的漏端和NMOS晶體管M7的源端；
[0028]NMOS晶體管MlO的柵端接共模反饋電壓VFB，源端接地電壓GND，漏端接PMOS晶體管M2的漏端和NMOS晶體管M8的源端；
[0029]上述晶體管Ml-MlO構(gòu)成運(yùn)算放大器主放大器的第一級(jí)；
[0030]PMOS晶體管Ml I的柵端接直流偏置電壓\，源端接電源電壓VDD，漏端接PMOS晶體管Ml2和PMOS晶體管Ml3的源端；
[0031]PMOS晶體管M12的柵端接放大器正差分輸入電壓Vip，源端接PMOS晶體管Mll的漏端，漏端接放大器的負(fù)差分輸出電壓Vm ；
[0032]PMOS晶體管M13的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管MlI的漏端，漏端接放大器的正差分輸出電壓Vqp ；
[0033]NMOS晶體管M14的柵端接主放大器第一級(jí)正差分輸出電壓Vm，源端接地電壓GND,漏端接放大器的負(fù)差分輸出電壓Von ；
[0034]NMOS晶體管M15的柵端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi，源端接地電壓GND，漏端接放大器的正差分輸出電壓Vtff ；
[0035]上述晶體管M11-M15構(gòu)成運(yùn)算放大器主放大器的第二級(jí)；
[0036]PMOS晶體管M16的柵端接直流偏置電壓\，源端接電源電壓VDD，漏端接PMOS晶體管Ml7和PMOS晶體管Ml8的源端；
[0037]PMOS晶體管M17的柵端接共模參考電壓VeM，源端接PMOS晶體管M16的漏端，漏端接NMOS晶體管M19的柵端和漏端；
[0038]PMOS晶體管M18的柵端接輸出共模電壓Nm,源端接PMOS晶體管M16的漏端，漏端接共模反饋電壓Vfb ；
[0039]NMOS晶體管M19的柵端和漏端接PMOS晶體管M17的漏端，源端接地電壓GND ；
[0040]NMOS晶體管M20的柵端和漏端接共模反饋電壓VFB，源端接地電壓GND ；
[0041]電阻Rai和電容Cai并聯(lián),一端接放大器的正差分輸出電壓Vtff,另一端接輸出共模電壓Vqm ；
[0042]電阻Ra2和電容Ca2并聯(lián),一端接放大器的負(fù)差分輸出電壓Vm,另一端接輸出共模電壓Vqm ；
[0043]上述晶體管M16-M20構(gòu)成運(yùn)算放大器的共模反饋級(jí)；
[0044]PMOS晶體管M21的柵端接開關(guān)SK1、SK2的共同連接端，源端接電源電壓VDD，漏端接PMOS晶體管M22和PMOS晶體管M23的源端；
[0045]PMOS晶體管M22的柵端接放大器正差分輸入電壓VIP，源端接PMOS晶體管M21的漏端，漏端接放大器的負(fù)差分輸出電壓Vm ；
[0046]PMOS晶體管M23的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管M21的漏端，漏端接放大器的正差分輸出電壓Vqp ；
[0047]NMOS晶體管M24的柵端接開關(guān)SK3、SK4的共同連接端，源端接地電壓GND，漏端接放大器的負(fù)差分輸出電壓Vm ；
[0048]NMOS晶體管M25的柵端接開關(guān)SK5、SK6的共同連接端，源端接地電壓GND，漏端接放大器的正差分輸出電壓Vop ;
[0049]上述晶體管M21-M25構(gòu)成運(yùn)算放大器的GBW可配置級(jí)。
[0050]進(jìn)一步地，所述運(yùn)算放大器主放大器的第二級(jí)還包括反極點(diǎn)分離頻率補(bǔ)償模塊，具體結(jié)構(gòu)為:
[0051]電阻Rzi和密勒補(bǔ)償電容Ca串聯(lián)，電阻端接主放大器第一級(jí)正差分輸出電壓VQP1，電容端接放大器的負(fù)差分輸出電壓Vm ；
[0052]電阻Rz2和密勒補(bǔ)償電容Cc2串聯(lián)，電阻端接主放大器第一級(jí)負(fù)差分輸出電壓VQN1，電容端接放大器的正差分輸出電壓Vqp ；
[0053]補(bǔ)償電容Cfi的一端接主放大器第一級(jí)正差分輸出電壓另一端接放大器的正差分輸出電壓Vtff ；
[0054]補(bǔ)償電容Cf2的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi,另一端接放大器的負(fù)差分輸出電壓V,
[0055]采用反極點(diǎn)分離頻率補(bǔ)償技術(shù)，密勒補(bǔ)償電容Ca、Ck產(chǎn)生密勒效應(yīng)使得極點(diǎn)分離，主極點(diǎn)頻率降低，非主極點(diǎn)頻率升高，從而使得相位裕度提高，但放大器帶寬卻很低；力口入補(bǔ)償電容CF1、Cf2，根據(jù)密勒效應(yīng)可看作負(fù)電容，使得分離的極點(diǎn)重新靠近，形成“反極點(diǎn)分離”，這時(shí)主極點(diǎn)頻率升高，放大器帶寬增大，與不加電容CF1、Cf2時(shí)相比，相同功耗下獲得的增益帶寬積更大。
[0056]進(jìn)一步地，所述運(yùn)算放大器的GBW可配置級(jí)還包括:
[0057]開關(guān)SKl的一端接直流偏置電壓VB，另一端接PMOS晶體管M21的柵端；
[0058]開關(guān)SK2的一端接電源電壓VDD，另一端接PMOS晶體管M21的柵端；
[0059]開關(guān)SK3的一端接主放大器第一級(jí)正差分輸出電壓Vqpi,另一端接NMOS晶體管M24的柵端；
[0060]開關(guān)SK4的一端接NMOS晶體管M24的柵端，另一端接地電壓GND ；
[0061]開關(guān)SK5的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi,另一端接NMOS晶體管M25的柵端；
[0062]開關(guān)SK6的一端接NMOS晶體管M25的柵端，另一端接地電壓GND。
[0063]采用GBW可配置技術(shù)，當(dāng)開關(guān)SK1-SK4全部斷開時(shí)，沒有電流流過PMOS晶體管M22、M23和NMOS晶體管M24、M25 ;當(dāng)開關(guān)SK1-SK4全部閉合時(shí)，GBW可配置級(jí)與主放大器第二級(jí)并聯(lián)，增大整個(gè)放大器的增益帶寬積，從而實(shí)現(xiàn)GBW可配置。在不同模式下，可將運(yùn)算放大器進(jìn)行配置，實(shí)現(xiàn)功耗優(yōu)化。
[0064]進(jìn)一步地，所述I通道和Q通道中的每一個(gè)還包括:連接所述量化器輸出端和所述可配置有源環(huán)路濾波器中各個(gè)有源積分器輸入端的反饋電路；所述反饋電路由一個(gè)數(shù)據(jù)加權(quán)平均算法模塊和三個(gè)數(shù)模轉(zhuǎn)換器串聯(lián)而成；
[0065]所述第一數(shù)模轉(zhuǎn)換器的輸出端連接所述可配置有源環(huán)路濾波器中的第一有源積分器的輸入端，第二數(shù)模轉(zhuǎn)換器的輸出端連接所述可配置有源環(huán)路濾波器中的第三有源積分器的輸入端，第三數(shù)模轉(zhuǎn)換器的輸出端連接模擬加法器的輸入端。
[0066]進(jìn)一步地，所述連續(xù)時(shí)間Sigma Delta調(diào)制器還包括時(shí)鐘信號(hào)產(chǎn)生電路，具體電路結(jié)構(gòu)為:
[0067]片外時(shí)鐘信號(hào)經(jīng)過第一驅(qū)動(dòng)器鏈BUFl后的信號(hào)CKq作為量化器的采樣時(shí)鐘；
[0068]片外時(shí)鐘信號(hào)經(jīng)過第二驅(qū)動(dòng)器鏈BUF2后的信號(hào)，再經(jīng)過第一反相器INVl后輸入到二路選擇器MUX的第一輸入端0，片外時(shí)鐘信號(hào)CK_EXT經(jīng)過可變延時(shí)器鏈DLl后輸入到二路選擇器MUX的第二輸入端I，經(jīng)過二路選擇器MUX的控制端SK選擇后輸出的信號(hào)CKdac作為三個(gè)數(shù)模轉(zhuǎn)換器的時(shí)鐘信號(hào)；
[0069]信號(hào)CKdac經(jīng)過固定延時(shí)器鏈DL2后的信號(hào)在經(jīng)過第二反相器INV2輸出的信號(hào)CKdwa作為數(shù)據(jù)加權(quán)平均算法模塊的時(shí)鐘。
[0070]另一方面，本發(fā)明還提出了一種連續(xù)時(shí)間Sigma Delta調(diào)制器的多模式配置方法，包括:
[0071]斷開所述I通道與Q通道之間的控制開關(guān)，使I通道和Q通道之間斷開連接，并且配置所述I通道和Q通道中的每一個(gè)中的開關(guān)，使所述可配置有源環(huán)路濾波器以及模擬加法器配置成低通模式下相應(yīng)的連接關(guān)系時(shí)，所述連續(xù)時(shí)間Sigma Delta調(diào)制器為三階低通模式；
[0072]連接所述I通道與Q通道之間的控制開關(guān)，使I通道和Q通道耦合連接，并且配置所述I通道和Q通道中的每一個(gè)中的開關(guān)，使所述可配置有源環(huán)路濾波器中的第二有源積分器斷開，所述第一有源積分器直接與所述可配置有源環(huán)路濾波器中的第三有源積分器連接，且斷開模擬加法器，使所述第三有源積分器直接與量化器連接，使可配置有源環(huán)路濾波器和模擬加法器配置成復(fù)帶通模式下相應(yīng)的連接關(guān)系，這時(shí)所述連續(xù)時(shí)間Sigma Delta調(diào)制器為二階復(fù)帶通模式。
[0073]進(jìn)一步地，所述方法還包括，在不同模式下，對(duì)I通道和Q通道中的每一個(gè)中的所述可配置有源環(huán)路濾波器以及模擬加法器進(jìn)行配置。
[0074](三)有益效果
[0075]上述技術(shù)方案有如下優(yōu)點(diǎn):
[0076]本發(fā)明公開的連續(xù)時(shí)間Sigma Delta調(diào)制器，在I通道和Q通道中的每一個(gè)中設(shè)置多個(gè)開關(guān)用于控制可配置環(huán)路濾波器的階數(shù)和各個(gè)可調(diào)電阻的連接關(guān)系，并且在I通道與Q通道之間也設(shè)置有開關(guān)控制的切換電路，能夠通過調(diào)整I通道和Q通道中的每一個(gè)中的開關(guān)的通斷，以及I通道與Q通道之間的連接，實(shí)現(xiàn)連續(xù)時(shí)間Sigma Delta調(diào)制器的三階低通和兩階復(fù)帶通模式之間的切換。并在兩種模式下可實(shí)現(xiàn)多種可配置的信號(hào)帶寬和中心頻率，同時(shí)伴隨著不同采樣率的配置而變化，具有靈活的可配置特點(diǎn)，可應(yīng)用于多通信標(biāo)準(zhǔn)接收機(jī)中。
[0077]本發(fā)明公開的連續(xù)時(shí)間Sigma Delta調(diào)制器，采用可配置高速高增益運(yùn)算放大器結(jié)構(gòu)，采用有源前饋補(bǔ)償、反極點(diǎn)分離、GBW可配置等技術(shù)，實(shí)現(xiàn)高的低頻增益和GBW以及在不同帶寬應(yīng)用下的功耗優(yōu)化，同時(shí)滿足各模式下調(diào)制器性能指標(biāo)的要求。
[0078]本發(fā)明公開的連續(xù)時(shí)間Sigma Delta調(diào)制器，集成時(shí)鐘信號(hào)產(chǎn)生電路和各種校準(zhǔn)電路，包括時(shí)間常數(shù)(RC)校準(zhǔn)電路、比較器直流失調(diào)校準(zhǔn)電路，以提高調(diào)制器的性能指標(biāo)。
[0079]結(jié)合附圖閱讀本發(fā)明實(shí)施方式的詳細(xì)描述后，本發(fā)明的其他特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚
【專利附圖】
【附圖說明】
[0080]圖1為本發(fā)明的一個(gè)實(shí)施例中連續(xù)時(shí)間Sigma Delta調(diào)制器的I通道和Q通道中的每一個(gè)的電路結(jié)構(gòu)不意圖；
[0081]圖2為圖1中的I通道與Q通道之間用于模式切換的電路結(jié)構(gòu)示意圖；
[0082]圖3為圖1和圖2中的運(yùn)算放大器的電路結(jié)構(gòu)示意圖；
[0083]圖4為圖1中時(shí)鐘信號(hào)產(chǎn)生電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0084]下面結(jié)合說明書附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例僅用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0085]由于連續(xù)時(shí)間Sigma Delta調(diào)制器在窄帶應(yīng)用時(shí)，可通過選擇高的過采樣率(OSR)來取得一定的信噪比是可行的方法；但在寬帶應(yīng)用時(shí)，即使選擇低的過采樣率，一般為16左右，也會(huì)導(dǎo)致很高的采樣速率，這樣環(huán)路延時(shí)(Excess Loop Delay, ELD)就變成一個(gè)很嚴(yán)重的問題，會(huì)極大的破壞連續(xù)時(shí)間Sigma Delta調(diào)制器的環(huán)路穩(wěn)定性，并降低信噪t匕。同時(shí)，對(duì)于復(fù)帶通模式，由于版圖的不完全對(duì)稱和工藝的變化，1、Q通道之間會(huì)存在失配，造成鏡像抑制度的減小，因此復(fù)帶通模式下環(huán)路濾波器的階數(shù)不宜過高。因此本實(shí)施例記載了一種三階低通和二階復(fù)帶通可配置的連續(xù)時(shí)間Sigma Delta調(diào)制器。
[0086]所述連續(xù)時(shí)間Sigma Delta調(diào)制器包括電路結(jié)構(gòu)相同的I通道和Q通道,具體的電路結(jié)構(gòu)如圖1所示，每個(gè)通道包括:有源RC型可配置環(huán)路濾波器、差分開關(guān)電流型數(shù)模轉(zhuǎn)換器DACl-DAC3、Flash型量化器FADC、數(shù)據(jù)加權(quán)平均算法模塊DWA ;所述連續(xù)時(shí)間SigmaDelta調(diào)制器還集成了時(shí)鐘信號(hào)產(chǎn)生電路和各種校準(zhǔn)電路。
[0087]第一可調(diào)電阻R1、第二可調(diào)電阻R2連接調(diào)制器的差分輸入電壓和第一運(yùn)算放大器AMPl的輸入端；第一可調(diào)電容Cl、第二可調(diào)電容C2連接第一運(yùn)算放大器AMPl的輸入端和差分輸出電壓；第一差分開關(guān)電流型數(shù)模轉(zhuǎn)換器DACl的輸出電流接第一運(yùn)算放大器AMPl的輸入端,數(shù)據(jù)輸入端接數(shù)據(jù)加權(quán)平均算法模塊DWA的輸出，時(shí)鐘信號(hào)接CKDA。；第三可調(diào)電阻R3、第四可調(diào)電阻R4分別和第一開關(guān)SW1、第二開關(guān)SW2串聯(lián)，連接第一運(yùn)算放大器AMPl的差分輸出電壓和第二運(yùn)算放大器AMP2的輸入端；第五可調(diào)電阻R5、第六可調(diào)電阻R6分別和第五開關(guān)SW5、第六開關(guān)SW6串聯(lián),連接第一運(yùn)算放大器AMPl的差分輸出電壓和第三運(yùn)算放大器AMP3的輸入端；第九可調(diào)電阻R9、第十可調(diào)電阻RlO分別和第七開關(guān)SW7、第八開關(guān)SW8串聯(lián)，連接第一運(yùn)算放大器AMPl的差分輸出電壓和第三運(yùn)算放大器AMP3的輸入端；第三可調(diào)電容C3、第四可調(diào)電容C4連接第二運(yùn)算放大器AMP2的輸入端和差分輸出電壓；第九開關(guān)SW9、第十開關(guān)SWlO分別和第十一可調(diào)電阻R11、第十二可調(diào)電阻R12串聯(lián)，連接第二運(yùn)算放大器AMP2的輸入端和第三運(yùn)算放大器AMP3的差分輸出電壓；第七可調(diào)電阻R7、第八可調(diào)電阻R8分別和第三開關(guān)SW3、第四開關(guān)SW4串聯(lián)，連接第二運(yùn)算放大器AMP2的差分輸出電壓和第三運(yùn)算放大器AMP3的輸入端；第五可調(diào)電容C5、第六可調(diào)電容C6連接第三運(yùn)算放大器AMP3的輸入端和差分輸出電壓；第二差分開關(guān)電流型數(shù)模轉(zhuǎn)換器DAC2的輸出電流接第三運(yùn)算放大器AMP3的輸入端,數(shù)據(jù)輸入端接數(shù)據(jù)加權(quán)平均算法模塊DWA的輸出，時(shí)鐘信號(hào)接CKDA。；第十三可調(diào)電阻R13、第十四可調(diào)電阻R14分別和第十一開關(guān)SW11、第十二開關(guān)SW12串聯(lián)，連接第三運(yùn)算放大器AMP3的差分輸出電壓和第四運(yùn)算放大器AMP4的輸入端；第十五可調(diào)電阻R15、第十六可調(diào)電阻R16連接第四運(yùn)算放大器AMP4的輸入端和差分輸出電壓；第三差分開關(guān)電流型數(shù)模轉(zhuǎn)換器DAC3的輸出電流連接第四運(yùn)算放大器AMP4的負(fù)相輸入端，負(fù)輸出電流接第四運(yùn)算放大器AMP4的正相輸入端，數(shù)據(jù)輸入端接數(shù)據(jù)加權(quán)平均算法模塊DWA的輸出，時(shí)鐘信號(hào)接CKdac ;第十三開關(guān)SW13、第十四開關(guān)SW14連接第四運(yùn)算放大器AMP4的差分輸出電壓和Flash型量化器FADC的輸入端；第十五開關(guān)SW15、第十六開關(guān)SW16連接第三運(yùn)算放大器AMP3的差分輸出電壓和Flash型量化器FADC的輸入端；Flash型量化器FADC的時(shí)鐘信號(hào)接CKQ，輸出端接量化數(shù)字輸出Dqut ;數(shù)據(jù)加權(quán)平均算法模塊DWA的輸入端接量化數(shù)字輸出D.，時(shí)鐘信號(hào)接CKDWA。
[0088]在本實(shí)施例記載的I通道和Q通道中的每一個(gè)中的第一運(yùn)算放大器AMPl連同與之連接的可調(diào)電阻和可調(diào)電容構(gòu)成可配置環(huán)路濾波器中的第一階，第二運(yùn)算放大器AMP2連同與之連接的可調(diào)電阻和可調(diào)電容構(gòu)成可配置環(huán)路濾波器中的第二階，第三運(yùn)算放大器AMP3連同與之連接的可調(diào)電阻和可調(diào)電容構(gòu)成可配置環(huán)路濾波器中的第三階，第四運(yùn)算放大器AMP4連同與之連接的可調(diào)電阻構(gòu)成模擬加法器。通過調(diào)節(jié)I通道和Q通道中的每一個(gè)中的開關(guān)的通斷可以調(diào)節(jié)可配置環(huán)路濾波器的階數(shù)和各個(gè)可調(diào)電阻的連接關(guān)系，以及模擬加法器的通斷。這種正交雙通道設(shè)計(jì)以及可調(diào)階數(shù)的濾波器設(shè)計(jì)使連續(xù)時(shí)間Sigma Delta調(diào)制器結(jié)構(gòu)、模式更加靈活，適應(yīng)各種標(biāo)準(zhǔn)的通信網(wǎng)絡(luò)的應(yīng)用。
[0089]如圖2所示,連續(xù)時(shí)間Sigma Delta調(diào)制器低通和復(fù)帶通模式切換電路由1、Q通道以及連接在兩通道間的交叉耦合電阻RC1-RC8和控制開關(guān)SR1-SR8構(gòu)成。低通和復(fù)帶通兩種模式通過調(diào)節(jié)控制開關(guān)SR1-SR8的開關(guān)狀態(tài)來實(shí)現(xiàn)切換。
[0090]I通道可調(diào)積分電容I_C1、I_C2連接I通道第一運(yùn)算放大器I_AMP1的輸入端和差分輸出端；Q通道可調(diào)積分電容Q_C1、Q_C2連接Q通道第一運(yùn)算放大器Q_AMP1的輸入端和差分輸出端通道第一運(yùn)算放大器I_AMP1的正相輸入端I_AMPlIt^P Q通道第一運(yùn)算放大器Q_AMP1的負(fù)差分輸出端Q_AMP1qn之間接串聯(lián)的開關(guān)SRl和第一交叉耦合可調(diào)電阻RCl ；I通道第一運(yùn)算放大器I_AMP1的負(fù)相輸入端I_AMP1in和Q通道第一運(yùn)算放大器Q_AMP1的正差分輸出端Q-AMPltff之間接串聯(lián)的開關(guān)SR2和第二交叉耦合可調(diào)電阻RC2 ;Q通道第一運(yùn)算放大的正相輸入端Q_AMPlIt^P I通道第一運(yùn)算放大器I_AMP1的正差分輸出端I_AMP10P之間接串聯(lián)的開關(guān)SR3和第三交叉耦合可調(diào)電阻RC3 ；Q通道第一運(yùn)算放大器Q_AMPl的負(fù)相輸入端GLAMPIi1^P I通道第一運(yùn)算放大器I_AMP1的負(fù)差分輸出端I_AMP1W2間接開關(guān)SR4和第四交叉耦合可調(diào)電阻RC4。
[0091]I通道可調(diào)積分電容I_C5、I_C6連接I通道第三運(yùn)算放大器I_AMP3的輸入端和差分輸出端；Q通道可調(diào)積分電容Q_C5、Q_C6連接Q通道第三運(yùn)算放大器Q_AMP3的輸入端和差分輸出端通道第三運(yùn)算放大器I_AMP3的正相輸入端I_AMP3It^P Q通道第三運(yùn)算放大器Q_AMP3的負(fù)差分輸出端Q_AMP3m之間接串聯(lián)的開關(guān)SR5和第五交叉耦合可調(diào)電阻RC5 ；I通道第三運(yùn)算放大器I_AMP3的負(fù)相輸入端I_AMP3in和Q通道第三運(yùn)算放大器Q_AMP3的正差分輸出端Q_AMP3qp之間接串聯(lián)的開關(guān)SR6和第六交叉耦合可調(diào)電阻RC6 ；Q通道第三運(yùn)算放大器Q_AMP3的正相輸入端Q_AMP3IP和I通道第三運(yùn)算放大器I_AMP3的正差分輸出端I_AMP30P之間接串聯(lián)的開關(guān)SR7和第七交叉耦合可調(diào)電阻RC7 ；Q通道第三運(yùn)算放大器Q_AMP3的負(fù)相輸入端GLAMPSi1^P I通道第三運(yùn)算放大器I_AMP3的負(fù)差分輸出端I_AMP3W之間接串聯(lián)的開關(guān)SR8和第八交叉耦合可調(diào)電阻RC8。
[0092]當(dāng)1、Q兩通道中第一開關(guān)SW1、第二開關(guān)SW2、第三開關(guān)SW3、第四開關(guān)SW4、第七開關(guān)SW7、第八開關(guān)SW8、第九開關(guān)SW9、第十開關(guān)SW10、第十一開關(guān)SW11、第十二開關(guān)SW12、第十三開關(guān)SW13、第十四開關(guān)SW14閉合，第五開關(guān)SW5、第六開關(guān)SW6、第十五開關(guān)SW15、第十六開關(guān)SW16斷開，且1、Q通道間串聯(lián)在交叉耦合可調(diào)節(jié)電阻RC1-RC8上的開關(guān)SR1-SR8全部斷開時(shí)，則該調(diào)制器構(gòu)成三階低通模式；當(dāng)1、Q兩通道中第一開關(guān)SW1、第二開關(guān)SW2、第三開關(guān)SW3、第四開關(guān)SW4、第七開關(guān)SW7、第八開關(guān)SW8、第九開關(guān)SW9、第十開關(guān)SW10、第i^一開關(guān)SW11、第十二開關(guān)SW12、第十三開關(guān)SW13、第十四開關(guān)SW14斷開，第五開關(guān)SW5、第六開關(guān)SW6、第十五開關(guān)SW15、第十六開關(guān)SW16閉合，且1、Q通道間串聯(lián)在交叉耦合可調(diào)節(jié)電阻RC1-RC8上的開關(guān)SR1-SR8全部閉合，同時(shí)將1、Q通道中第二運(yùn)算放大器AMP2、第四運(yùn)算放大器AMP4、第二開關(guān)電流型數(shù)模轉(zhuǎn)換器DAC2關(guān)斷時(shí)，則該調(diào)制器構(gòu)成兩階復(fù)帶通模式；配置可調(diào)電阻和可調(diào)電流值，設(shè)置片外時(shí)鐘信號(hào)CK_EXT頻率，可在低通和復(fù)帶通模式下實(shí)現(xiàn)多種可配置的信號(hào)帶寬和中心頻率。
[0093]如圖3所示，可配置高速高增益運(yùn)算放大器，可看作高增益低帶寬通路和低增益高帶寬通路的并聯(lián)形式，由兩級(jí)主放大器級(jí)M0-M15、共模反饋級(jí)M16-M20和GBW可配置級(jí)M21-M25 構(gòu)成。
[0094]主放大器第一級(jí)采用折疊Cascode結(jié)構(gòu)提供高的低頻增益；PM0S晶體管MO的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管Ml和PMOS晶體管M2的源端；PM0S晶體管Ml的柵端接放大器正差分輸入電壓Vip，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M7的源端和NMOS晶體管M9的漏端；PM0S晶體管M2的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M8的源端和NMOS晶體管MlO的漏端；PM0S晶體管M3的柵端接直流偏置電壓VB，源端接電源電壓VDD，漏端接PMOS晶體管M5的源端；PM0S晶體管M4的柵端接直流偏置電壓VB，源端接電源電壓VDD，漏端接PMOS晶體管M6的源端；PM0S晶體管M5的柵端接直流偏置電壓Vbp，源端接PMOS晶體管M3的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電壓Vm ；PM0S晶體管M6的柵端接直流偏置電壓Vbp，源端接PMOS晶體管M4的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vm ；NMOS晶體管M7的柵端接直流偏置電壓VBN，源端接PMOS晶體管Ml和NMOS晶體管M9的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電SVwi ；NM0S晶體管M8的柵端接直流偏置電壓VBN，源端接PMOS晶體管M2和NMOS晶體管MlO的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vopi ；NM0S晶體管M9的柵端接共模反饋電壓Vfb，源端接地電壓GND，漏端接PMOS晶體管Ml的漏端和NMOS晶體管M7的源端；NM0S晶體管MlO的柵端接共模反饋電壓Vfb，源端接地電壓GND，漏端接PMOS晶體管M2的漏端和NMOS晶體管M8的源端。
[0095]主放大器第二級(jí)采用有源前饋補(bǔ)償技術(shù)，同時(shí)可對(duì)第一級(jí)輸出繼續(xù)放大。PMOS晶體管MlI的柵端接直流偏置電壓VB，源端接電源電壓VDD，漏端接PMOS晶體管M12和PMOS晶體管M13的源端；PM0S晶體管M12的柵端接放大器正差分輸入電壓Vip，源端接PMOS晶體管Mll的漏端，漏端接放大器的負(fù)差分輸出電壓Vw ；PM0S晶體管M13的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管Mll的漏端，漏端接放大器的正差分輸出電壓Vw ；NM0S晶體管M14的柵端接主放大器第一級(jí)正差分輸出電壓Vtffl，源端接地電壓GND，漏端接放大器的負(fù)差分輸出電壓Vm ；NM0S晶體管M15的柵端接主放大器第一級(jí)負(fù)差分輸出電壓Vqni,源端接地電壓GND，漏端接放大器的正差分輸出電壓
[0096]該放大器采用密勒補(bǔ)償和反極點(diǎn)分離技術(shù)提高運(yùn)放的帶寬和相位裕度。電阻Rzi和密勒補(bǔ)償電容Ca串聯(lián)，電阻端接主放大器第一級(jí)正差分輸出電壓vm，電容端接放大器的負(fù)差分輸出電壓Vw ；電阻Rz2和密勒補(bǔ)償電容Cc2串聯(lián)，電阻端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi,電容端接放大器的正差分輸出電壓Vw ;補(bǔ)償電容Cfi的一端接主放大器第一級(jí)正差分輸出電壓Vtffl,另一端接放大器的正差分輸出電壓Vtff ;補(bǔ)償電容Cf2的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vm,另一端接放大器的負(fù)差分輸出電壓Vw。
[0097]共模反饋級(jí)采用電阻串聯(lián)形式獲取差分輸出端的共模點(diǎn)，且并聯(lián)電容提高共模環(huán)路相位裕度。PMOS晶體管M16的柵端接直流偏置電SVb，源端接電源電壓VDD，漏端接PMOS晶體管M17和PMOS晶體管M18的源端；PM0S晶體管M17的柵端接共模參考電壓Vcm,源端接PMOS晶體管M16的漏端，漏端接NMOS晶體管M19的柵端和漏端；PM0S晶體管M18的柵端接輸出共模電壓源端接PMOS晶體管M16的漏端，漏端接共模反饋電壓Vfb ；NM0S晶體管M19的柵端和漏端接PMOS晶體管M17的漏端，源端接地電壓GND ；NM0S晶體管M20的柵端和漏端接共模反饋電壓VFB，源端接地電壓GND ；電阻Rai和電容Cai并聯(lián)，一端接放大器的正差分輸出電壓Vtff,另一端接輸出共模電壓Vm ；電阻Ra2和電容Ca2并聯(lián),一端接放大器的負(fù)差分輸出電壓Vm,另一端接輸出共模電壓VoM。
[0098]GBff可配置級(jí)可增大整個(gè)放大器的增益帶寬積，以實(shí)現(xiàn)不同帶寬應(yīng)用下的功耗優(yōu)化。PMOS晶體管M21的柵端接開關(guān)SKl、SK2的共同連接端，源端接電源電壓VDD，漏端接PMOS晶體管M22和PMOS晶體管M23的源端；PM0S晶體管M22的柵端接放大器正差分輸入電壓VIP，源端接PMOS晶體管M21的漏端，漏端接放大器的負(fù)差分輸出電壓Vm ；PM0S晶體管M23的柵端接放大器負(fù)差分輸入電壓Vin，源端接PMOS晶體管M21的漏端，漏端接放大器的正差分輸出電壓Vtff ；NM0S晶體管M24的柵端接開關(guān)SK3、SK4的共同連接端，源端接地電壓GND,漏端接放大器的負(fù)差分輸出電壓Vw ；NM0S晶體管M25的柵端接開關(guān)SK5、SK6的共同連接端，源端接地電壓GND，漏端接放大器的正差分輸出電壓Vtff ;開關(guān)SKl的一端接直流偏置電壓Vb，另一端接PMOS晶體管M21的柵端；開關(guān)SK2的一端接電源電壓VDD，另一端接PMOS晶體管M21的柵端；開關(guān)SK3的一端接主放大器第一級(jí)正差分輸出電壓Vtffl,另一端接NMOS晶體管M24的棚端；開關(guān)SK4的一端接NMOS晶體管M24的棚端，另一端接地電壓GND ;開關(guān)SK5的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi,另一端接NMOS晶體管M25的柵端；開關(guān)SK6的一端接NMOS晶體管M25的柵端，另一端接地電壓GND。
[0099]如圖4所示，連續(xù)時(shí)間Sigma Delta調(diào)制器中時(shí)鐘信號(hào)產(chǎn)生電路，包括驅(qū)動(dòng)器鏈BUFl、BUF2、反相器INVl、INV2、可變延時(shí)器鏈DLl、固定延時(shí)器鏈DL2和二路選擇器MUX’可在低通和復(fù)帶通兩種模式下產(chǎn)生量化器FADC、數(shù)模轉(zhuǎn)換器DAC1-DAC3和數(shù)據(jù)加權(quán)平均算法模塊DWA所需的時(shí)鐘信號(hào)。片外時(shí)鐘信號(hào)CK_EXT經(jīng)過第一驅(qū)動(dòng)器鏈BUFl后的信號(hào)CKq作為量化器FADC的采樣時(shí)鐘；片外時(shí)鐘信號(hào)CK_EXT經(jīng)過第二驅(qū)動(dòng)器鏈BUF2后的信號(hào)，再經(jīng)過第一反相器INVl后輸入到二路選擇器MUX的第一輸入端0，片外時(shí)鐘信號(hào)CK_EXT經(jīng)過可變延時(shí)器鏈DLl后輸入到二路選擇器MUX的第二輸入端1，經(jīng)過二路選擇器MUX的控制端SK選擇后輸出的信號(hào)CKDA。作為三個(gè)數(shù)模轉(zhuǎn)換器DAC1-DAC3的時(shí)鐘信號(hào)；信號(hào)CKDA。經(jīng)過固定延時(shí)器鏈DL2后的信號(hào)在經(jīng)過第二反相器INV2輸出的信號(hào)CKdwa作為數(shù)據(jù)加權(quán)平均算法DffA的時(shí)鐘。
[0100]本發(fā)明公開的連續(xù)時(shí)間Sigma Delta調(diào)制器，具有多模式可配置的特性，不僅能夠靈活配置使其工作在多種帶寬下，實(shí)現(xiàn)三階低通和兩階復(fù)帶通兩種模式，可應(yīng)用于多通信標(biāo)準(zhǔn)接收機(jī)中；而且在不同帶寬應(yīng)用下優(yōu)化功耗，可降低接收機(jī)的整體功耗；同時(shí)集成各種校準(zhǔn)技術(shù)，提聞?wù){(diào)制器的性能指標(biāo)。
[0101]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種連續(xù)時(shí)間Sigma Delta調(diào)制器,其特征在于,包括電路結(jié)構(gòu)相同的I通道和Q通道; 所述I通道和Q通道中的每一個(gè)包括:依次串聯(lián)的可配置有源環(huán)路濾波器、模擬加法器和量化器； 所述可配置有源環(huán)路濾波器主要由三個(gè)有源積分器構(gòu)成，其中第一有源積分器作為輸入端接收輸入信號(hào)，所述量化器作為輸出端輸出信號(hào)； 所述I通道和Q通道中的每一個(gè)還包括多個(gè)開關(guān)，能夠控制可配置有源環(huán)路濾波器的階數(shù)和各個(gè)可調(diào)電阻的連接關(guān)系以及模擬加法器的通斷； 所述連續(xù)時(shí)間Sigma Delta調(diào)制器還包括連接在I通道和Q通道之間的交叉耦合電阻和控制開關(guān)，所述控制開關(guān)能夠控制I通道與Q通道連接與否。
2.根據(jù)權(quán)利要求1所述的連續(xù)時(shí)間SigmaDelta調(diào)制器，其特征在于，所述有源積分器是由運(yùn)算放大器以及與運(yùn)算放大器連接的可調(diào)電容、可調(diào)電阻和開關(guān)組成的； 所述模擬加法器是由運(yùn)算放大器以及與該運(yùn)算放大器連接的可調(diào)電阻和開關(guān)組成的。
3.根據(jù)權(quán)利要求2所述的連續(xù)時(shí)間SigmaDelta調(diào)制器，其特征在于，所述運(yùn)算放大器包括兩級(jí)主放大級(jí)、共模反饋級(jí)、增益帶寬積可配置級(jí)，具體結(jié)構(gòu)為: PMOS晶體管MO的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管Ml和PMOS晶體管M2的源端； PMOS晶體管Ml的柵端接放大器正差分輸入電壓VIP，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M7的源端和NMOS晶體管M9的漏端； PMOS晶體管M2的柵端接放大器負(fù)差分輸入電壓VIN，源端接PMOS晶體管MO的漏端，漏端接NMOS晶體管M8的源端和NMOS晶體管MlO的漏端； PMOS晶體管M3的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管M5的源端； PMOS晶體管M4的柵端接直流偏置電壓Vb，源端接電源電壓VDD，漏端接PMOS晶體管M6的源端； PMOS晶體管M5的柵端接直流偏置電壓VBP，源端接PMOS晶體管M3的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電壓Vqni ； PMOS晶體管M6的柵端接直流偏置電壓VBP，源端接PMOS晶體管M4的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vtffl ； NMOS晶體管M7的柵端接直流偏置電壓VBN，源端接PMOS晶體管Ml和NMOS晶體管M9的漏端，漏端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi ； NMOS晶體管M8的柵端接直流偏置電壓VBN，源端接PMOS晶體管M2和NMOS晶體管MlO的漏端，漏端接主放大器第一級(jí)正差分輸出電壓Vqpi ； NMOS晶體管M9的柵端接共模反饋電壓VFB，源端接地電壓GND，漏端接PMOS晶體管Ml的漏端和NMOS晶體管M7的源端； NMOS晶體管MlO的柵端接共模反饋電壓VFB，源端接地電壓GND，漏端接PMOS晶體管M2的漏端和NMOS晶體管M8的源端； 上述晶體管Ml-MlO構(gòu)成運(yùn)算放大器主放大器的第一級(jí)； PMOS晶體管Ml I的柵端接直流偏置電壓\，源端接電源電壓VDD，漏端接PMOS晶體管Ml2和PMOS晶體管Ml3的源端； PMOS晶體管M12的柵端接放大器正差分輸入電壓Vip，源端接PMOS晶體管MlI的漏端，漏端接放大器的負(fù)差分輸出電壓Vm ； PMOS晶體管M13的柵端接放大器負(fù)差分輸入電壓Vin，源端接PMOS晶體管MlI的漏端，漏端接放大器的正差分輸出電壓Vtff ; NMOS晶體管M14的柵端接主放大器第一級(jí)正差分輸出電壓Vm，源端接地電壓GND，漏端接放大器的負(fù)差分輸出電壓Vqn ； NMOS晶體管M15的柵端接主放大器第一級(jí)負(fù)差分輸出電壓Vm，源端接地電壓GND，漏端接放大器的正差分輸出電壓Vop ; 上述晶體管M11-M15構(gòu)成運(yùn)算放大器主放大器的第二級(jí)； PMOS晶體管M16的柵端接直流偏置電壓VB，源端接電源電壓VDD，漏端接PMOS晶體管M17和PMOS晶體管M18的源端； PMOS晶體管M17的柵端接共模參考電壓VeM，源端接PMOS晶體管M16的漏端，漏端接NMOS晶體管M19的柵端和漏端； PMOS晶體管M18的柵端接輸出共模電壓VM，源端接PMOS晶體管M16的漏端，漏端接共模反饋電壓Vfb; NMOS晶體管M19的柵端和漏端接PMOS晶體管M17的漏端，源端接地電壓GND ； NMOS晶體管M20的柵端和漏端接共模反饋電壓Vfb，源端接地電壓GND ； 電阻Rai和電容Cai并聯(lián),一端接放大器的正差分輸出電壓Vtff,另一端接輸出共模電壓V.vOM ? 電阻和電容Ca2并聯(lián)，一端接放大器的負(fù)差分輸出電壓V(3N，另一端接輸出共模電壓V.vOM ? 上述晶體管M16-M20構(gòu)成運(yùn)算放大器的共模反饋級(jí)； PMOS晶體管M21的柵端接開關(guān)SKl、SK2的共同連接端，源端接電源電壓VDD，漏端接PMOS晶體管M22和PMOS晶體管M23的源端； PMOS晶體管M22的柵端接放大器正差分輸入電壓Vip，源端接PMOS晶體管M21的漏端，漏端接放大器的負(fù)差分輸出電壓Vm ； PMOS晶體管M23的柵端接放大器負(fù)差分輸入電壓Vin，源端接PMOS晶體管M21的漏端，漏端接放大器的正差分輸出電壓Vtff ; NMOS晶體管M24的柵端接開關(guān)SK3、SK4的共同連接端，源端接地電壓GND，漏端接放大器的負(fù)差分輸出電壓Vm ； NMOS晶體管M25的柵端接開關(guān)SK5、SK6的共同連接端，源端接地電壓GND，漏端接放大器的正差分輸出電壓top ； 上述晶體管M21-M25構(gòu)成運(yùn)算放大器的增益帶寬積可配置級(jí)。
4.根據(jù)權(quán)利要求3所述的連續(xù)時(shí)間Sigma Delta調(diào)制器，其特征在于，所述運(yùn)算放大器主放大器的第二級(jí)還包括反極點(diǎn)分離頻率補(bǔ)償模塊，具體結(jié)構(gòu)為: 電阻Rzi和密勒補(bǔ)償電容Ca串聯(lián)，電阻端接主放大器第一級(jí)正差分輸出電壓電容端接放大器的負(fù)差分輸出電壓Vqn ； 電阻Rz2和密勒補(bǔ)償電容Cc2串聯(lián)，電阻端接主放大器第一級(jí)負(fù)差分輸出電壓Vm,電容端接放大器的正差分輸出電壓Vop ; 補(bǔ)償電容Cfi的一端接主放大器第一級(jí)正差分輸出電壓Vtffl,另一端接放大器的正差分輸出電壓Vqp ; 補(bǔ)償電容Cf2的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vm，另一端接放大器的負(fù)差分輸出電壓VQN。
5.根據(jù)權(quán)利要求3所述的連續(xù)時(shí)間SigmaDelta調(diào)制器，其特征在于，所述運(yùn)算放大器的增益帶寬積可配置級(jí)還包括: 開關(guān)SKl的一端接直流偏置電壓VB，另一端接PMOS晶體管M21的柵端； 開關(guān)SK2的一端接電源電壓VDD，另一端接PMOS晶體管M21的柵端； 開關(guān)SK3的一端接主放大器第一級(jí)正差分輸出電壓Vqpi，另一端接NMOS晶體管M24的柵端； 開關(guān)SK4的一端接NMOS晶體管M24的柵端，另一端接地電壓GND ； 開關(guān)SK5的一端接主放大器第一級(jí)負(fù)差分輸出電壓Vwi,另一端接NMOS晶體管M25的柵端； 開關(guān)SK6的一端接NMOS晶體管M25的柵端，另一端接地電壓GND。
6.根據(jù)權(quán)利要求1-5任一項(xiàng)所述的連續(xù)時(shí)間SigmaDelta調(diào)制器，其特征在于，所述I通道和Q通道中的每一個(gè)還包括:連接所述量化器輸出端和所述可配置有源環(huán)路濾波器中各個(gè)有源積分器輸入端的反饋電路；所述反饋電路由一個(gè)數(shù)據(jù)加權(quán)平均算法模塊和三個(gè)數(shù)模轉(zhuǎn)換器串聯(lián)而成； 所述第一數(shù)模轉(zhuǎn)換器的輸出端連接所述可配置有源環(huán)路濾波器中的第一有源積分器的輸入端，第二數(shù)模轉(zhuǎn)換器的輸出端連接所述可配置有源環(huán)路濾波器中的第三有源積分器的輸入端，第三數(shù)模轉(zhuǎn)換器的輸出端連接模擬加法器的輸入端。
7.根據(jù)權(quán)利要求6所述的連續(xù)時(shí)間SigmaDelta調(diào)制器,其特征在于,所述連續(xù)時(shí)間Sigma Delta調(diào)制器還包括時(shí)鐘信號(hào)產(chǎn)生電路，具體電路結(jié)構(gòu)為: 片外時(shí)鐘信號(hào)經(jīng)過第一驅(qū)動(dòng)器鏈BUFl后的信號(hào)CKq作為量化器的采樣時(shí)鐘； 片外時(shí)鐘信號(hào)經(jīng)過第二驅(qū)動(dòng)器鏈BUF2后的信號(hào)，再經(jīng)過第一反相器INVl后輸入到二路選擇器MUX的第一輸入端0，片外時(shí)鐘信號(hào)經(jīng)過可變延時(shí)器鏈DLl后輸入到二路選擇器MUX的第二輸入端1，經(jīng)過二路選擇器MUX的控制端SK選擇后輸出的信號(hào)CKDA。作為三個(gè)數(shù)模轉(zhuǎn)換器的時(shí)鐘信號(hào)； 信號(hào)CKdac經(jīng)過固定延時(shí)器鏈DL2后的信號(hào)在經(jīng)過第二反相器INV2輸出的信號(hào)CKdwa作為數(shù)據(jù)加權(quán)平均算法模塊的時(shí)鐘。
8.一種如權(quán)利要求1-7任一項(xiàng)所述的連續(xù)時(shí)間Sigma Delta調(diào)制器的多模式配置方法，其特征在于: 斷開所述I通道與Q通道之間的控制開關(guān)，使I通道和Q通道之間斷開連接，并且配置所述I通道和Q通道中的每一個(gè)中的開關(guān)，使所述可配置有源環(huán)路濾波器以及模擬加法器配置成低通模式下相應(yīng)的連接關(guān)系時(shí)，所述連續(xù)時(shí)間Sigma Delta調(diào)制器為三階低通模式； 連接所述I通道與Q通道之間的控制開關(guān)，使I通道和Q通道耦合連接，并且配置所述I通道和Q通道中的每一個(gè)中的開關(guān)，使所述可配置有源環(huán)路濾波器中的第二有源積分器斷開，所述第一有源積分器直接與所述可配置有源環(huán)路濾波器中的第三有源積分器連接，且斷開模擬加法器，使所述第三有源積分器直接與量化器連接，使可配置有源環(huán)路濾波器和模擬加法器配置成復(fù)帶通模式下相應(yīng)的連接關(guān)系，這時(shí)所述連續(xù)時(shí)間Sigma Delta調(diào)制器為二階復(fù)帶通模式。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述方法還包括，在不同模式下，對(duì)I通道和Q通道中的每一個(gè)中的所述可配置有源環(huán)路濾波器以及模擬加法器進(jìn)行配置。
【文檔編號(hào)】H03M3/00GK104333386SQ201310309066
【公開日】2015年2月4日 申請(qǐng)日期:2013年7月22日 優(yōu)先權(quán)日:2013年7月22日
【發(fā)明者】池保勇, 續(xù)陽, 王志華 申請(qǐng)人:清華大學(xué)