取樣電路，減少取樣電路中失真的方法以及包括這種取樣電路的模擬數(shù)字轉換器的制造方法
【專利摘要】一種取樣電路，其包括：輸入節(jié)點；第一信號路徑，其包括第一取樣電容器和處于所述輸入節(jié)點與所述第一取樣電容器的第一板之間的信號路徑中的第一信號路徑開關；第二信號路徑，其包括第二取樣電容器和處于所述輸入節(jié)點與所述第二取樣電容器的第一板之間的信號路徑中的第二信號路徑開關；以及信號處理電路，其用于形成取樣到所述第一取樣電容器上的信號與取樣到所述第二取樣電容器上的信號之間的差。
【專利說明】取樣電路，減少取樣電路中失真的方法以及包括這種取樣電路的模擬數(shù)字轉換器
【技術領域】
[0001]本發(fā)明涉及一種改進的取樣電路，涉及一種減少由取樣電路引起的失真的方法，并且涉及一種包括改進的取樣電路的模擬數(shù)字轉換器。
【背景技術】
[0002]在取樣保持電路中，通常需要提供一種電氣操作開關，所述電氣操作開關理論上在高阻抗(斷開)狀態(tài)與低阻抗(接通)狀態(tài)之間切換。
[0003]適于在精密轉換器中使用的一種開關技術為“傳輸門”布置。然而，這類配置用真場效應晶體管制成，所述場效應晶體管的漏源電阻RDSm隨著在傳輸門的輸入端子處的輸入電壓而變化。因此，在取樣電路包括與取樣電容器串聯(lián)的傳輸門的情形中，傳輸門的串聯(lián)電阻隨著輸入電壓而變化，并且這成為失真的來源，從而降低了取樣電路以及隨后的或相關聯(lián)的裝置，如模擬數(shù)字轉換器的總諧波失真性能。
[0004]組成傳輸門的FET的“接通”電阻可以通過使得晶體管變得更寬而減小。然而，這增加了與晶體管開關相關聯(lián)的寄生電容的值，所述值自身是非線性的，從而由于次級失真機制而導致失真增加，所述次級失真機制由驅動取樣電路的信號源的非零阻抗(無論取樣電路的操作是“取樣保持”類型操作還是“跟蹤保持”類型操作)與這個增加的非線性電容之間的相互作用引起。

【發(fā)明內容】

[0005]根據(jù)本發(fā)明的第一方面，提供一種取樣電路，所述取樣電路包括:輸入節(jié)點；第一信號路徑，其包括第一取樣電容器和處于所述輸入節(jié)點與所述第一取樣電容器的第一板之間的信號路徑中的第一信號路徑開關；第二信號路徑，其包括第二取樣電容器和處于所述輸入節(jié)點與所述第二取樣電容器的第一板之間的信號路徑中的第二信號路徑開關；以及信號處理電路，其用于形成取樣到所述第一取樣電容器上的信號與取樣到所述第二取樣電容器上的信號之間的差。
[0006]在本發(fā)明的實施方案中，第一電容器和第二電容器具有不同的電容和/或這些開關被制造成具有不同的接通電阻。由于開關的接通電阻，這引起不同大小的誤差。在適當?shù)剡x擇部件值的情況下，可以估算誤差，或者可以布置第一通道和第二通道中的誤差以大致上彼此抵消。
[0007]取樣電容器可以形成為多個電容器的總和。所述多個電容器可以與對應的開關相關聯(lián)，以使得它們可以切換成并且切換出各種彼此的組合，而例如作為逐次逼近轉換的一部分。
[0008]優(yōu)選地，開關由場效應晶體管形成。第一開關可以由形成NM0S開關的至少一個NM0S晶體管形成，所述至少一個NM0S晶體管與形成PM0S開關的至少一個PM0S晶體管并聯(lián)。[0009]類似地，第二開關可以由形成NM0S開關的至少一個NM0S晶體管形成，所述至少一個NM0S晶體管與形成PM0S開關的至少一個PM0S晶體管并聯(lián)。
[0010]在實施方案中，第一開關中的NM0S開關包括并聯(lián)連接的NM0S晶體管，而第二開關中的NM0S開關包括串聯(lián)連接的NM0S晶體管。所述開關還可以對應地包括并聯(lián)和串聯(lián)連接的PM0S晶體管。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種用于校正取樣網(wǎng)絡中的電壓誤差的方法，所述方法包括:形成兩個取樣網(wǎng)絡，其中電容和開關電阻中的至少一個在一個網(wǎng)絡與另一個網(wǎng)絡之間變化，以使得發(fā)生不同的取樣誤差；以及處理所述不同的誤差以便從取樣結果中估算或去除所述取樣誤差。
【專利附圖】

【附圖說明】
[0012]現(xiàn)將參看附圖，僅作為非限制性實施例來描述本發(fā)明的實施方案，在附圖中:
[0013]圖1為現(xiàn)有技術取樣保持電路的電路圖；
[0014]圖2為另一現(xiàn)有技術取樣保持電路的電路圖；
[0015]圖3為傳輸門開關的電路圖；
[0016]圖4為示出當開關處于“接通”狀態(tài)時，圖3的傳輸門開關的阻抗如何隨著開關的輸入節(jié)點處的輸入電壓而變化的圖；
[0017]圖5為示出與在圖2的取樣保持電路中的取樣電容器相關聯(lián)的阻抗的電路圖；
[0018]圖6為示出連接至一個共同取樣節(jié)點的第一取樣電容器和第二取樣電容器的電流的不意圖；
[0019]圖7為構成本發(fā)明的實施方案的取樣電路的電流圖；
[0020]圖8示出電荷轉移配置中的圖7的電路；
[0021]圖9為穿過理論上指示寄生電容器的存在的場效應晶體管的橫截面；
[0022]圖10為根據(jù)本發(fā)明的方面的形成傳輸門的一部分的晶體管的平面視圖；
[0023]圖11為圖10中所示的布置的等效電路；
[0024]圖12為根據(jù)本發(fā)明的方面的形成另一傳輸門的一部分的晶體管的平面視圖；
[0025]圖13為圖12中所示的布置的等效電路；
[0026]圖14a和圖14b展示用于補償寄生電容的另外的開關配置；
[0027]圖15為構成本發(fā)明的另一實施方案的取樣電路的電路圖；
[0028]圖16a和圖16b示出取樣電路的等效示例；
[0029]圖17為針對圖7的電路對比圖2的電路的模擬的頻率對比頻率響應的圖；
[0030]圖18為結合根據(jù)本發(fā)明的取樣電路的SAR轉換器的電路圖；
[0031]圖19為示出SAR轉換器的最大有效8位的相對權重的表；
[0032]圖20為具有根據(jù)本發(fā)明的取樣電路的流水線ADC的電路圖；
[0033]圖21為示出在流水線的單個級內的四位轉換的電容器權重的表；
[0034]圖22為具有根據(jù)本發(fā)明的輸入電路的Λ-Σ型ADC的電路圖；并且
[0035]圖23為本發(fā)明的數(shù)字實施方案的電路圖。
【具體實施方式】[0036]本發(fā)明針對由于取樣保持電路的操作上的細微差別而出現(xiàn)的失真機制。鑒于此，接著是回顧通用的取樣電路，以使得可以論述具有這類電路的缺陷。
[0037]圖1示出供在對信號進行取樣并且將其提供至隨后的電路，如數(shù)字模擬轉換器中使用的已知取樣級，。
[0038]向圖1中所示的取樣電路的輸入節(jié)點2供應有待取樣的信號Vin。輸入節(jié)點2通過第一取樣開關6連接至取樣電容器4的第一板。取樣電容器的第二板連接至基準電壓，例如信號接地或共模電壓
[0039]在取樣階段期間，第一取樣開關6閉合(低阻抗)，以使得在取樣電容器4上出現(xiàn)輸入電壓Vin。
[0040]在保持階段期間，第一取樣開關6處于高阻抗狀態(tài)，以便“凍結”或保持存儲在取樣電容器4上的電壓。
[0041]圍繞這種類型的取樣電路使用的術語可以變化。一些實踐者可以使用術語“取樣保持”或“跟蹤保持”。在這個術語中，第一取樣開關6可以僅在短暫時段中作出低阻抗，從而引起在輸入節(jié)點2處的電壓在取樣電容器6上的近瞬時取樣的概念。這對應于“取樣保持”操作。在替代操作模式中，第一取樣開關可以在較長時段中被驅動到低阻抗狀態(tài)，從而引起取樣電容器6上的電壓跟蹤輸入節(jié)點處的電壓，因此形成“跟蹤保持”操作的概念。
[0042]然而，其他實踐者可以使用“采集取樣”術語。在此采集部分指的是當?shù)谝蝗娱_關處于低阻抗狀態(tài)時的時段，并且“取樣”部分指的是當信號被取樣(在前面的術語中為保持)到取樣電容器上以使得在其上的電壓被“凍結”時的時刻。
[0043]由于命名上的潛在的混淆，“采集”將總體上用來描述當?shù)谝婚_關處于低阻抗時的時段，并且“保持”將總體上用來描述在取樣電容器上已捕獲信號并且第一開關(或類似的串聯(lián)開關)已處于高阻抗狀態(tài)的時刻。
[0044]存儲在取樣電容器4上的電荷可以轉移至電荷轉移放大器12的另一電容器10。在電荷轉移放大器12的簡單變體中，所述另一電容器10被置放于運算放大器14的反饋回路中，所述運算放大器被配置成使得運算放大器14的輸入節(jié)點20充當虛接地。短路開關16與所述另一電容器10并聯(lián)置放以便對電容器10進行放電，從而為從取樣電容器4接收電荷作準備。
[0045]轉移開關18提供于取樣電容器4的第一板與電荷轉移放大器12的節(jié)點20之間。在電荷轉移期間，短路開關16斷開，并且隨后轉移開關18閉合。來自取樣電容器4的電荷向由運算放大器14產生的虛接地流動，并且這樣做時電荷變得存儲在所述另一電容器10上。
[0046]可以看出，圖1中的布置具有倒相作用，以使得輸出電壓Vwt由以下等式給出:
[0047]Vom = Vm x (等式 1)
[0048]其中
[0049]Q為取樣電容器4的電容；并且
[0050]C2為另一電容器10的電容。
[0051]這個電路的問題在于開關6和開關18每個均展現(xiàn)非線性電容。因此在取樣階段之后，存儲在取樣電容器上的電荷由存儲在與開關6和開關18相關聯(lián)的非線性寄生電容上的電荷增大。這些非線性電容作為取樣到取樣電容器4上的電壓的函數(shù)而變化。
[0052]類似地，當電荷轉移至另一電容器10時，短路開關16處于高阻抗狀態(tài)，并且與所述開關相關聯(lián)的非線性寄生電容與所述另一電容器10并聯(lián)出現(xiàn)并且作為vwt的函數(shù)而變化。因此，電路的增益作為輸入電壓的非線性函數(shù)而變化。增益相對于輸入電壓的變化導致諧波失真。
[0053]有時候倒相增益是不希望的，并且需要在取樣電容器周圍建立交換電路來克服這一點。這類電路示出于圖2中。
[0054]圖2中所示的電路類似于圖1中所示的電路，除提供附加電路來有效地允許取樣電容器4在采集階段與取樣階段之間“轉變”之外。為了做到這一點，在取樣電容器4的第二板與接地之間引入第二取樣開關8。轉移開關18不再連接至取樣電容器的第一板，而是將等效轉移開關18’連接在取樣電容器的第二板與放大器14的倒相輸入端之間。此外，第二轉移開關20提供于取樣電容器4的第一板與接地之間。
[0055]這個布置是優(yōu)于圖1的電路的重要改進，因為開關20、開關8以及開關18在已知電壓下工作(即一個端子連接至接地)。因此，其DC性能比圖1的電路的DC性能好。然而，兩個電路狀態(tài)在用AC信號操作時由于開關6的非零阻抗而均展現(xiàn)出錯誤。事實上，不僅是開關阻抗為非零，而且如將在以下所論述，哪一個引起隨著輸入電壓而變化的有效增益也不是恒定的，本領域技術人員將這一點認為是失真的來源。
[0056]開關6、開關8、開關18'、開關20以及開關16實際上由FET實施。例如，在模擬數(shù)字轉換器中，輸入Vin可以被允許具有大致上為“軌至軌”的有效輸入范圍，也就是說它可以涵蓋模擬數(shù)字轉換器的整個功率供應范圍。為了解決輸入開關6可以在這種廣泛范圍上可靠地工作的需要，可以使用傳輸門或“TG”開關，如在圖3中所示。
[0057]圖3中的“TG”開關(總體上指定為30)包括與NM0S晶體管34并聯(lián)的PM0S晶體管32。當希望使得開關導電時，PM0S晶體管32的柵極取0V(Vss)，而NM0S晶體管34的柵極取適合的驅動電壓，如正電源電壓Vdd。
[0058]在使用中，因為取樣電容器4連接至TG開關的輸出節(jié)點36，所以在節(jié)點2和節(jié)點36處的電壓大致上相同。因此，當“高”輸入電壓(接近于Vdd的Vin)施加至開關時，在NM0S晶體管34上存在極小柵源電壓并且所述晶體管大部分被切斷。然而，在這種情況下，在PM0S晶體管32上存在良好的柵源電壓，并且所述晶體管完全導電。相反地，當施加低(接近于Vss的Vin)輸入電壓時，在PM0S裝置上存在極小Ves并且所述裝置被切斷，但相反地NM0S裝置34難于驅動接通。
[0059]然而，當輸入電壓為中間范圍時，兩個晶體管均可以導電，但不達到其最低阻抗狀態(tài)。因此，TG開關的阻抗可以處于其最大“接通”值。這個問題在電源電壓為低，比如說僅幾伏特的情況下存在最普遍。
[0060]圖4示意性展示針對TG開關的接通電阻“R。/對比輸入電壓Vin的變化
[0061]返回至圖1或圖2，取樣電路在采集階段期間可以被重新繪制，如在圖5中所示，其中開關在它們的接通狀態(tài)時被表示為電阻Rml和Rm2。
[0062]在取樣電容器4的充電期間，電流可以流動，所述電流在給定時間具有值I。由此我們可以看出，如果Rm2小(比如說僅幾歐姆或數(shù)十歐姆)并且I小，因為取樣電容器相對小(數(shù)十PF)以致不能吸引來自輸入Vin的大電流，那么在取樣電容器4的第二板與第二取樣開關8之間的節(jié)點40處的電壓始終要接近0V或處于0V。因此，第二取樣開關可以可靠地切換至最小電阻值，并且因此第二取樣開關8的電阻可以假定為Vin的不變量。
[0063]在第一開關6與取樣電容器4的第一板之間的節(jié)點42處的電壓大致上為Vin，因此第一取樣開關的電阻可以在廣泛范圍(圖4中所示的范圍)內變化并且因此跨越取樣開關下降的電壓IRml是Vin的函數(shù)并且可以被認為是誤差電壓E1，其中
[0064]
【權利要求】
1.一種取樣電路,其包括:輸入節(jié)點；第一信號路徑，其包括第一取樣電容器和處于所述輸入節(jié)點與所述第一取樣電容器的第一板之間的信號路徑中的第一信號路徑開關；第二信號路徑，其包括第二取樣電容器和處于所述輸入節(jié)點與所述第二取樣電容器的第一板之間的信號路徑中的第二信號路徑開關；以及信號處理電路，其用于形成取樣到所述第一取樣電容器上的信號與取樣到所述第二取樣電容器上的信號之間的差。
2.如權利要求1所述的取樣電路，其中所述第一取樣電容器的電容與所述第二取樣電容器的電容不同。
3.如權利要求1所述的取樣電路，其中所述第一取樣電容器的所述電容是所述第二取樣電容器的所述電容的N倍，所述第二開關的阻抗是所述第一開關的阻抗的Μ倍，并且其中Μ大致上等于Ν2。
4.如權利要求3所述的取樣電路，其中所述第一開關和第二開關由晶體管形成，并且當比較所述第一開關和第二開關的所述晶體管的寬度除以長度的縱橫比時，所述第一開關的所述晶體管或每個晶體管具有的縱橫比是所述第二開關的所述晶體管或每個晶體管的Μ倍。
5.如權利要求1所述的取樣電路，其中所述第一開關和第二開關為傳輸門開關。
6.如權利要求1所述的取樣電路，其中所述第一信號路徑進一步包括:第二開關，其用于選擇性地將所述第一取樣電容器的所述第一板連接至接地或至偏置電壓或至基準電壓；第三開關，其用于將所述第一取樣電容器的第二板連接至接地或至偏置電壓；以及第四開關，其用于將所述第一取樣電容器的所述第二板連接至所述信號處理電路的加法輸入端。
7.如權利要求6所述的取樣電路，其中所述第二信號路徑進一步包括:第二開關，其用于選擇性地將所述第二取樣電容器的所述第一板連接至接地或至偏置電壓或至基準電壓；第三開關，其用于將所述第二取樣電容器的第二板連接至接地或至偏置電壓；以及第四開關，其用于將所述第二取樣電容器的所述第二板連接至所述信號處理電路的減法輸入端。
8.如權利要求6所述的取樣電路，其中所述第二開關可操作地將所述第一取樣電容器的所述第一板連接至用作模擬數(shù)字轉換的一部分的基準電壓，或者其中提供至少一個額外開關來將所述第一取樣電容器的所述第一板連接至所述基準電壓或至用作模擬數(shù)字轉換的一部分的另一基準電壓。
9.如權利要求1所述的取樣電路，其中所述處理電路為運算放大器或比較器。
10.如權利要求1所述的取樣電路，其中所述第一取樣電容器的所述電容等于所述第二取樣電容器的所述電容，并且所述信號處理電路輸出對誤差電壓的估算。
11.如權利要求1所述的取樣電路，其中所述第一開關包括并聯(lián)連接并且共享漏極或源極區(qū)域的至少兩個NMOS晶體管。
12.如權利要求1所述的取樣電路，其中所述第一開關包括并聯(lián)連接并且共享漏極或源極區(qū)域的至少兩個PMOS晶體管。
13.如權利要求1所述的取樣電路，其中所述第二開關包括串聯(lián)連接并且共享摻雜區(qū)域的至少兩個場效應晶體管，所述摻雜區(qū)域充當用于所述串聯(lián)連接的晶體管中的一個的漏極和用于所述串聯(lián)連接的晶體管中的第二個的源極。
14.如權利要求1所述的取樣電路，其中所述第二開關包括兩組或更多組串聯(lián)連接的晶體管，其中所述第一組晶體管中的一個晶體管和所述第二組晶體管中的一個晶體管共享漏極或源極區(qū)域。
15.如權利要求1所述的取樣電路，其進一步包括額外電容負載，所述額外電容負載連接在接地、偏壓或電源電壓與所述第二取樣電容器的所述第一板之間，以便增加流過所述第二信號路徑開關的電流。
16.如權利要求1所述的取樣電路，其中所述第一取樣電容器為第一電容器陣列中的多個取樣電容器中的一個，并且所述第一信號路徑開關為與所述電容器中的多個對應電容器相關聯(lián)的多個開關中的一個。
17.如權利要求16所述的取樣電路，其中所述第二取樣電容器為第二電容器陣列內的多個電容器中的一個，并且所述第二信號路徑開關為與所述第二陣列中的所述電容器中的多個對應電容器相關聯(lián)的所述多個開關中的一個。
18.如權利要求17所述的取樣電路，其中所述第一陣列和第二陣列中的所述多個電容器相對于彼此確定大小，以使得額外電容被加到所述第一陣列中的電容器上，從而補償所述第二陣列的所述電容，以使得當在模擬數(shù)字轉換器內使用所述第一陣列和第二陣列時獲得位試驗值的預定序列。
19.如權利要求3所述的取樣電路，其中取樣到所述第一取樣電容器和第二取樣電容器上的所述信號被轉換成第一數(shù)字值和第二數(shù)字值，并且所述第二數(shù)字值被縮放并且從所述第一數(shù)字值中減去。
20.一種模擬數(shù)字轉換器，其包括至少一個如權利要求1所述的取樣電路。
21.如權利要求20所述的模擬數(shù)字轉換器，其中所述模擬數(shù)字轉換器為SAR轉換器、流水線轉換器、Λ-Σ型轉換器或其組合。
22.一種用于校正取樣網(wǎng)絡中的電壓誤差的方法，所述方法包括:形成兩個取樣網(wǎng)絡，其中電容和開關電阻中的至少一個在一個網(wǎng)絡與另一個網(wǎng)絡之間變化，以使得發(fā)生不同的取樣誤差；以及處理所述不同的誤差以便從取樣結果中估算或去除所述取樣誤差。
23.如權利要求22所述的方法，其中所述第一網(wǎng)絡具有第一取樣電容器，所述第一取樣電容器具有的電容為C，所述第二網(wǎng)絡具有第二取樣電容器，所述第二取樣電容器具有的電容為卩，與所述第一網(wǎng)絡的所述電容串聯(lián)的開關電阻為R，與所述第二網(wǎng)絡的所述電容串Μ聯(lián)的開關的開關電阻大致上為MR，并且Μ大致上等于Ν2。
24.如權利要求22所述的方法，其中所述處理包括將來自所述第二取樣網(wǎng)絡的所述輸出從所述第一取樣網(wǎng)絡的所述輸出中減去。
25.如權利要求22所述的方法，其中取樣到所述第一取樣電容器和第二取樣電容器的所述信號被轉換成第一數(shù)字值和第二數(shù)字值，并且所述第二數(shù)字值被縮放并且從所述第一數(shù)字值中減去。
【文檔編號】H03M1/12GK103684461SQ201310422434
【公開日】2014年3月26日 申請日期:2013年9月17日 優(yōu)先權日:2012年9月21日
【發(fā)明者】C·P·赫里爾, R·馬里諾 申請人:美國亞德諾半導體公司