一種不使用專用引腳的ic的制作方法
【專利摘要】一種不使用專用引腳的IC，提供一個能夠在集成電路上提供多工作狀態(tài)的引腳。耦合到所選引腳的內(nèi)部電路置入一個高阻抗狀態(tài)或基于周期性信號的采樣狀態(tài)，使得終端引腳可以被采樣。采樣信號用來控制電路的運行，如關閉內(nèi)部時鐘將電路置入關閉模式。在該具體例子中，當采樣信號變化時，集成電路退出關閉模式。
【專利說明】—種不使用專用引腳的IC
【技術領域】:
[0001]本發(fā)明涉及執(zhí)行一種集成電路(IC)上的控制功能。特別地，本發(fā)明涉及執(zhí)行IC上的控制功能而不添加專用引腳來執(zhí)行該功能。
【背景技術】:
[0002]下面所述的本發(fā)明應用于一個電荷泵電路；然而，本領域的技術人員將會認識到，本發(fā)明的原理也可以應用到其他集成電路。通過實現(xiàn)一個IC上增加的附加控制功能而不添加額外引腳，本發(fā)明在電路基板上保存了寶貴的空間。
[0003]直流指示電流(直流-直流)轉換電路可以實現(xiàn)使用一個拓撲結構的電感器或一個拓撲結構的電容器(例如，一個電荷泵)。每種類型的轉換器拓撲結構有其自身的優(yōu)點和缺點。拓撲結構的電感器需要較少的電源開關并且比拓撲結構的電容器使用更少的引腳來實現(xiàn)。例如，當拓撲結構的電容器要求至少8個引腳時，轉換電路可以通過使用三個引腳拓撲結構的電感器實現(xiàn)升高四倍的電壓(四重峰)。
[0004]但是，拓撲結構的電感器也有幾個缺點。這些電路的設計比拓撲結構的電容器更復雜，因為除了許多內(nèi)部IC的控制元件還需要大量的外部元件。此外，它們需要磁能存儲，其往往難以穩(wěn)定和輻射EMI的波形。
[0005]拓撲結構的電容器至少需要8個電源開關和8個運行引腳。添加一個控制功能一般會至少增加九個引腳。為避免增加引腳數(shù)和消耗電路基板上額外的空間，本發(fā)明使設計師能夠給IC添加一個控制功能而無需給IC添加額外的引腳。

【發(fā)明內(nèi)容】
:
[0006]因此，本發(fā)明的目標之一是不添加額外的專用引腳使額外的控制功能添加到一個ICo
[0007]本發(fā)明為IC提供一個額外的控制功能，通過分配多個工作狀態(tài)給一個引腳。在一個優(yōu)選的實施例中，四倍電荷泵IC添加了一個關閉控制功能。然而，本領域技術人員將認識到，本發(fā)明可以用在各種電路，比如一個二倍頻器，一個六倍頻器，一個八倍頻器，等等。在電荷泵IC或其他任何IC中，需要維持一個低引腳數(shù)。
[0008]本發(fā)明的技術解決方案:
[0009]根據(jù)本發(fā)明，一個電荷泵電路通常附加兩個端子引腳且提供一個運行狀態(tài)和一個采樣狀態(tài)。時序電路用于提供一個周期性的信號，例如每16個時鐘循環(huán)，其將電荷泵置入連續(xù)周期信號條件下(通常為一個時鐘脈沖)的采樣狀態(tài)。當二倍頻電路處于采樣狀態(tài)時，采樣電路緊接著采樣二倍頻電路的一個引腳。根據(jù)采樣的信號來實現(xiàn)控制功能(例如，關閉)。例如，當在采樣引腳上有一個外部下拉信號時，可以禁用內(nèi)部電路的時鐘從而有效地關閉1C。也可以通過外部下拉信號或任何已知的控制信號來實現(xiàn)控制功能。因此，不增加一個額外專用引腳的關閉控制功能可以添加到一個電荷泵1C。采樣信號可以用來執(zhí)行任意不同的控制功能，如修改穩(wěn)壓器電壓，修改內(nèi)部時鐘頻率或啟動IC的一個輔助功能。[0010]對比專利文獻:CN203167432U —種具有保護控制功能的電路板201320059080.9【專利附圖】

【附圖說明】:
[0011]下面將更詳盡的描述本發(fā)明的上述和其他目的以及優(yōu)點，采取相應的【專利附圖】

【附圖說明】，各元件的參考符號都在圖中標明。
[0012]圖1是一個依照本發(fā)明的一個四倍頻電荷泵的框圖。 [0013]圖2是一個用來實現(xiàn)圖1中電荷泵電路的二倍頻電路圖。
[0014]圖3A和圖3B是圖1中電荷泵電路上一系列邏輯門的電路圖，其用來為圖2中每個二倍頻電路產(chǎn)生控制信號。
[0015]圖4A-C是圖1中采樣電路的電路圖和依照本發(fā)明的時序電路的框圖。
[0016]圖5是一個給圖1的電路提供一個外部下拉信號的電路圖。
[0017]圖6是一個產(chǎn)生時鐘電路的框圖，其可以用來給圖3A，3B和4A的電路提供時鐘信號。
[0018]圖7是用于產(chǎn)生圖1一6的周期性信號(R和RB)的一個觸發(fā)器電路的框圖?！揪唧w實施方式】:
[0019]圖1所示為一個根據(jù)四倍頻電荷泵電路10的電容器，其具有的端子引腳1-8耦合到輸入電壓Vin，輸出電壓Vtjut，外部電容器Cl，C2，C3，Cin和Ctjut,以及接地端GND。
[0020]四倍頻電荷泵IClO包括第一電荷泵電路20，第二電荷泵電路30，比較器電路40，時序電路50，采樣電路70，以及偏置控制電路80。
[0021]第一電荷泵電路20輸入電壓為Vin，其輸出電壓約2倍的Vin且電壓存儲在電容器C2上,記作電壓\2。電壓Vc2,然后輸入到第二電荷泵電路30,其輸出一個電壓約2倍的電壓\2，記作Vtjut。因此，輸出電壓Vtjut約為四倍的輸入電壓Vin。
[0022]比較器40通過與參考電壓Vref比較來調(diào)節(jié)輸出電壓V-。圖1中所示的比較器40，當分壓電壓Vrat大于參考電壓Vref時，通過信號S2禁用時序電路50。圖6中所示，在上面規(guī)定范圍內(nèi)，當輸出電壓過高時,通過關閉振蕩器電路來禁用時序電路50。因此，輸出電壓Vrat保持在電路10運行期間的一個預定范圍內(nèi)。
[0023]分壓電阻Rl，R2耦合到比較器40和Vrat且根據(jù)該電路設計者需要調(diào)節(jié)得到的輸出電壓來選擇。電阻Rl和R2的值也取決于所選參考電壓Vref的值。例如，如果Vref = 1.2伏且預期的Vwt = 3.3伏，那么分壓電阻Rl:R2的比例應該是1.75:1。按照該比例的任意電阻組合可以工作，如Rl=2.1.--旦..R2 = 1.2兆歐。
[0024]采樣電路70，根據(jù)時序電路50產(chǎn)生的信號R和RB采樣端子引腳2。那么在采樣間隔期間，采樣電路70可以根據(jù)輸入到端子引腳2的信號來實現(xiàn)控制功能。時序電路50還產(chǎn)生時鐘信號CLKl和CLK2。下面將更詳細描述這兩個電路和它們的運行。
[0025]第一和第二電荷泵電路20和30的運行如下。
[0026]第一電荷泵電路20 f禹合到內(nèi)部偏置電壓Vib,信號RB,兩個非重疊時鐘信號(信號CLKl和信號CLK2)，輸入電壓Vin和外部電容器Cl。內(nèi)部偏置電壓Vib在偏置控制電路80上產(chǎn)生。偏置控制電路80從輸入電壓Vin，輸出電壓Vtjut和電壓Vc2選擇最高電壓作為Vib來運行。在時序電路50中產(chǎn)生時鐘信號CLKl和CLK2以及信號RB。如圖2所示，使用這些信號分別通過圖3A和3B中的邏輯門來控制所述第一和第二倍頻器。外部電容器Cl通過端子引腳2和3耦合到第一電荷泵電路20。
[0027]如圖2所示，時鐘信號CLKl和CLK2通過在適當?shù)臅r間閉臺和斷開倍頻電路中的電源開關來控制電容器電荷的轉移，從而有效地輸入雙倍電壓到每個倍頻器。當信號CLKl為高電平脈沖且信號RB為高電平時，輸入電壓Vin存儲在電容器Cl上，記作電壓Va。那么當信號CLK2為高電平脈沖I且信號RB為高電平時，電壓Va概括為輸入電壓Vin。因此，從第一電荷泵電路20輸出的電壓約為2倍的輸入電壓。雙倍的電壓存儲在電容器C2記作電壓Ve2并輸入到第二電荷泵電路30。除了電容器C3在第二時鐘信號CLK2期間是用來存儲電壓\2的臨時電壓，第二電荷泵電路30本質(zhì)上和第一電荷泵電路20以相同的方式工作。
[0028]圖2、3A和3B所示為第一和第二電荷泵電路20和30的電路圖。第一電荷泵電路20包括圖2所示的第一倍頻器電路22和圖3A所示的邏輯門電路201 — 218。第二電荷泵電路30包括圖2所示的第二倍頻器電路32和圖3B所示的邏輯門電路301-317。
[0029]如圖2所示，第一倍頻器電路22包括:晶體管N1，N2，N3，N4，P3，P4和偏置控制電路25。偏置控制電路25由晶體管P5，P6和肖特基二極管D1，D2組成，作為晶體管P4的一個偏置控制。信號A耦合到晶體管P3和P4，信號B耦合到晶體管N3和N4，信號C耦合到晶體管NI和N2。貫穿本申請，用“N”前綴指定的晶體管優(yōu)選實施為n-溝道晶體管，而那些用“P”前綴指定的晶體管優(yōu)選為P-溝道晶體管。
[0030]第二倍頻器電路32包括:晶體管N5，N6, N7，P7，P8和偏置控制電路35。偏置控制電路35，由肖特基二極管D3，D4和晶體管P9，PlO組成，給晶體管P8提供偏置控制。信號D耦合到晶體管P7和P8，信號E耦合到晶體管N7且信號F耦合到晶體管N5和N6。
[0031]兩個倍頻器上晶體管優(yōu)選場效應管作為電源開關。晶體管的詳細說明，如尺寸和類型是一個工程設計選項。圖2中晶體管的第一和第二倍頻器分別由圖3A和3B所示的邏輯門提供的信號A，B和C以及信號D，EJP F控制。
[0032]如圖2說明，當信號C為高電平時，晶體管NI和N2導通。當信號A為低電平時，晶體管P3和P4導通，當信號B為高電平時，晶體管N3和N4導通。當信號F為高電平時，晶體管N5和N6導通。當信號E為高電平時，晶體管的N7導通，當信號D為低電平時，晶體管P7和P8導通。下面將更詳細地描述這些控制信號A-F的產(chǎn)生。
[0033]如圖3A所示，控制信號A，B，和C從根據(jù)時鐘信號CLKl和CLK2和周期性信號RB的一系列邏輯門201 — 218中產(chǎn)生，其作為一個覆蓋信號。如上所述，信號A，B和C用于閉合和斷開第一倍頻器電路22上的電源開關。當信號RB為低電平時，它作為在同一時間晶體管N1-N4，P3-P4的覆蓋信號，因此，將第一倍頻器電路22(和第一電荷泵電路20)置入一個高阻抗狀態(tài)進行采樣。
[0034]當信號RB為高電平時，信號CLKl通過反相器鏈202-206產(chǎn)生控制信號C且CLK2通過反相器鏈212-216和212-213,217-218分別產(chǎn)生信號B和A。與非門201，211為控制信號提供正確的極性并且使信號RB或CLKl / CLK2能夠控制信號A，B，和C的極性。因此，當CLKl為高電平時，信號C為高電平，CLK2為高電平時，信號B為高電平且當信號CLK2為聞電平時，/[目號A為低電平。
[0035]控制信號A，B，和C的極性交替出現(xiàn)，因為時鐘信號CLK1，CLK2是非重疊的，其使第一倍頻器電路22能夠正常工作而不會產(chǎn)生高通過量的電流。此時序在CLKl期間將導致Vin存儲在電容器Cl，然后在CLK2期間Vin結合電壓Va有效地使電壓加倍。
[0036]圖2中第二倍頻器電路32上的電源開關是由圖3B所示邏輯門輸出的信號控制，它以上文圖3A所述的那些類似的方式工作，只是在所述實施例中沒有給第二電荷泵電路30提供覆蓋信號(RB)。
[0037]控制信號D，E和F是由圖3B所示的一系列邏輯門從時鐘信號CLKl和CLK2中產(chǎn)生。當信號CLKl為高電平脈沖時，控制信號F導通晶體管N5和N6，所以電壓Ve2存儲在電容器C3記作電壓Vra。當CLK2為高電平脈沖時，晶體管N7由信號E導通且晶體管P7和P8由號號D導通，使電壓\2總計為電壓VC3。因此，電壓Vout約為4倍的電壓Vin。
[0038]如圖3B所示，反相器鏈301—306，311—315和311—314，317-318相對于圖3A所述的邏輯門，在本質(zhì)上以相同的方式工作，只是不提供信號RB。相反地，圖3A的與非門用反相器(301，311)替代以確保信號D，E，和F保持正確的極性。與非門不需要，因為第二電荷泵電路30沒有覆蓋信號。
[0039]圖3A和圖3B中所示的反相器，當信號通過每一個柵極時，可以逐漸變大從而為圖2所示第一和第二倍頻器電路的場效應晶體管提供更好的驅動功能。只要控制信號的極性是正確的，反相器鏈的長度則是一個設計選擇。因此，反相器的精確數(shù)量和大小取決于各種因素，如芯片面積和開關速度。
[0040]圖4A至4C所示為采樣電路70及與其連接的時序電路50。如圖4A所示，時序電路50為采樣電路70提供了周期性信號R且采樣電路70為時序電路50提供了信號SI。當信號R為高電平時，它觸發(fā)采樣電路70從而對引腳2上的信號進行采樣，并且根據(jù)信號D，輸出信號SI，其由采樣信號確定。當信號SI強制為低電平時，通過信號SO禁用時鐘發(fā)生器電路54和時序電路50。當信號R為低電平時，與非門72的輸出(信號SI)始終是高電平，因此該信號沒有禁用時序電路50。
[0041]采樣電路70包括與非門75，電阻RP，晶體管Ql (n-溝道)和P1，單穩(wěn)態(tài)A (圖4B)，單穩(wěn)態(tài)B (圖4C)。單穩(wěn)態(tài)A與電阻Rp并聯(lián)耦合，為電阻gE.兩端產(chǎn)生的上拉電流提供升壓型電流。單穩(wěn)態(tài)B與晶體管Pl并聯(lián)耦合，為節(jié)點D產(chǎn)生的上拉電流提供一個升壓。
[0042]如圖4B所示，單穩(wěn)態(tài)A包括晶體管N12，N13和P12，電阻RA，電容CA和邏輯門71—72。如圖4C所示，單穩(wěn)態(tài)B包括晶體管N14，P13和P14，電阻RB和RD,電容CB以及與非門78。
[0043]如上所述，當信號RB為低電平允許采樣電路70對引腳2上的電壓進行采樣時，信號RB迫使第一電荷泵電路20置入一個高阻抗狀態(tài)。如果在采樣間隔期間，引腳2上沒有出現(xiàn)外部下拉，那么單穩(wěn)態(tài)A通過Rp將引腳2拉至Vin。因此，晶體管Ql保持導通且信號D保持低電平，所以與非門75(信號SI)的輸出為高電平且時鐘發(fā)生器電路54在時序電路50中保持啟用。在圖4B中所示，單穩(wěn)態(tài)B在單穩(wěn)態(tài)A之后通過信號B啟動，其從與非門71輸出。單穩(wěn)態(tài)B嘗試迫使晶體管Ql進入關閉狀態(tài)，但當沒有出現(xiàn)外部下拉時，晶體管Ql壓制單穩(wěn)態(tài)B，因此保持導通從而信號SI保持高電平。
[0044]對引腳2進行采樣時，如果在其上面出現(xiàn)一個外部下拉，那么單穩(wěn)態(tài)A不可以將引腳2拉高，因為外部下拉壓制單穩(wěn)態(tài)A且保持引腳2為低電平(S卩，拉至地面)。因此，將關閉晶體管Q1。單穩(wěn)態(tài)B被信號B啟動后，它將驅動晶體管P1，由于晶體管Ql被關閉，迫使信號D為高電平。由于信號D為高電平且信號R為高電平，與非門75的信號SI為低電平且時序電路50中的時鐘發(fā)生器電路54被禁用。
[0045]當時序電路50中的時鐘發(fā)生器電路54被禁用時，不產(chǎn)生信號CLKl和CLK2且功能性地關閉第一和第二電荷泵。時序電路50保持禁用狀態(tài)，直到外部下拉從引腳2中移除。當外部下拉移除時，電阻Rp提供一個微弱的上拉電流使晶體管Ql導通。當出現(xiàn)外部下拉時，電阻Rp兩端提供的上拉電流不能將晶體管Ql導通，因為電阻RE適用于外部下拉電路，在如圖5示出，遠小于電阻RP。因此，電阻Rp兩端產(chǎn)生的任何電流被啟動時，可以通過外部下拉電路流向地面。
[0046]當信號R為高電平時，如圖4B所示，單穩(wěn)態(tài)A為電阻Rp兩端的上拉電流提供額外的電流升壓，由于在采樣間隔期間，電阻Rp產(chǎn)生的電流太弱以至于不能自動回轉內(nèi)部電容。單穩(wěn)態(tài)A是一種n-溝道單穩(wěn)態(tài)，其相比于P-溝道單穩(wěn)態(tài)實現(xiàn)了更快和更牢固的轉換，如單穩(wěn)態(tài)B。單穩(wěn)態(tài)B的設計使它不能在采樣間隔期間借助外部下拉信號壓制晶體管Q1。這些單穩(wěn)態(tài)不要求實現(xiàn)本發(fā)明，因為可以產(chǎn)生更大的上拉電流，但是，這將增大該裝置的靜態(tài)電流，其不是優(yōu)選的。
[0047]如圖4B所示，當信號R為高電平時，啟動單穩(wěn)態(tài)A。如果信號R為高電平，則晶體管P12關閉且晶體管N12導通，從而使電容器Ca通過電阻Ra放電強制非門71的輸出(信號B)在持續(xù)放電的時間內(nèi)為低電平。持續(xù)放電的時間被定義為Ra與Ca的比值(例如，300毫微秒)，其可以根據(jù)需要進行調(diào)整。因此，當信號B為低電平時，晶體管N13導通且在采樣期間，引腳2拉至Vin保持晶體管Ql導通，除非有外部下拉出現(xiàn)。如果有一個外部下拉出現(xiàn)，則單穩(wěn)態(tài)A不能克服外部信號且將引腳2拉至Vin，所以如上所述，晶體管Ql關閉。
[0048]當信號R為低電平時，晶體管N12關閉且晶體管P12為導通，因此，與非門71的輸出強制為高電平，反相器72的輸出是為低電平，以至于晶體管N13，關閉且引腳2通過晶體管N13沒有拉至Vin。在這一段時間中，如上所述，第一電荷泵20所使用的引腳2，使Vin加倍。
[0049]如圖4C所示，當單穩(wěn)態(tài)B啟動時，它為節(jié)點D處的上拉電流提供額外的電流升壓。單穩(wěn)態(tài)B是上升沿觸發(fā)且由來自單穩(wěn)態(tài)A的信號B啟動。當信號R為高電平時，信號B從低電平到高電平的轉換作為電容器Ca在電阻Ra兩端放電。單穩(wěn)態(tài)B在信號B轉換為高電平的基礎上啟動。單穩(wěn)態(tài)B被設計成一個P-溝道單穩(wěn)態(tài)，當單穩(wěn)態(tài)B啟動時，其嘗試將電壓D拉至電壓Vib。
[0050]當信號B為高電平時，晶體管N14導通且晶體管P13關閉，從而使電容器Cb在電阻&兩端放電。與非門78的輸出保持低電平持續(xù)放電一段時間，將晶體管P14導通并且嘗試將電壓D拉至電壓Vib。電阻Rd用來削弱在節(jié)點D處的上拉電流。信號D將保持低電平，只要晶體管Ql導通，由于晶體管Ql可以匯集單穩(wěn)態(tài)B產(chǎn)生的所有電流。當然，如果晶體管Ql關閉，則電壓D上拉至電壓Vib且該電路的運行如上文所述。
[0051 ] 單穩(wěn)態(tài)B只在信號B，所以當信號B為低電平時或當信號B的
電平一直比電容器Cb與電阻器Rb比值定義的時間高時，在電阻Rd兩端沒有產(chǎn)生上拉電流。
[0052]使用這些單穩(wěn)態(tài)電路的一個目標是在采樣期間保持低的上拉電流，以至于電流不會穿過整個外部下拉電路，流到地面而被浪費，在圖5中示出。在臨界時刻，微弱的內(nèi)部上拉電流結合該單穩(wěn)態(tài)電流升壓使該電路在關閉狀態(tài)下具有低靜態(tài)電流。
[0053]如圖5所示，外部下拉信號由場效應晶體管El (n-溝道)和下拉電阻Re提供。如果晶體管El由信號T導通，則電阻Re導致穿過晶體管El的引腳2被拉低(8卩，接地)，這便導致信號SI變?yōu)楦唠娖剑虼私脮r鐘發(fā)生器電路54從而不會產(chǎn)生信號CLKl和CLK2。當引腳2在采樣間隔期間被拉低，電路10的內(nèi)部時鐘被禁用，電路10，包括第一電荷泵電路20和第二電荷泵電路30關閉，直到外部下拉移除。
[0054]如圖4A所不，時序電路50包括:反相器151-156,或非門160,電容器Cs,時鐘發(fā)生器電路54(在圖6中示出)和分頻電路52(在圖7中示出)。邏輯門151-156，160和電容器Cs用作一個延遲電路，并產(chǎn)生SO信號和RESET信號。RESET信號將分頻52中的計數(shù)器清零。SO信號被兩個反相器和Cs (與RESET信號相比)延遲，以確保分頻器52在時鐘發(fā)生器電路54開始生成脈沖之前復位。因此，所有的脈沖由分頻器電路52進行計數(shù)并且可以準確地控制周期性信號R和RB的產(chǎn)生。
[0055]如上所述，時序電路50可以由來自采樣電路70的信號SI或來自比較器40的信號S2的信號關閉(即，禁用)。或非門160允許時序電路50由信號SI或S2兩者中任何一個來控制。
[0056]圖6所示的框圖闡明了時鐘發(fā)生器電路54的一種可能的配置。在圖6中，時鐘發(fā)生器電路54由二相時鐘發(fā)生器電路56和振蕩器電路9組成。能夠產(chǎn)生振蕩波形(信號C)的任意電路可以用作振蕩器電路58。振蕩電路58通過反相器55也產(chǎn)生時鐘信號CB。如圖7所示，信號C和CB用作時序信號產(chǎn)生信號R，RB。圖7所示的計數(shù)觸發(fā)器161—65，不能承受顯著的非重疊信號C及CB或者它們將產(chǎn)生虛假脈沖且觸發(fā)器提供的計數(shù)將是錯誤的。
[0057]信號C也輸入到二相時鐘發(fā)生器電路56,其從振蕩信號C中生成非重疊時鐘信號CLKl和CLK2。時鐘信號CLKl和CLK2必須是非重疊的以避免在倍頻器中產(chǎn)生大流量電流。生成這兩個非重疊時鐘信號的幾種方法在本領域中是已知的，并且其中任何方法可用于實現(xiàn)本發(fā)明。
[0058]如圖7所示，分頻器電路52是由四個計數(shù)觸發(fā)器161—164和邏輯門165—169組成。四個計數(shù)觸發(fā)器161 —164用于每16個時鐘脈沖產(chǎn)生周期性信號R和RB。每個計數(shù)觸發(fā)器可以削減時鐘信號的一半頻率，從而使用四個觸發(fā)器導致每隔16個脈沖(24=16)產(chǎn)生周期性信號R和RB。當與非門165的四個輸入在同一時間都為高電平時，它將每16個周期提供一個低脈沖。因此，信號R變?yōu)楦唠娖角倚盘朢B在反相器166—169的輸出的基礎上變?yōu)榈碗娖健?br> [0059]當信號RB為低電平時，由于它將第一電荷泵電路20置入關閉狀態(tài)，如上所述，這往往優(yōu)先產(chǎn)生。然而，引腳2必須以一定的頻率進行檢查，所以必須定期產(chǎn)生周期性信號R和RB。因此，從工程角度綜合考慮出來的折衷方案是對電荷泵10每16個周期進行采樣。不過周期性信號R和RB也可以根據(jù)設計的選擇每8個，32個或者其它時鐘周期產(chǎn)生。
[0060]計數(shù)觸發(fā)器的操作和設計在本領域中是已知的。分割一個時鐘信號的其它已知的方法可以用在本發(fā)明中周期性的產(chǎn)生信號。
[0061]如上所述的優(yōu)選實施例是針對一個電荷泵電路而言；然而，本發(fā)明可以用于任何帶有一個內(nèi)部時鐘的電路上，以便在電路中限制引腳的數(shù)目有必要的實現(xiàn)額外的控制功能。此外，采樣的控制信號可以實現(xiàn)為一個上拉或其他任何指定信號，并不限定于一個外部下拉。在本【技術領域】的技術人員將會發(fā)現(xiàn)，本發(fā)明還可以由不同于所述實施例來實現(xiàn)，為說明起見，本發(fā)明不受限制，只受本發(fā)明的權利要求所限制。
【權利要求】
1.一種不使用專用引腳的1C，其特征是:一種具有一個多工作狀態(tài)引腳的集成電路，一個內(nèi)部電路連接的多工作狀態(tài)引腳，該內(nèi)部電路根據(jù)集成電路中內(nèi)部信號從一個運行狀態(tài)設置到一個采樣狀態(tài)；當內(nèi)部電路設置到采樣狀態(tài)能夠使集成電路的控制功能不增加一個專用引腳的時候，采樣電路為一個由集成電路外部源提供的輸入信號采樣多工作狀態(tài)引腳；所述的內(nèi)部電路是一個電荷泵。
2.根據(jù)權利要求1所述的一種不使用專用引腳的1C，其特征是:還包括一個時鐘電路，在采樣信號的基礎上禁用并將集成電路置入關閉模式；所述信號在一個預定時間表上產(chǎn)生，其設置內(nèi)部電路為采樣狀態(tài)；該預定時間表是一個設定的時間段。
3.根據(jù)權利要求2所述的一種不使用專用引腳的1C，其特征是:當采樣信號跨越設定的閾值時，該電路啟動；所述內(nèi)部電路保持在采樣狀態(tài)，直到時鐘電路啟動；所述用于禁用時鐘電路的采樣信號是一個外部下拉和上拉信號；該時鐘電路產(chǎn)生多個非重疊時鐘信號。
4.根據(jù)權利要求1所述的一種不使用專用引腳的1C，其特征是:所述的控制功能選自一組關閉，修改穩(wěn)壓器電壓，修改內(nèi)部時鐘頻率和實現(xiàn)一個集成電路的輔助功能；所述內(nèi)部電路的采樣狀態(tài)是一個高阻抗狀態(tài)。
5.根據(jù)權利要求1所述的一種不使用專用引腳的1C，其特征是:一種具有控制功能的集成電路，包括:具有至少一個倍頻器電路的一個電荷泵，具有運行和采樣狀態(tài)以及第一和第二端子的倍頻器電路；將倍頻器電路從運行狀態(tài)設置到根據(jù)一個周期性信號的采樣狀態(tài)的一個時序電路；當倍頻器電路進入采樣狀態(tài)時，采樣電路采樣第一或第二端子其中的一個，當所選外部輸入信號從一個外部源到集成電路出現(xiàn)在采樣端子上時，實現(xiàn)集成電路的控制功能；所述集成電路的控制功能由采樣電路實現(xiàn)，該采樣電路禁用集成電路的定時器電路；該控制功能是一種關閉控制功能。
6.根據(jù)權利要求1所述的一種不使用專用引腳的1C，其特征是:一種具有一個多工作狀態(tài)引腳的集成電路，其作為一個四倍頻電荷泵且能夠至少執(zhí)行一個控制功能，該集成電路最多含有8個端子并且 包括:一個四倍頻電荷泵電路，它包括一個第一泵電路和一個第二泵電路，第一泵電路具有運行和采樣狀態(tài)；最多8個端子包括一個用于接收一個輸入的輸入端，接地端子，第一和第二端子耦合到第一泵電路，第三和第四端子耦合到第二泵電路，第五端子耦合到第一泵電路的輸出端，第二泵電路的輸入端和一個外部存儲電容器，以及一個輸出端；將第三和第四端子從運行狀態(tài)設置到根據(jù)一個周期性時鐘信號的采樣狀態(tài)的一個時序電路；一個采樣電路，當?shù)谝槐秒娐愤M入采樣狀態(tài)時，采樣第一和第二端子從外部源到集成電路的輸入信號并且根據(jù)出現(xiàn)在采樣端子上的輸入信號而導致集成電路的控制功能運行。
7.根據(jù)權利要求6所述的一種不使用專用引腳的1C，其特征是:所述集成電路的控制功能由采樣電路實現(xiàn)，其根據(jù)集成電路置入關閉模式的采樣信號來禁用時序電路；當一個外部下拉信號出現(xiàn)在采樣端子上時，所述電路置入關閉模式。
8.根據(jù)權利要求1所述的一種不使用專用引腳的1C，其特征是:一種集成電路，其作為一個四倍頻電荷泵且能夠以8個端子至少執(zhí)行一個控制功能，該電路包括:一個四倍頻電荷泵電路，它包括一個第一泵電路和一個第二泵電路，第一泵電路具有運行和采樣狀態(tài)；至少一個用于接收一個輸入的輸入端，一個接地端子，第一和第二端子稱合到第一泵電路，第三和第四端子耦合到第二泵電路，第五端子耦合到第一泵電路，第二泵電路和一個外部存儲電容器，以及一個輸出端；將第一泵電路從運行狀態(tài)設置到根據(jù)一個周期性時鐘信號上采樣狀態(tài)的一個時序電路；一個采樣電路，當?shù)谝槐秒娐愤M入采樣狀態(tài)時，采樣第一和第二端子從外部源到集成電路的輸入信號并且根據(jù)出現(xiàn)在采樣端子上的輸入信號而導致集成電路的控制功能運行；所述的輸入端，輸出端，接地端和第一至第五端共同用于實現(xiàn)具有額外控制功能的四倍頻電荷泵電路的外部元件中不超過8個不同節(jié)點的連接。
9.根據(jù)權利要求8所述的一種不使用專用引腳的1C，其特征是:當一個外部下拉信號通過禁用時序電路來將集成電路置入關閉模式，出現(xiàn)在采樣端子上時，所述的集成電路的控制功能 運行。
【文檔編號】H03B19/14GK103633942SQ201310606709
【公開日】2014年3月12日 申請日期:2013年11月26日 優(yōu)先權日:2013年11月26日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司