一種對控制輸出級無功電流產生偏置電壓的電路的制作方法
【專利摘要】一種對控制輸出級無功電流產生偏置電壓的電路，提供了軌對軌輸出級，該輸出級可以抵消用于輸出級的晶體管的跨導中的非線性成份，這就允許輸出級中的無功電流受控于外部電流源和裝置規(guī)格比，并且使得輸出級中的無功電流能夠獨立于制造工藝、溫度和電源電壓而得以維持。輸出級接收來自外部電源的輸入信號和偏置電壓，相應地產生一個將電流供給負載的推動電流和一個從負載引出電流的牽引電流。當推動電流和牽引電流相匹配時，輸出級就可以被稱為“無功”。偏置電壓控制無功電流。通過模擬使用相似元件的輸出級所產生的電壓和電流，偏置電壓生成電路就會提供一個偏置電壓，使得無功點能夠獨立于制造工藝、溫度和電源電壓而得以維持。
【專利說明】一種對控制輸出級無功電流產生偏置電壓的電路
【技術領域】:
[0001]本發(fā)明涉及到提供軌對軌輸出級的電路和方法。更特別的是，本發(fā)明涉及到軌對軌輸出級的電路和方法，該輸出級能夠在不使用反饋的情況下提供高線性度，在其跨導中提供高線性度，能考慮到由設計者控制的無功電流，并且能提供那些由設計者控制的，不受制造工藝、溫度和電源電壓影響的無功電流。
【背景技術】:
[0002]軌對軌輸出級在現有技術中被廣泛熟知。典型的軌對軌輸出級將兩個極性互補的共源極(或是共射極)晶體管組合在一起，晶體管的漏極(或是集電極)連接在一起，組成一個連接到負載的輸出節(jié)點，晶體管的源極(或是發(fā)射極)連接在一個正向和反向電源電壓上，晶體管的柵極(或是基極)連接在兩個交替來自外部輸入信號的驅動信號上。這些輸出級十分有用，它們最大化電路輸出信號電壓的漂移能力，使之接近電源的極限，并且因此而向給定的噪聲級提供最大的信噪比。
[0003]但是，許多已知的提供軌對軌輸出級的電路和方法展示了非線性輸入到輸出的轉移特性。這些非線性輸入到輸出特性通常會引起信號的失真，尤其是在有限的回路增益可以通過負反饋來修正輸出級非線性度的高頻情況下。因此，不使用反饋就在這些輸出級中提供高線性度是十分需要的。
[0004]在軌對軌輸出級中，通常還需要維持一個已知的、流過輸出級每個晶體管的無功電流。無功電流是當輸出級既不向連接在輸出節(jié)點的負載注入電流，也不從該負載吸收電流時，晶體管中流過的電流。通過維持輸出級晶體管中的無功電流，輸出級中的交越失真就能保持在最小值。但是，因為應用于輸出級的元件的制造工藝、溫度和電源電壓的變化，該無功電流是很難控制的。

【發(fā)明內容】
:
[0005]根據上面所述，本發(fā)明的一個目的是提供達到高線性度的軌對軌輸出級。
[0006]本發(fā)明的另一個目的是提供在跨導中達到高線性度的軌對軌輸出級。
[0007]本發(fā)明的另一個目的是提供考慮到設計者控制的無功電流的軌對軌輸出級。
[0008]本發(fā)明的另一個目的是提供不使用反饋就達到高線性度的軌對軌輸出級。
[0009]本發(fā)明的另一個目的是提供允許無功電流獨立于制造工藝、溫度和電源電壓的軌對軌輸出級。
[0010]本發(fā)明的技術解決方案:
[0011]根據本發(fā)明，可以提供達到這些或其他目的的軌對軌輸出級的電路和方法。更特別的是，本發(fā)明的電路和方法提供的軌對軌輸出級消除了輸出級晶體管跨導中固有的非線性度，允許輸出級中無功電流受控于電流源和裝置規(guī)格比，并且使得輸出級中的無功電流能夠獨立于制造工藝、溫度和電源電壓而得以維持。
[0012]一般來說，在功能水平上，根據本發(fā)明構成輸出級包括一個雙晶體管補充支路，一個電流鏡電路和一個輸出驅動電路。這些電路都是安排好的，這樣，一個輸入信號供給雙晶體管補充支路和輸出驅動電路。還有一個偏置電壓連在雙晶體管補充支路上。雙晶體管補充支路和輸出驅動電路還有可能被連接在電壓源上。雙晶體管補充電路驅動電流鏡電路。電流鏡電路還連在另一個電壓源上。電流鏡電路和輸出驅動電路共用一個連接在負載上的端子。該負載還連在接地端上，該接地端通常具有的電勢為由兩個電壓源提供的電壓之差。
[0013]在操作中，根據本發(fā)明構成的首選輸出級從外部電源接收一個輸入信號，從偏置發(fā)生器接收一個偏置電壓，該過程所述如下。輸出驅動器會產生一個推動電流供給負載，來響應上述輸入信號。雙晶體管補充支路會將支路電流供給電流鏡，來響應由上述輸入信號和偏置電壓產生的電壓差值。與該支路電流相稱的是，電流鏡之后從負載中牽引出牽引電流。當由輸出驅動器供給負載的推動電流與從負載中牽引入電流鏡的牽引電流相匹配時，因為負載中流動的凈電流為零，所以輸出級就被稱為“無功”。負載電路對輸入信號電壓的相應通常被稱為跨導。
[0014]當輸出驅動器至少提供一些推動電流，電流鏡至少牽引一些牽引電流，本發(fā)明的輸出級就會提供一個大致線性的跨導。該線性跨導由輸出級接收，輸出級與推動路徑跨導的非線性成分相匹配，并且有一定的消除，與牽引路徑跨導的非線性成分相匹配。當提供一個足夠強的電壓作為輸入信號，推動電流或牽引電流中的一個就會停止流動。一旦兩者中的一個停止流動，輸出級就會停止消除輸出信號的非線性成分，取而代之的是進入功效得到改善的AB類操作。
[0015]本發(fā)明的輸出級還可能包含偏置電壓發(fā)生電路，以此來產生可以用作輸出級偏置電壓的電壓。該偏置電壓發(fā)生電路通過模擬由輸出級工作在無功點時產生的晶體管電壓電流，來產生所需要的偏置電壓。因此，輸出級中的無功電流就可以根據裝置規(guī)格比和參考電流源進行設置。偏置電壓發(fā)生電路為軌對軌輸出級產生偏置電壓，這樣，所需的無功電流就會在輸出級中產生，并且獨立于綜合電路的制造工藝、溫度和電源電壓。
[0016]對比專利文獻:CN201430578U偏置電壓電路和電子設備200920146151.2
【專利附圖】

【附圖說明】:
[0017]本發(fā)明的上述以及其他目的和優(yōu)點在接下來有詳細的描述，并結合相關圖示，其中參考特性指的是全篇的元器件，其中:
[0018]圖1所示為軌對軌輸出級中一對輸出晶體管的已知結構的示意圖；
[0019]圖2所示為根據一個本發(fā)明的軌對軌輸出級的說明性實例的示意圖；
[0020]圖3所示為說明圖2中輸入信號Vin與推動電流Ip、牽引電流In和輸出電流Itot間的電壓電流關系的曲線圖；
[0021]圖4所示為根據本發(fā)明的軌對軌輸出級的第二說明性實例的示意圖，該輸出級的輸入信號驅動一個NMOS場效應晶體管(FET)；
[0022]圖5所示為根據本發(fā)明的軌對軌輸出級的第三說明性實例的示意圖，該輸出級將雙極型晶體管(BJT)組合在一起；
[0023]圖6所示為一個根據本發(fā)明的提供所需偏置電壓(Vbias)的偏置電路的說明性實例的示意圖?！揪唧w實施方式】:
[0024]根據本發(fā)明，提供軌對軌輸出級的電路和方法顯而易見。本發(fā)明的軌對軌輸出級可以通過匹配和消除輸出級晶體管中固有的大信號跨導的非線性度，在不使用反饋的情況下，獲得高線性度。這些軌對軌輸出級中無功電流的設計控制，通過從裝置規(guī)格比和參考電流中獲得無功電流得以促進。
[0025]為了概念上的方便，飽和FET的電流電壓方程在這里用約定的閾值電壓表示，其中閾值電壓參數(“VT”)對N溝道增強型和P溝道增強型的FET都有積極作用。此外，沒有被表示為一對端子間的電壓，是參照不必要標出的接地端的。
[0026]圖1展示了一個已知的軌對軌輸出級中一對輸出晶體管的結構20。如圖所示，結構20包括PMOS FET22和NMOS FET24，兩者的漏極26和28連在一起，共同接在負載30上，它們的源極32和34分別接在Vdd和Vss (負軌道和正軌道)上，它們的柵極40和42分別連接在P驅動輸入44和N驅動輸入46上。負載30接地，其電勢通常介于Vdd和Vss。為了驅動結構20的晶體管,負載30中會產生一個電流,驅動電壓必須適用于輸入端44和46。當驅動電壓加在輸入端44上，FET22的源極到柵極電壓(Vse)超出其PMOS閾值電壓(Vtp)J^極26就會有電流流出。該電流由FET22的源極到柵極電壓控制。當驅動電壓加在輸入端46上，FET24的柵極到源極電壓(Ves)超出其NMOS閾值電壓(Vtn)，漏極28就會有電流流入。該電流由FET24的源極到柵極電壓控制。
[0027]負載30中，由FET22和24產生的總電流為流出漏極26和流入漏極28電流之差。因此，當流出漏極26的電流超過流出漏極28的電流，負載30就會有電流流出并流向地31。當流出漏極26的電流小于流入漏極28的電流，負載30上就會流過來自地31的電流。最終，當流出漏極26的電流等于流出漏極28的電流，輸出級就被認為處在其無功點，沒有電流流過負載30。在無功點處，流出漏極26的電流和流入漏極28的電流被稱作FET22和24的無功電流(Iq)。`
[0028]圖2展示了根據本發(fā)明的，提供高線性度和設計者可控的無功電流的電流。如圖所示，輸出級60包括一個PMOS FET62和一個NMOS FET64，它們的漏極連接在一起，并接在負載66上，它們的源極分別接在Vdd和Vss上。NMOS FET72也包含一個輸出級，并且與NMOSFET64組成了一個電流鏡74，NM0S FET76和NMOS FET78—起組成了一個雙晶體管補充支路80。FET64的柵極連接在FET72的柵極和漏極以及FET78的漏極上。FET72的源極接在Vss上。FET78的源極和體端(為了消除襯底效應)連接在FET76的源極上。FET76的漏極接在Vdd上。PMOS FET62和NMOS FET76的柵極由Vin驅動，PMOS FET78的柵極連接在Vbias上。
[0029]電流鏡74是用于在其末端返回一個接近其輸入電流I1M倍電流In，NM0S FET64很好地由M個相同的NMOS FET72并聯(lián)構成，并且放置在與FET72極為靠近的地方，這樣能使溫度差異最小化。
[0030]為了說明起見，圖2和之后的圖4、5、6展示了基于N阱COMS制造工藝制成的集成電路的例子。因此，在這些圖中，所示的集成電路的P型基底暗中與Vss連接，在阱(“襯底”)連接沒有明確展示出的PMOS晶體管中，襯底就連接在Vdd上。圖2中，FET78的體端連接在源極端，消除了 FET78達到閾值電壓時襯底-源極電壓的影響。這里描述的所有電路在應用中也可以使用P井或其他CMOS工藝，或是根據本發(fā)明的，具有與圖中不同的PMOS襯底連接的N井工藝。[0031]盡管電路60使用了 PMOS和NMOS FET62、64、72、76和78，但人們會發(fā)現這些元件可以用不同極性的FET、具有相同或是不同極性的BJT等代替。同樣，盡管沒有說明，但是FET76的漏極電流可以通過在Vdd與FET62源極和FET76漏極結點間插入電阻之類的方法，被恢復并且并入Itm。
[0032]輸出級60的工作過程如下。負載66在由Vin和Vbias提供輸入的控制下產生電流1jt。Iqut為推動電流Ip (由FET62漏極提供)和牽引電流In (由FET64漏極提供)之差。就像圖1中FET22漏極流出的電流一樣，電流Ip由Vin直接控制，并且是Vdd和Vin電壓之差的函數。
[0033]不像圖1中FET24漏極流入的電流，流入FET64漏極的電流In不是由單個的、專門的輸入直接控制的。相反，電流In是信號Vin和Vbias之和的函數。根據Vin和Vbias處的電壓，電流I1流過支路80。如下的詳細描述中，支路80的動作類似于一個NMOS FET，其閾值電壓由Vbias控制，跨導因數為FET76和78的結合。電流I1還流過電流鏡74的FET72。根據電流鏡74的電流比，電流In以流過FET72的電流I1的M倍的速率流入FET64的漏極。
[0034]圖3展示了本發(fā)明高線性度的以及設計者可控的無功電流的性能。圖3展示了作為Vin (圖2)處輸入信號的函數的電流IP、IdP Itot。從圖3中可以看出，Ip和In在輸入電壓范圍內表現為非線性。因為圖2中每個FET在開啟時都工作在飽和狀態(tài)，電流Ip和In就具有平方律關系。對于NMOS FET，例如圖2中的FET64來說，該平方律關系在算術上近似為:
In = KA.(VGSN — Vrx)2 (1)，其中In為圖2中定義的NMOS FET的漏極電流，Kn為跨導因
數，VesN為柵極-源極電壓，Vtn為閾值電壓。對于PMOS FET0例如圖2中的FET62來說，使
用之前描述的約定的閾值 電壓，該平方律關系在算術上近似為:Ip = Kp(Vsgp-Vtp)2
(2)，其中Ip為圖2中定義的PMOS FET的漏極電流，Kp為跨導因數，Vsep為源極-柵極電壓，Vtp為閾值電壓。
[0035]為了提高與圖2有關的方程(I)和(2)的精確度，很明顯地，對于PMOS FET62來說，Ip還可以用下面的方程表示:IP = KP(VDD-VIN-VTP)2(3)，或者，方程(3)可以按如下表示:
Ip = KpV^n — IKpVnnVm — ZKpVddVtp 十十十 KpV^p (斗)
[0036]同樣的，要用Vin的形式表示電流In，輸出級60的拓撲結構以及支路80和電流鏡74的特性就需要被考慮在內。第一，觀察輸出級60的拓撲結構，很明顯，FET76的柵極-源極電壓Ves76加上FET78的源極-柵極電壓Vse78等于輸入信號電壓Vin減去偏置電壓VBIAS。該關系可以用下面的方程來表示:Ves76+VS(；78 = Vin-Vbias (5)。
[0037]此外，因為流入FET76漏極的電流Id76與流出FET78漏極的電流Id78相同，I1可以由下面的關系表示山=Id76 = Id78 (6)。
[0038]在平方律關系下，FET76中的電流可以近似于下面的方程:Id76=K76(Ves76-VT76)2(7)。其中K76為FET76的跨導因數，Ves76是柵極-源極電壓，Vt76是閾值電壓。方程(7)還可以被表示為:VGS76=VT76+(ID76/K76)1/2 (8)。
[0039]同樣地，在平方律關系下，FET78中的電流可以近似于下面的方程:ID78 =K78(Vsg78-Vt78)2 (9)。其中K78為FET78的跨導因數，Vse78是源極-柵極電壓，Vt78是閾值電壓。方程(9)還可以被表示為:Vse78 = Vt78十(ID78/K78)1/2 (10)。[0040]結合方程(5)、(6)、(8)和(10)來解I1，很明顯，I1可以用下面的方程來表示=I1 =Kc(Vin-Vbias-V176-Vt78)2 (11)，其中，Kc表示支路80的跨導因數，由下面的方程定義:KC = I/(1/Κ761/2+1/Κ781/2)2 (12)。
[0041]因為In由FET72中電流與電流鏡74的電流比因數M按比例確定，并且因為FET72中的電流等于支路80中的電流I1，所以電流In可以由下面的方程表示:IN = MI1 =MKc(Vin-Vbias-Vt76-Vt78)2 (13)，或者表示為:
【權利要求】
1.一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的電路，當輸入信號等于直流電壓，偏置輸入等于上述偏置電壓時，在無功點就會產生一個無功電流，該電路包括:一個第一電流源，提供與上述無功電流成比例的第一電流；一個晶體管，其上通過第一電流的量至少包括上述第一電流的一部分，控制上述第一電流通過的量來響應輸出電壓，當上述輸出電壓等于上述直流電壓，則晶體管通過的上述第一電流的量就等于上述第一電流；一個電流鏡，電流鏡輸出端上通過的第二電流的量至少包括第二電流的一部分，控制上述第二電流通過的量來響應支路電流；一個第二電流源，產生上述第二電流，與上述無功電流成比例，并且引起輸入電壓的改變來響應上述電流鏡通過的上述第 二電流的量；一個補充支路，其第一輸入端由上述輸入電壓控制，第二輸入端響應上述晶體管正在通過上述第一電流的量是否等于上述第一電流，輸出端產生上述支路電流，其量響應上述支路的第一輸入端和第二輸入端，這樣，當上述支路產生上述支路電流，引起上述電流鏡通過上述第二電流的量等于上述第二電流，以及上述輸入電壓等于上述直流電壓時，則上述偏置電壓就會出現在上述第二輸入端；為具有一個無功點的輸出級產生偏置電壓的方法，當輸入信號等于直流電壓，偏置輸入等于上述偏置電壓時，在無功點就會產生一個無功電流，該方法包括:產生一個第一電流，與上述使用第一電流源的無功電流成比例；在一個晶體管中，通過第一電流的量至少包括上述第一電流的一部分，控制上述第一電流通過的量來響應輸出電壓，當上述輸出電壓等于上述直流電壓，則晶體管通過的上述第一電流的量就等于上述第一電流；在一個電流鏡中，電流鏡輸出端上通過的第二電流的量至少包括第二電流的一部分，控制上述第二電流通過的量來響應支路電流；在一個第二電流源中，產生上述第二電流，與上述無功電流成比例，并且引起輸入電壓的改變來響應上述電流鏡通過的上述第二電流的量；在一個補充支路中，其第一輸入端由上述輸入電壓控制，第二輸入端響應上述晶體管正在通過上述第一電流的量是否等于上述第一電流，輸出端產生上述支路電流，其量響應上述支路的第一輸入端和第二輸入端，這樣，當上述支路產生上述支路電流，引起上述電流鏡通過上述第二電流的量等于上述第二電流，以及上述輸入電壓等于上述直流電壓時，則上述偏置電壓就會出現在上述第二輸入端。
2.根據權利要求1所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的電路進一步包括上述輸出級，上述輸出級產生一個輸出信號，使得負載上加上了一個負載電流，響應上述在信號輸入端接收的輸入信號，該電路包括:一個由上述輸入信號控制的輸出驅動器，至少控制部分上述負載上的負載電流；一個由上述輸入信號和偏置電壓控制的第二補充支路，產生一個第二支路電流；一個由上述第二支路電流控制的第二電流鏡，至少控制部分上述負載上的負載電流；其中，上述輸出驅動器是一個PMOS FET，其具有一個響應上述信號輸入的柵極和一個驅動上述負載中負載電流的漏極；上述輸出驅動器是一個NMOS FET，其具有一個響應上述信號輸入的柵極和一個驅動上述負載中負載電流的漏極；上述驅動器包括:一個NPN型晶體管，其基極對上述信號輸入作出響應，集電極驅動上述負載中的負載電流；一個第一 NPN型晶體管,其基極對上述信號輸入作出響應，一個第二 NPN型晶體管，其基極對上述第一 NPN型晶體管的發(fā)射極作出響應，集電極驅動上述負載中的負載電流；上述輸出級進一步包括:一個PNP型晶體管，其基極對位于上述NPN型晶體管集電極的電壓作出響應，發(fā)射極引起上述NPN型晶體管基極減少對上述輸入信號的響應；上述輸出級進一步包括:一個PNP型晶體管，其基極對位于上述NPN晶體管的集電極作出響應，發(fā)射極引起上述NPN晶體管基極減少對上述輸入信號的響應。
3.根據權利要求1所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的電路進一步包括上述輸出級，上述輸出級產生一個輸出信號使得負載上加上了一個負載電流，響應上述在信號輸入端接收的輸入信號，該電路包括:一個由上述輸入信號控制的輸出驅動器，至少控制部分上述負載上的負載電流；一個由上述輸入信號和偏置電壓控制的第二補充支路，產生一個第二支路電流；一個由上述第二支路電流控制的第二電流鏡，至少控制部分上述負載上的負載電流；其中，上述支路包括:一個具有一個柵極和一個源極的NMOS FET，其柵極對上述信號輸入作出響應，一個具有一個柵極、一個漏極和一個源極的PMOS FET，其柵極對上述偏置電壓作出響應，漏極讓上述支路電流通過，并流向上述電流鏡，源極對上述NMOS FET的源極作出響應；一個具有一個柵極和一個源極的PMOS FET，其柵極對上述信號輸入作出響應，一個具有一個柵極、一個漏極和一個源極的NMOS FET，其柵極對上述偏置電壓作出響應，漏極讓上述支路電流通過，并流向上述電流鏡，源極對上述PMOS FET的源極作出響應；一個具有一個柵極和一個源極的PMOS FET，其柵極對上述信號輸入作出響應，一個具有一個發(fā)射極、一個基極和一個集電極的NPN型晶體管，其發(fā)射極對上述PMOS EFT的源極作出響應，基極對上述偏置電壓作出響應，集電極讓上述支路電流通過，并流向上述電流鏡。
4.根據權利要求1所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的電路進一步包括上述輸出級，上述輸出級產生一個輸出信號使得負載上加上了一個負載電流，響應上述在信號輸入端接收的輸入信號，該電路包括:一個由上述輸入信號控制的輸出驅動器，至少控制部分上述負載上的負載電流；一個由上述輸入信號和偏置電壓控制的第二補充支路，產生一個第二支路電流；一個由上述第二支路電流控制的第二電流鏡，至少控制部分上述負載上的負載電流；其中，上述電流鏡包括:一個具有一個漏極和一個柵極的第一 NMOS FET,其柵極對上述支路的輸出作出響應，一個具有一個漏極和一個柵極的第二 NOMS FET，其漏極驅動上述負載中的負載電流，柵極對上述第一 NM`OS FET的漏極和柵極作出響應；一個具有一個漏極和一個柵極的第一 PMOS FET，其柵極對上述支路的輸出作出響應，一個具有一個漏極和一個柵極的第二POMS FET，其漏極驅動上述負載中的負載電流，柵極對上述第一 PMOS FET的漏極和柵極作出響應。
5.根據權利要求1所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的電路進一步包括一個電容，通過防止振蕩的產生來穩(wěn)定上述電流；為具有一個無功點的輸出級產生偏置電壓的電路進一步包括一個共源共柵晶體管，使得位于上述電流鏡輸出端的電壓得以穩(wěn)定。
6.根據權利要求2所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:上述方法進一步產生一個輸出信號，使得負載上加上了一個負載電流，響應一個在信號輸入端接收的輸入信號，上述方法進一步包括:使用一個輸出驅動器，至少控制部分上述負載中的負載電流，來響應上述輸入信號；在第二補充支路中產生一個第二支路電流，來響應上述輸入信號和上述偏置電壓；使用第二電流鏡，至少控制部分上述負載中的負載電流，來響應上述產生于上述第二支路的第二支路電流；其中，上述輸出驅動器是一個具有一個柵極和一個漏極的PMOS FET，其柵極對上述信號輸入作出響應，漏極驅動上述負載中的負載電流；上述輸出驅動器是一個具有一個柵極和一個漏極的NMOS FET，其柵極對上述信號輸入作出響應，漏極驅動上述負載中的負載電流；一個NPN型晶體管，其基極對上述信號輸入作出響應，集電極驅動上述負載中的負載電流；一個第一 NPN型晶體管，其基極對上述信號輸入作出響應，一個第二 NPN型晶體管，其基極對上述第一 NPN型晶體管的發(fā)射極作出響應，集電極驅動上述負載中的負載電流；上述輸出驅動器進一步包括一個PNP BJT，其基極對位于上述NPN型晶體管集電極的電壓作出響應，發(fā)射極引起上述NPN晶體管基極減少對上述輸入信號的響應；上述輸出驅動器進一步包括一個PNP BJT，其基極對位于上述第二NPN型晶體管集電極的電壓作出響應，發(fā)射極引起上述第一 NPN晶體管基極減少對上述輸入信號的響應。
7.根據權利要求2所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:上述方法進一步產生一個輸出信號，使得負載上加上了一個負載電流，響應一個在信號輸入端接收的輸入信號，上述方法進一步包括:使用一個輸出驅動器，至少控制部分上述負載中的負載電流，來響應上述輸入信號；在第二補充支路中產生一個第二支路電流，來響應上述輸入信號和上述偏置電壓；使用第二電流鏡，至少控制部分上述負載中的負載電流，來響應上述產生于上述第二支路的第二支路電流；其中，上述第二支路包括:一個NMOS FET,其柵極對上述信號輸入作出響應，一個具有一個柵極、一個漏極和一個源極的PMOS FET，其柵極對上述偏置電壓作出響應，漏極讓上述支路電流通過，并流向上述電流鏡，源極對上述NMOS FET的源極作出響應；一個PMOS FET，其柵極對上述信號輸入作出響應，一個具有一個柵極、一個漏極和一個源極的NMOS FET，其柵極對上述偏置電壓作出響應，漏極讓上述支路電流通過，并流向上述電流鏡，源極對上述NMOS FET的源極端作出響應；一個PMOS FET，其柵極對上述信號輸入作出響應，一個具有一個發(fā)射極、一個基極和一個集電極的NPN型晶體管，其發(fā)射極對上述PMOS EFT的源極作出響應，基極對上述偏置電壓作出響應，集電極讓上述支路電流通過，并流向上述電流鏡。`
8.根據權利要求2所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:上述方法進一步產生一個輸出信號，使得負載上加上了一個負載電流，響應一個在信號輸入端接收的輸入信號，上述方法進一步包括:使用一個輸出驅動器，至少控制部分上述負載中的負載電流，來響應上述輸入信號；在第二補充支路中產生一個第二支路電流，來響應上述輸入信號和上述偏置電壓；使用第二電流鏡，至少控制部分上述負載中的負載電流，來響應上述產生于上述第二支路的第二支路電流；其中，上述第二電流鏡包括:一個第一NMOS FET，其柵極對上述支路的輸出作出響應，一個具有一個漏極和一個柵極的第二 NOMSFET,其漏極驅動上述負載中的負載電流，柵極對上述第一 NMOS FET的漏極和柵極作出響應；一個具有一個漏極和一個柵極的第一PMOS FET，其柵極對上述支路的輸出作出響應，一個具有一個漏極和一個柵極的第二 POMS FET，其漏極驅動上述負載中的負載電流，柵極對上述第一 PMOS FET的漏極和柵極作出響應。
9.根據權利要求2所述的一種對控制輸出級無功電流產生偏置電壓的電路，其特征是:為具有一個無功點的輸出級產生偏置電壓的方法進一步包括使用一個電容，通過防止振蕩的產生來穩(wěn)定上述電流；為具有一個無功點的輸出級產生偏置電壓的方法進一步包括使用一個共源共柵晶體管，使得位于上述電流鏡輸出端的電壓得以穩(wěn)定。
【文檔編號】H03K19/0944GK103780247SQ201310611682
【公開日】2014年5月7日 申請日期:2013年11月26日 優(yōu)先權日:2013年11月26日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司