振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種數(shù)控晶體振蕩器的振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)，所述振幅檢測控制電路包括：峰值檢測電路、控制電路和補償輸出電路；峰值檢測電路包括對振蕩器的正向峰值電壓進行檢測得到第一檢測電壓的正向峰值檢測單元、對振蕩器的反向峰值電壓進行檢測得到第二檢測電壓的反向峰值檢測單元和對所述第一檢測電壓進行補償?shù)玫降谌龣z測電壓的補償單元；控制電路對第三檢測電壓和第二檢測電壓進行處理，生成控制電壓；補償輸出電路根據(jù)所述控制電壓生成控制電流，用于控制補償所述數(shù)控晶體振蕩器的震蕩幅度。
【專利說明】振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，尤其涉及一種振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)?！颈尘凹夹g(shù)】
[0002]數(shù)字控制晶體振蕩器(DCXO)電路在現(xiàn)代無線通信芯片系統(tǒng)中得到廣泛應用。通常由以下幾部分組成:提供振蕩所需負阻的振蕩放大器，保證起振的振幅檢測與控制電路，有的設計還會加上溫度補償電路來修正溫度變化帶來的振蕩頻率的漂移。其中，振蕩幅度檢測和控制電路用來保證起振和/或快速的啟動。
[0003]振蕩幅度檢測和控制電路有數(shù)字和模擬兩種常見的實現(xiàn)途徑。數(shù)字實現(xiàn)方式中，通常會要求有額外的時鐘輸入，而因為時鐘域上的延遲無法做到實時的控制，因此會影響電路的可靠性。模擬實現(xiàn)方式中，可提供對振幅的實時控制也不需要有額外的時鐘輸入，但其使用的檢測門限會隨工藝、電源電壓和溫度(PVT)的變化而發(fā)生變化，從而影響電路的可靠性。另外的振幅檢測和控制電路還會弓I入額外的相噪和負載問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)，其中振幅檢測控制電路能夠?qū)φ袷幏糯笃鞯恼鹗幏冗M行穩(wěn)定檢測，并根據(jù)檢測結(jié)果補償數(shù)字控制晶體振蕩器的震蕩幅度，使之恒定，有效的提聞了數(shù)字控制晶體振蕩器電路的可罪性。
[0005]第一方面，本發(fā)明實施例提供了一種數(shù)控晶體振蕩器的振幅檢測控制電路，其特征在于，所述振幅檢測控制電路包括:峰值檢測電路、控制電路和補償輸出電路；
[0006]所述峰值檢測電路包括:
[0007]正向峰值檢測單元，用于對振蕩器的正向峰值電壓進行檢測，得到第一檢測電壓；
[0008]反向峰值檢測單元，用于對振蕩器的反向峰值電壓進行檢測，得到第二檢測電壓；
[0009]補償單元，與所述正向峰值檢測單元相連接，用于對所述第一檢測電壓進行補償，得到第三檢測電壓，所述補償用以在第一檢測電壓中抵消反向峰值檢測單元中引入的第二檢測電壓與反向峰值電壓之間的電壓差；
[0010]所述控制電路用于對所述第三檢測電壓和第二檢測電壓進行處理，產(chǎn)生控制電壓；
[0011]所述補償輸出電路根據(jù)所述控制電壓生成控制電流，用于補償所述數(shù)控晶體振蕩器的震蕩幅度。
[0012]優(yōu)選的，述正向峰值檢測單元具體包括:第一 N型金屬-氧化物-半導體NMOS晶體管Ml、直流偏置電路和第一電容Cl ；
[0013]其中，所述直流偏置電路具體包括:第一電流源、偏置反饋電路、和電流鏡；
[0014]所述第一電流源用于向所述電流鏡提供恒定的第一電流Il ；[0015]所述偏置反饋電路用于向所述電流鏡提供工作電壓；
[0016]所述第一 NMOS晶體管的柵極接入振蕩放大器輸出信號；
[0017]所述第一電容Cl的兩端分別連接所述第一 NMOS晶體管Ml的源極和地；
[0018]所述電流鏡具體包括第二 NMOS晶體管M6和第三NMOS晶體管M5，所述第二 NMOS晶體管M6和第三NMOS晶體管M5共柵共源連接，所述第二 NMOS晶體管M6為所述電流鏡的輸入端，與所述第一電流源串聯(lián)連接，所述第一 NMOS晶體管Ml與所述第三NMOS晶體管M5串聯(lián)連接，為所述電流鏡的輸出端；其中，所述偏置反饋電路為第二 NMOS晶體管M6和第三NMOS晶體管M5共柵端提供導通電壓，所述偏置反饋電路為第二 NMOS晶體管M6和第三NMOS晶體管M5按第一比例匹配，以使所述流過第三NMOS晶體管M6和第一 NMOS晶體管M5的第二電流與所述第一電流具有第一比例關(guān)系；
[0019]所述第一 NMOS晶體管Ml的源極為正向峰值檢測單元的輸出端，輸出第一檢測電壓。
[0020]進一步優(yōu)選的，所述偏置反饋電路具體包括:第一運算放大器和第四NMOS晶體管M7 ；
[0021]所述第一運算放大器的正向輸入端接入?yún)⒖茧娐冯妷?，反向輸入端接入第四NMOS晶體管M7的源極的輸出電壓，輸出端連接第四NMOS晶體管M7的柵極，通過所述第一運算放大器的增益控制所述第四NMOS晶體管持續(xù)導通，以使所述第一電流源的電流Il經(jīng)所述第四NMOS晶體管M7后輸入所述第二 NMOS晶體管M6的漏極。
[0022]優(yōu)選的，所述補償單元具體包括:第一 PMOS晶體管M2和第二電流源;所述反相峰值檢測單元具體包括:第二 PMOS晶體管M3、第三電流源Itlb和第二電容C2 ；
[0023]第二電流源Itla串接在第一 PMOS晶體管M2的源極，向第一 PMOS晶體管M2提供恒定的導通電流IQa ;第三電流源Itlb串接在第二 PMOS晶體管M3的源極，向第二 PMOS晶體管M3提供恒定的導通電流Iffl3 ;其中，控制第二電流源Itla、第三電流源Itlb，使流過所述第一PMOS晶體管M2的電流與流過所述第二 PMOS晶體管M3的電流相等，以使第一 PMOS晶體管M2的導通壓降Ves2與第二 PMOS晶體管M3的導通壓降Ves3相同；
[0024]第一 PMOS晶體管M2的柵極接入所述正向峰值檢測單元輸出的第一檢測電壓，源極與控制電路的一個輸入端相連接；第二 PMOS晶體管M3的柵極接入輸入振蕩放大器輸出信號，源極與控制電路的另一個輸入端相連接；所述第一 PMOS晶體管M2與第二 PMOS晶體管M3共漏極接地。
[0025]優(yōu)選的，所述控制電路具體包括第二運算放大器，所述控制電路具體包括可控電流源；
[0026]所述第二運算放大器的正向輸入端接入第三檢測電壓，反向輸入端接入第二檢測電壓，生成輸出電壓；所述輸出電壓用于控制所述可控電流源產(chǎn)生的控制電流的大小。
[0027]進一步優(yōu)選的，所述第二運算放大器具體為限幅放大器。
[0028]優(yōu)選的，所述振幅檢測控制電路還包括開關(guān)電路，所述開關(guān)電路用于根據(jù)所述控制電流得到計算峰值電壓，與參考電壓相比較，并根據(jù)比較結(jié)果確定所述補償輸出電路的開啟或關(guān)斷。
[0029]進一步優(yōu)選的，所述開關(guān)電路具體包括:第一電阻R1、第一比較器和延時單元；
[0030]所述第一電阻串聯(lián)在第一比較器的正向輸入端與地端之間，所述控制電流經(jīng)過第一電阻流入地端；
[0031 ] 所述第一比較器對所述計算峰值電壓和比較參考電壓進行比較，輸出比較結(jié)果；
[0032]所述延時單元用于對所述第一比較器的比較結(jié)果進行延時，生成電路開關(guān)控制信號，用于控制所述控制電路的開啟或關(guān)斷。
[0033]進一步優(yōu)選的，所述延時單元具體包括計數(shù)器、時鐘除法器和時鐘開關(guān)單元；
[0034]所述時鐘開關(guān)單元接受所述數(shù)控晶體振蕩器輸出的時鐘信號，經(jīng)過時鐘除法器處理后為所述第一比較器提供時鐘信號輸入；
[0035]所述計數(shù)器用以實現(xiàn)對所述第一比較器的比較結(jié)果進行延時，并通過所述比較結(jié)果反饋控制所述時鐘開關(guān)單元。
[0036]優(yōu)選的，所述第一電阻Rl = Vth/1ctrLth ;其中Vth為閾值電壓，Ictrl th為振蕩電路中允許關(guān)斷所述振幅檢測控制電路的最小電流值。
[0037]第二方面，本發(fā)明實施例提供了一種數(shù)控晶體振蕩器系統(tǒng)，包括:振蕩放大器、參考生成電路和如上述第一方面所述的振幅檢測控制電路。
[0038]本發(fā)明提供的振幅檢測控制電路和數(shù)控晶體振蕩器系統(tǒng)，能夠?qū)φ袷幏糯笃鞯恼鹗幏冗M行穩(wěn)定檢測，并根據(jù)檢測結(jié)果補償數(shù)字控制晶體振蕩器的震蕩幅度，使之恒定，有效的提高了數(shù)字控制晶體振蕩器系統(tǒng)的可靠性。
【專利附圖】

【附圖說明】
[0039]圖1為本發(fā)明實施例提供的一種振幅檢測控制電路的電路圖；
[0040]圖2為本發(fā)明實施例提供的一種正向峰值檢測單元的電路圖；
[0041]圖3為本發(fā)明實施例提供的一種開關(guān)電路的電路圖；
[0042]圖4為本發(fā)明實施例提供的數(shù)控晶體振蕩器系統(tǒng)的示意圖。
[0043]下面結(jié)合附圖和實施例對本發(fā)明進行詳細說明。
【具體實施方式】
[0044]本發(fā)明實施例提供了一種數(shù)控晶體振蕩器的振幅檢測控制電路，能夠?qū)φ袷幏糯笃鞯恼鹗幏冗M行穩(wěn)定檢測，并根據(jù)檢測結(jié)果補償數(shù)字控制晶體振蕩器的震蕩幅度，使之恒定，有效的提聞了數(shù)字控制晶體振蕩器電路的可罪性。
[0045]圖1為本發(fā)明實施例提供的低功耗振蕩器的電路圖。如圖1所示，所述振幅檢測控制電路包括:峰值檢測電路1、控制電路2和補償輸出電路4 ；
[0046]所述峰值檢測電路I包括:
[0047]正向峰值檢測單元11，用于對振蕩器的正向峰值電HVptptjs進行檢測，得到第一檢測電壓Vppro ;
[0048]反向峰值檢測單元12，用于對振蕩器的反向峰值電壓\,，_進行檢測，得到第二檢測電壓Vnpk ；
[0049]補償單元13，與所述正向峰值檢測單元11相連接，用于對所述第一檢測電壓Vppkci進行補償，得到第三檢測電壓VPPK，所述補償用以在第一檢測電壓Vppkci中抵消反向峰值檢測單元12中引入的第二檢測電壓Vnpk與反向峰值電壓Va neg之間的電壓差；
[0050]控制電路2用于對第三檢測電壓Vppk和第二檢測電壓Vnpk進行處理，產(chǎn)生控制電壓Vctrl ;
[0051]補償輸出電路4根據(jù)控制電壓Vtol生成控制電流Iart，控制電流Itol用于對數(shù)控晶體振蕩器的震蕩幅度進行補償。
[0052]具體的，正向峰值檢測單元11具體包括:第一 N型金屬-氧化物-半導體NMOS晶體管Ml、直流偏置電路14和第一電容Cl ;第一 NMOS晶體管Ml的柵極輸入振蕩放大器輸出信號XTAL_IN，由源極輸出第一檢測電壓Vppkq ；
[0053]其中，第一檢 測電壓為:
[0054]Vppko — Vpk，Pos-Vcsi(式 I)
[0055]其中Vptptjs為振蕩放大器輸出信號的正向峰值電壓,Vesi為第一 NMOS晶體管Ml的柵源導通壓降。
[0056]補償單元13具體包括:第一 PMOS晶體管M2和第二電流源Ito ;則第三檢測電壓Vppk 為:
[0057]Vppk — Vppko+Vgs2 — Vpk；pos-VGS1+VGS2(式 2)
[0058]其中，Vesi為第一 PMOS晶體管M2的柵源導通壓降。
[0059]反相峰值檢測單元12具體包括:第二 PMOS晶體管M3、第三電流源Itlb和第二電容C2;則第二檢測電壓Vnpk為:
[0060]Vnpk — Vpk； neg+VGS3(式 3)
[0061]其中，Vgs3為第二 PMOS晶體管M3的柵源導通壓降；VAneg為振蕩放大器輸出信號的反向峰值電壓。
[0062]由此可知，對數(shù)控晶體振蕩器輸出的振幅的檢測門限為滿足:
[0063]Vpk； pos_VGS1+VGS2>Vpk； neg+Vgs3(式 4)
[0064]如果第一 PMOS晶體管M2上的電流Itla與第二 PMOS晶體管M3上的電流Itlb相等或成比例，則Vgs2 = Vgs3O
[0065]由此，本電路的振幅檢測門限為滿足:
[0066]Vpp = Vpk pos-Vpk, neg>VGS1(式 5)
[0067]其中，Vpp為振蕩放大器輸出信號的峰-峰值電壓。
[0068]由此可以通過控制第二電流源、第三電流源，使流過第一PMOS晶體管M2的電流與流過所述第二 PMOS晶體管M3的電流相等，以使第一 PMOS晶體管M2的導通壓降Ves2與第
二PMOS晶體管M3的導通壓降Ves3相同。
[0069]控制電路2具體包括第二運算放大器0PAMP2 ;其中0PAMP2可以具體為限幅放大器。
[0070]補償輸出電路4包括可控電流源21。
[0071]第二運算放大器0PAMP2的正向輸入端接入第三檢測電壓Vppk，反向輸入端接入第二檢測電壓Vnpk，輸出電壓Vtol用于控制所述可控電流源21產(chǎn)生的控制電流Itol的大小。
[0072]進一步的，在正向峰值檢測單元11中，Vesi會因為受到PVT工藝角(PVTcorner)的影響而發(fā)生變化，從而導致DCXO的振幅偏離設計要求。此本發(fā)明中主要通過正向峰值檢測單元11中的直流偏置電路14的設計來使Vesi不受PVT變化的影響。如圖2所示，直流偏置電路14具體包括:第一電流源111、偏置反饋電路112、和電流鏡113 ；
[0073]第一電流源111，為直流偏置電路14提供參考電流；[0074]偏置反饋電路112具體包括:第一運算放大器OPAMPl和第四NMOS晶體管M7 ;第一運算放大器OPAMPl的正向輸入端接入?yún)⒖茧娐冯妷篤kef，反向輸入端接入第四NMOS晶體管M7的源極的輸出電壓，輸出端連接第四NMOS晶體管M7的柵極，通過第一運算放大器OPAMPl的增益放大控制輸出給第四NMOS晶體管M7的柵電壓，使第四NMOS晶體管M7持續(xù)導通，以使第一電流源111的電流經(jīng)第四NMOS晶體管M7后作為電流鏡113的輸入電流，輸入電流鏡113。
[0075]所述第一電容Cl的兩端分別連接第一 NMOS晶體管Ml的源極和地；第一電容Cl用于保持Ml源級上出現(xiàn)的最高電位。
[0076]電流鏡113具體包括第二 NMOS晶體管M6和第三NMOS晶體管M5，第二 NMOS晶體管M6和第三NMOS晶體管M5共柵共源連接，第二 NMOS晶體管M6為電流鏡113的輸入端，與第一電流源111串聯(lián)；第一 NMOS晶體管Ml與第三NMOS晶體管M5串聯(lián)連接，為電流鏡113的輸出端；其中，第二 NMOS晶體管M6和第三NMOS晶體管M5共柵連接偏置反饋電路112的第一運算放大器的反向輸入端，為電流鏡113的第二 NMOS晶體管M6和第三NMOS晶體管M5提供柵電壓，使電流鏡113處于工作狀態(tài)，以使流過第三NMOS晶體管M5和第一 NMOS晶體管Ml的第二電流12與所述第一電流Il具有固定的比例關(guān)系。
[0077]設定M1，M5和M6之間的導電溝道的寬長比W/L的比例是N:N:1，N為正整數(shù)。貝丨J通過Ml和M6的電流關(guān)系可以如下式表示:
[0078]I2 = N.I1(式 6)
[0079]則
【權(quán)利要求】
1.一種數(shù)控晶體振蕩器的振幅檢測控制電路，其特征在于，所述振幅檢測控制電路包括:峰值檢測電路、控制電路和補償輸出電路； 所述峰值檢測電路包括: 正向峰值檢測單元，用于對振蕩器的正向峰值電壓進行檢測，得到第一檢測電壓； 反向峰值檢測單元，用于對振蕩器的反向峰值電壓進行檢測，得到第二檢測電壓； 補償單元，與所述正向峰值檢測單元相連接，用于對所述第一檢測電壓進行補償，得到第三檢測電壓，所述補償用以在第一檢測電壓中抵消反向峰值檢測單元中引入的第二檢測電壓與反向峰值電壓之間的電壓差； 所述控制電路用于對所述第三檢測電壓和第二檢測電壓進行處理，產(chǎn)生控制電壓； 所述補償輸出電路根據(jù)所述控制電壓生成控制電流，用于補償所述數(shù)控晶體振蕩器的震蕩幅度。
2.根據(jù)權(quán)利要求1所述的振幅檢測控制電路，其特征在于，所述正向峰值檢測單元具體包括:第一 N型金屬-氧化物-半導體NMOS晶體管Ml、直流偏置電路和第一電容Cl ； 其中，所述直流偏置電路具體包括:第一電流源、偏置反饋電路、和電流鏡； 所述第一電流源用于向所述電流鏡提供恒定的第一電流Il ; 所述偏置反饋電路用于向所述電流鏡提供工作電壓； 所述第一 NMOS晶體管的柵極接入振蕩放大器輸出信號； 所述第一電容Cl的兩端分別連接所述第一 NMOS晶體管Ml的源極和地； 所述電流鏡具體包括第二 NMOS晶體管M6和第三NMOS晶體管M5，所述第二 NMOS晶體管M6和第三NMOS晶體管M5共柵共源連接，所述第二 NMOS晶體管M6為所述電流鏡的輸入端，與所述第一電流源串聯(lián)連接，所述第一 NMOS晶體管Ml與所述第三NMOS晶體管M5串聯(lián)連接，為所述電流鏡的輸出端；其中，所述偏置反饋電路為第二 NMOS晶體管M6和第三NMOS晶體管M5共柵端提供導通電壓，所述偏置反饋電路為第二 NMOS晶體管M6和第三NMOS晶體管M5按第一比例匹配，以使所述流過第三NMOS晶體管M6和第一 NMOS晶體管M5的第二電流與所述第一電流具有第一比例關(guān)系； 所述第一 NMOS晶體管Ml的源極為正向峰值檢測單元的輸出端，輸出第一檢測電壓。
3.根據(jù)權(quán)利要求2所述的振幅檢測控制電路，其特征在于，所述偏置反饋電路具體包括:第一運算放大器和第四NMOS晶體管M7 ； 所述第一運算放大器的正向輸入端接入?yún)⒖茧娐冯妷?，反向輸入端接入第四NMOS晶體管M7的源極的輸出電壓，輸出端連接第四NMOS晶體管M7的柵極，通過所述第一運算放大器的增益控制所述第四NMOS晶體管持續(xù)導通，以使所述第一電流源的電流Il經(jīng)所述第四NMOS晶體管M7后輸入所述第二 NMOS晶體管M6的漏極。
4.根據(jù)權(quán)利要求1所述的振幅檢測控制電路，其特征在于，所述補償單元具體包括:第一PMOS晶體管M2和第二電流源;所述反相峰值檢測單元具體包括:第二 PMOS晶體管M3、第三電流源Itlb和第二電容C2 ； 第二電流源Itla串接在第一 PMOS晶體管M2的源極，向第一 PMOS晶體管M2提供恒定的導通電流IQa ;第三電流源Itlb串接在第二 PMOS晶體管M3的源極，向第二 PMOS晶體管M3提供恒定的導通電流U ;其中，控制第二電流源Itla、第三電流源Itlb,使流過所述第一 PMOS晶體管M2的電流與流過所述第二 PMOS晶體管M3的電流相等，以使第一 PMOS晶體管M2的導通壓降Ves2與第二 PMOS晶體管M3的導通壓降V㈣相同； 第一 PMOS晶體管M2的柵極接入所述正向峰值檢測單元輸出的第一檢測電壓，源極與控制電路的一個輸入端相連接；第二PMOS晶體管M3的柵極接入振蕩放大器輸出信號，源極與控制電路的另一個輸入端相連接；所述第一 PMOS晶體管M2與第二 PMOS晶體管M3共漏極接地。
5.根據(jù)權(quán)利要求1所述的振幅檢測控制電路，其特征在于，所述控制電路具體包括第二運算放大器，所述補償輸出電路具體包括可控電流源； 所述第二運算放大器的正向輸入端接入第三檢測電壓，反向輸入端接入第二檢測電壓，生成輸出電壓；所述輸出電壓用于控制所述可控電流源產(chǎn)生的控制電流的大小。
6.根據(jù)權(quán)利要求5所述的振幅檢測控制電路，其特征在于，所述第二運算放大器具體為限幅放大器。
7.根據(jù)權(quán)利要求1所述的振幅檢測控制電路，其特征在于，所述振幅檢測控制電路還包括開關(guān)電路，所述開關(guān)電路用于根據(jù)所述控制電流得到計算峰值電壓，與參考電壓相比較，并根據(jù)比較結(jié)果確定所述補償輸出電路的開啟或關(guān)斷。
8.根據(jù)權(quán)利要求7所述的振幅檢測控制電路，其特征在于，所述開關(guān)電路具體包括:第一電阻R1、第一比較器和延時單兀； 所述第一電阻串聯(lián)在第一比較器的正向輸入端與地端之間，所述控制電流經(jīng)過第一電阻流入地端； 所述第一比較器對所述計算峰值電壓和比較參考電壓進行比較，輸出比較結(jié)果； 所述延時單元用于對所述第一比較器的比較結(jié)果進行延時，生成電路開關(guān)控制信號，用于控制所述補償輸出電路的開啟或關(guān)斷。
9.根據(jù)權(quán)利要求8所述的振幅檢測控制電路，其特征在于，所述延時單元具體包括計數(shù)器、時鐘除法器和時鐘開關(guān)單元； 所述時鐘開關(guān)單元接受所述數(shù)控晶體振蕩器輸出的時鐘信號，經(jīng)過時鐘除法器處理后為所述第一比較器提供時鐘信號輸入； 所述計數(shù)器用以實現(xiàn)對所述第一比較器的比較結(jié)果進行延時，并通過所述比較結(jié)果反饋控制所述時鐘開關(guān)單元。
10.根據(jù)權(quán)利要求8所述的振幅檢測控制電路，其特征在于，所述第一電阻Rl=Vth/Ictrl_th ;其中Vth為閾值電壓,為振蕩電路中允許關(guān)斷所述振幅檢測控制電路的最小電流值。
11.一種數(shù)控晶體振蕩器系統(tǒng)，其特征在于，所述系統(tǒng)包括:振蕩放大器、參考生成電路和如上述權(quán)利要求1-10任一權(quán)項所述的振幅檢測控制電路。
【文檔編號】H03B5/04GK103944514SQ201410176244
【公開日】2014年7月23日 申請日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】夏波 申請人:無錫中星微電子有限公司