一種集成級(jí)數(shù)混合運(yùn)算spwm發(fā)生器及實(shí)現(xiàn)方法
【專利摘要】一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器及實(shí)現(xiàn)方法。該SPWM發(fā)生器可用于光伏逆變器、變頻電源、電機(jī)調(diào)速控制和UPS電源等領(lǐng)域。該SPWM發(fā)生器由級(jí)數(shù)混合運(yùn)算電路、地址發(fā)生器電路、虛擬ROM電路、死區(qū)調(diào)整電路、波形合成電路、載波發(fā)生器電路、工作狀態(tài)設(shè)置電路和時(shí)鐘發(fā)生器電路組成。本發(fā)明提供的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器上電后通過數(shù)學(xué)的方法在芯片內(nèi)計(jì)算正弦調(diào)制波數(shù)據(jù)，并存放在由RAM例化的虛擬ROM電路中，用于產(chǎn)生SPWM信號(hào)，集成在專用控制芯片中，不需要ROM存儲(chǔ)器，能夠有效減小芯片面積，降低芯片的成本和功耗。
【專利說明】—種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器及實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子技術(shù)、電力電子技術(shù)、逆變電源、變頻電源、電機(jī)驅(qū)動(dòng)和新能源【技術(shù)領(lǐng)域】，特別涉及一種正弦波脈寬調(diào)制SPWM信號(hào)發(fā)生器的結(jié)構(gòu)及其實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]正弦脈寬調(diào)制(SPWM)是一種基于面積等效理論的能量轉(zhuǎn)換技術(shù)，能夠?qū)⒅绷麟娫?，如太陽電池，轉(zhuǎn)換成正弦波單相或三相交流電，用來實(shí)現(xiàn)太陽能逆變器、變頻電源、不間斷供電電源、高性能電機(jī)驅(qū)動(dòng)與調(diào)速、步進(jìn)電機(jī)細(xì)分控制等，在航空、航海、電力電子、新能源應(yīng)用等領(lǐng)域具有非常廣泛的應(yīng)用。
[0003]傳統(tǒng)的SPWM發(fā)生器分為模擬電路方式和數(shù)字控制方式，其中模擬電路是用模擬振蕩器來產(chǎn)生正弦波和三角波，利用模擬比較器合成SPWM信號(hào)，這種方法電路結(jié)構(gòu)簡(jiǎn)單，但是存在著控制精度低，溫度漂移大，抗干擾能力差等缺點(diǎn)。而數(shù)字控制SPWM技術(shù)能夠有效地克服這些缺點(diǎn)，通過數(shù)字電路實(shí)現(xiàn)，具有可編程的特點(diǎn)，很快成為技術(shù)主流，并且市場(chǎng)上也出現(xiàn)了一些專用集成電路可供系統(tǒng)設(shè)計(jì)者選用。但是這種數(shù)字控制SPWM發(fā)生器大多采用查表法來實(shí)現(xiàn)，在一個(gè)大容量的ROM中存儲(chǔ)一個(gè)周期的正弦波數(shù)據(jù)，對(duì)于SPWM專用控制芯片的設(shè)計(jì)，將ROM安排在芯片內(nèi)部，會(huì)增大芯片面積和功耗，從而增加了芯片的成本，將ROM安排在芯片外部也會(huì)增加SPWM系統(tǒng)電路設(shè)計(jì)的成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明目的是克服現(xiàn)有技術(shù)存在的上述不足，提供一種無需ROM存儲(chǔ)器的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器及其實(shí)現(xiàn)方法。實(shí)現(xiàn)一種不需要ROM的比較法SPWM發(fā)生器，特別是采用級(jí)數(shù)混合運(yùn)算的方法，芯片自動(dòng)生成正弦波數(shù)據(jù)，能夠根據(jù)不同的應(yīng)用系統(tǒng)要求，可編程實(shí)現(xiàn)輸出的正弦波周期和每個(gè)周期的采樣點(diǎn)數(shù)。
[0005]本發(fā)明提供的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器包括:時(shí)鐘發(fā)生器電路、級(jí)數(shù)混合運(yùn)算電路、虛擬ROM電路、地址發(fā)生器電路、載波發(fā)生器電路、工作狀態(tài)設(shè)置電路、死區(qū)調(diào)整電路和波形合成電路。
[0006]時(shí)鐘發(fā)生器電路的輸入端與外部時(shí)鐘信號(hào)輸入相連，時(shí)鐘發(fā)生器電路的四個(gè)輸出端分別與級(jí)數(shù)混合運(yùn)算電路、地址發(fā)生器電路、載波發(fā)生器電路和工作狀態(tài)設(shè)置電路的時(shí)鐘輸入端相連。
[0007]級(jí)數(shù)混合運(yùn)算電路的輸入端有兩個(gè)，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的輸出端相連，級(jí)數(shù)混合運(yùn)算電路的輸出端有兩個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址發(fā)生器電路的一個(gè)輸入端相連；地址發(fā)生器電路的輸入端有三個(gè)，分別與級(jí)數(shù)混合運(yùn)算電路、時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，地址發(fā)生器電路的輸出端連到虛擬ROM電路的一個(gè)輸入端；虛擬ROM電路的輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端相連；死區(qū)調(diào)整電路有二個(gè)輸入端，分別與虛擬ROM電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，死區(qū)調(diào)整電路輸出端與波形合成電路相連。[0008]載波發(fā)生器電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，其輸出端與波形合成電路的一個(gè)輸入端相連；波形合成電路有三個(gè)輸入端，分別與載波發(fā)生器電路、死區(qū)調(diào)整電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，波形合成電路輸出端有二個(gè)，分別與工作狀態(tài)設(shè)置電路的一個(gè)輸入端和外部SPWM信號(hào)輸出端相連。
[0009]工作狀態(tài)設(shè)置電路的五個(gè)輸入端，分別與外部數(shù)據(jù)線、外部選通使能、外部數(shù)據(jù)使能、時(shí)鐘發(fā)生器和波形合成電路的一個(gè)輸出端相連；工作狀態(tài)設(shè)置電路的五個(gè)輸出端分別與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路、死區(qū)調(diào)整電路和波形合成電路的一個(gè)輸入端相連，另一個(gè)輸出端與外部相連。
[0010]在本發(fā)明公開的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，利用虛擬ROM存儲(chǔ)正弦波波形數(shù)據(jù)。所述的虛擬ROM電路是利用RAM例化生成的ROM存儲(chǔ)空間，在所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器中作為實(shí)際的ROM電路使用，這樣可以利用結(jié)構(gòu)簡(jiǎn)單的RAM代替ROM。在系統(tǒng)上電后，級(jí)數(shù)混合運(yùn)算電路直接產(chǎn)生標(biāo)準(zhǔn)的正弦波波形數(shù)據(jù)，并依據(jù)地址發(fā)生器電路產(chǎn)生的地址信號(hào)，將正弦波數(shù)據(jù)寫入虛擬ROM電路中，之后級(jí)數(shù)混合運(yùn)算電路將處于低耗電的待機(jī)狀態(tài)。
[0011 ] 級(jí)數(shù)混合運(yùn)算電路由控制電路、定標(biāo)電路、第一幕乘電路、第二幕乘電路、第二.幕乘電路、第一倍乘電路、第二倍乘電路、第三倍乘電路、第一求和電路、第二求和電路、第三求和電路、第四求和電路、第五求和電路、第六求和電路、對(duì)稱操作電路和地址計(jì)數(shù)脈沖發(fā)生器電路組成。控制電 路的輸入端與時(shí)鐘發(fā)生器電路的一個(gè)輸出端相連，其輸出端有八個(gè)，第一輸出端Ctrl與定標(biāo)電路的一個(gè)輸入端相連；第二輸出端Ctr2與第一冪乘電路的一個(gè)輸入端相連；第三輸出端ctr3同時(shí)與第二冪乘電路的一個(gè)輸入端和第一倍乘電路的一個(gè)輸入端相連；第四輸出端ctr4同時(shí)與第三冪乘電路、第二倍乘電路和第一求和電路的一個(gè)輸入端相連；第五輸出端ctr5同時(shí)與第二求和電路、第三求和電路和第三倍乘電路的一個(gè)輸入端相連；第六輸出端ctr6與第四求和電路的一個(gè)輸入端相連；第七輸出端ctr7與第五求和電路的一個(gè)輸入端相連；第八輸出端ctr8與第六求和電路的一個(gè)輸入端相連。控制電路在時(shí)鐘控制下生成八路控制信號(hào)，控制所有冪乘、倍乘和求和電路的運(yùn)算過程。定標(biāo)電路的輸入端有二個(gè)，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctrl相連，其輸出端與第一冪乘電路相連。第一冪乘電路有三個(gè)輸入端，分別與定標(biāo)電路的輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr2相連,其輸出端有二個(gè),其中一個(gè)輸出端與第一倍乘電路的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與第二冪乘電路和第三冪乘電路的一個(gè)輸入端相連。第二冪乘電路有三個(gè)輸入端，分別與第一冪乘電路的輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘電路和第二倍乘電路的一個(gè)輸出端相連。第三冪乘電路有四個(gè)輸入端，分別與第一冪乘電路的一個(gè)輸出端、第二冪乘電路的一個(gè)輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr4相連,其輸出端與第三倍乘電路的一個(gè)輸入端相連。第一倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一冪乘電路的輸出端和控制電路的輸出端ctr3相連。第二倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二冪乘電路的輸出端和控制電路的輸出端ctr4相連。第三倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三冪乘電路的輸出端和控制電路的輸出端ctr5相連,其輸出端與第六求和電路的一個(gè)輸入端相連。第一求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一倍乘電路的輸出端和控制電路的輸出端Ctr4相連,其輸出端與第三求和電路的一個(gè)輸入端相連。第二求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二倍乘電路的輸出端和控制電路的輸出端ctr5相連,其輸出端與第四求和電路的一個(gè)輸入端相連。第三求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一求和電路的輸出端和控制電路的輸出端ctr5相連,其輸出端與第五求和電路的一個(gè)輸入端相連。第四求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二求和電路的輸出端和控制電路的輸出端ctr6相連,其輸出端與第五求和電路的一個(gè)輸入端相連。第五求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三求和電路的輸出端、第四求和電路的輸出端和控制電路的輸出端ctr7相連,其輸出端與第六求和電路的一個(gè)輸入端相連。第六求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第五求和電路的輸出端、第三倍乘電路的輸出端和控制電路的輸出端ctr8相連，其輸出端與對(duì)稱操作電路的一個(gè)輸入端相連。對(duì)稱操作電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和第六求和電路的輸出端相連，其輸出端有二個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址計(jì)數(shù)脈沖發(fā)生器的輸入端相連。地址計(jì)數(shù)脈沖發(fā)生器的輸出端與地址發(fā)生器電路的一個(gè)輸入端相連。
[0012]波形合成電路由正弦波檢測(cè)電路、載波檢測(cè)電路、比較器、門控電路和與門組成。正弦波檢測(cè)電路的輸入端與死區(qū)調(diào)整電路的輸出端相連，正弦波檢測(cè)電路的輸出端有二個(gè)，其中一個(gè)輸出端與比較器的負(fù)輸入端相連，另一個(gè)輸出端和與門的一個(gè)輸入端相連。
[0013]正弦波檢測(cè)電路輸出到比較器的是正弦波信號(hào)，經(jīng)過比較器與載波信號(hào)合成為SPWM輸出信號(hào)，正弦波檢測(cè)電路輸出到與門的是狀態(tài)信號(hào)，當(dāng)檢測(cè)到正弦波信號(hào)正常時(shí)為高電平，否則為低電平；載波檢測(cè)電路的輸入端與載波發(fā)生器電路的輸出端相連，載波檢測(cè)電路輸出端有二個(gè)，分別與比較器和與門的輸入端相連，輸出到比較器的是載波信號(hào)，經(jīng)過比較器與正弦波信號(hào)合成為SPWM輸出信號(hào)，載波檢測(cè)電路輸出到與門的是狀態(tài)信號(hào)，當(dāng)檢測(cè)到載波信號(hào)正常時(shí)為高電平，否則為低電平；與門電路的二個(gè)輸入端分別與正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端相連，輸出端與工作狀態(tài)設(shè)置電路的一個(gè)輸入端相連，當(dāng)正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端都是高電平時(shí)，與門電路的輸出端是高電平，表明級(jí)數(shù)混合運(yùn)算電路工作正常；門控電路的兩個(gè)輸入端分別連接比較器和工作狀態(tài)設(shè)置電路的輸出端，門控電路的輸出端連到外部SPWM信號(hào)輸出端。
[0014]所述的工作狀態(tài)設(shè)置電路由選通寄存器、數(shù)據(jù)寄存器、標(biāo)志寄存器、周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器組成；選通寄存器的二個(gè)輸入端分別與外部的選通使能信號(hào)和數(shù)據(jù)線相連，選通寄存器的四個(gè)輸出端分別與周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；數(shù)據(jù)寄存器的兩個(gè)輸入端分別與外部的數(shù)據(jù)使能信號(hào)和數(shù)據(jù)線相連，數(shù)據(jù)寄存器的輸出端同時(shí)與周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；標(biāo)志寄存器的二個(gè)輸入端分別與數(shù)據(jù)寄存器和來自比較器電路的標(biāo)志信號(hào)相連，標(biāo)志寄存器的二個(gè)輸出端分別與外部標(biāo)識(shí)信號(hào)和內(nèi)部比較器輸出控制信號(hào)相連；周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器都有一個(gè)選通信號(hào)、數(shù)據(jù)寫入信號(hào)和時(shí)鐘信號(hào)輸入端，并分別與選通寄存器的輸出端、數(shù)據(jù)寄存器的輸出端和時(shí)鐘發(fā)生器的一個(gè)輸出端相連；周期寄存器的輸出端與級(jí)數(shù)混合運(yùn)算電路的一個(gè)輸入端相連；最大地址寄存器輸出端與地址發(fā)生器電路的一個(gè)輸入端相連；載波寄存器的輸出端與載波發(fā)生器電路的一個(gè)輸入端相連；死區(qū)調(diào)整寄存器輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端相連。
[0015]工作狀態(tài)設(shè)置電路，在外部的選通使能和數(shù)據(jù)使能信號(hào)的控制下，通過數(shù)據(jù)線對(duì)級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路和死區(qū)調(diào)整電路進(jìn)行設(shè)置。工作狀態(tài)設(shè)置電路連到波形合成電路的輸出端，用來控制SPWM輸出信號(hào)的通斷。
[0016]本發(fā)明提出的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，在芯片加電以后，利用數(shù)學(xué)電路自動(dòng)計(jì)算所需要的一個(gè)周期的正弦波數(shù)據(jù)，采用虛擬ROM的方法，將這一組正弦波波形數(shù)據(jù)放在制造成本低的RAM中，能夠解決目前數(shù)字控制SPWM發(fā)生器需要大容量ROM的問題，可以有效減小芯片的面積，提高SPWM控制系統(tǒng)的緊湊型，降低成本。
[0017]本發(fā)明公開的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，采用CMOS工藝設(shè)計(jì)成專用的集成電路芯片，與傳統(tǒng)基于查表法設(shè)計(jì)SPWM發(fā)生器的方案相比，不需要ROM存儲(chǔ)器，具有結(jié)構(gòu)簡(jiǎn)單、芯片面積小、功耗低，工作可靠性高，芯片和應(yīng)用系統(tǒng)成本低，便于推廣應(yīng)用等特點(diǎn)，是一種具有發(fā)展前景的新技術(shù)。
[0018]本發(fā)明提供的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器的實(shí)現(xiàn)方法，依次經(jīng)過下述步驟: 第一、系統(tǒng)上電以后，初始化工作狀態(tài)設(shè)置電路，工作狀態(tài)設(shè)置電路連接到波形合成電
路的輸出端為低電平，關(guān)閉SPWM信號(hào)的輸出通道；
第二、利用系統(tǒng)的RAM存儲(chǔ)器例化出一塊虛擬的ROM空間，并把虛擬ROM的最大地址寫入最大地址寄存器中；
第三、初始化周期寄存器，級(jí)數(shù)混合運(yùn)算電路工作，計(jì)算出一個(gè)周期的正弦波標(biāo)準(zhǔn)曲線數(shù)據(jù)，存儲(chǔ)在虛擬ROM中，然后關(guān)閉級(jí)數(shù)混合運(yùn)算電路；
第四、設(shè)置工作狀態(tài)設(shè)置電路，初始化載波寄存器和死區(qū)調(diào)整寄存器，使能地址發(fā)生器電路和載波發(fā)生器電路；
第五、由工作狀態(tài)設(shè)置電路監(jiān)測(cè)波形合成電路輸出到工作狀態(tài)設(shè)置電路輸出端的狀態(tài)信號(hào)，如果該信號(hào)為高電平，集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器工作正常，工作狀態(tài)設(shè)置電路輸出到波形合成電路的控制信號(hào)為高電平，SPWM信號(hào)輸出到外部電路；
第六、工作狀態(tài)設(shè)置電路對(duì)外輸出高電平標(biāo)志信號(hào),表明系統(tǒng)工作正常；
第七、需要調(diào)整輸出的SPWM信號(hào)參數(shù)時(shí)，工作狀態(tài)設(shè)置電路輸出到波形合成電路的控制信號(hào)為低電平，關(guān)閉SPWM信號(hào)的輸出，并順序重復(fù)第一到第五步驟。
[0019]本發(fā)明的優(yōu)點(diǎn)和積極效果:
本發(fā)明提供的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器內(nèi)置了數(shù)學(xué)運(yùn)算電路，系統(tǒng)上電后，內(nèi)置的數(shù)學(xué)運(yùn)算電路通過級(jí)數(shù)混合運(yùn)算的方法能夠產(chǎn)生正弦波標(biāo)準(zhǔn)曲線的數(shù)據(jù)，存儲(chǔ)到由系統(tǒng)RAM資源虛擬的ROM存儲(chǔ)器中，再利用查表法生成SPWM波形信號(hào)。因此，本發(fā)明提供的電路和方法，不需要芯片面積大、成本高的ROM存儲(chǔ)器，集成在專用控制芯片中，能夠有效減小芯片面積，降低芯片的成本和功耗?？捎糜诠夥孀兤?、變頻電源、不間斷電源等的控制電路，具有很大的應(yīng)用前景。
[0020]
【專利附圖】

【附圖說明】
[0021]圖1是本發(fā)明提出的一種集成的級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器結(jié)構(gòu)圖； 圖2是本發(fā)明提出的級(jí)數(shù)混合運(yùn)算電路I的結(jié)構(gòu)框圖；
圖3是本發(fā)明提出的波形合成電路5的結(jié)構(gòu)框圖；
圖4是本發(fā)明提出的工作狀態(tài)設(shè)置電路7的結(jié)構(gòu)框圖；
圖5是本發(fā)明提出的級(jí)數(shù)混合電路中控制電路24的輸入輸出信號(hào)波形圖。
【具體實(shí)施方式】
[0022]實(shí)施例1、一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器
如圖1所示，本發(fā)明提供的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，包括:
時(shí)鐘發(fā)生器電路8、級(jí)數(shù)混合運(yùn)算電路1、地址發(fā)生器電路2、虛擬ROM電路3、死區(qū)調(diào)整電路4、波形合成電路5、載波發(fā)生器電路6和工作狀態(tài)設(shè)置電路7 ;時(shí)鐘發(fā)生器電路8的輸入端與外部時(shí)鐘輸入相連，其輸出端分別與級(jí)數(shù)混合運(yùn)算電路1、地址發(fā)生器電路2、載波發(fā)生器電路5和工作狀態(tài)設(shè)置電路7相連；級(jí)數(shù)混合運(yùn)算電路I的輸入端有兩個(gè)，分別與時(shí)鐘發(fā)生器電路8和工作狀態(tài)設(shè)置7相連，其輸出端有兩個(gè)，分別與虛擬ROM電路3的一個(gè)輸入端和地址發(fā)生器電路2的一個(gè)輸入端相連；地址發(fā)生器電路2的輸入端有三個(gè)，分別與級(jí)數(shù)混合運(yùn)算電路1、時(shí)鐘發(fā)生器電路8和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端連到虛擬ROM電路3的一個(gè)輸入端；虛擬ROM電路3的輸出端與死區(qū)調(diào)整電路4的一個(gè)輸入端相連；死區(qū)調(diào)整電路4有二個(gè)輸入端，分別與虛擬ROM電路3和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端與波形合成電路5相連；載波發(fā)生器電路6有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路I和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端與波形合成電路5的一個(gè)輸入端相連；波形合成電路5有三個(gè)輸入端,分別與載波發(fā)生器電路6、死區(qū)調(diào)整電路4和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端有二個(gè)，分別與工作狀態(tài)設(shè)置電路7的一個(gè)輸入端和外部SPWM信號(hào)輸出端相連；工作狀態(tài)設(shè)置電路7有五個(gè)輸入端,分別與外部數(shù)據(jù)線、外部選通使能、外部數(shù)據(jù)使能、時(shí)鐘發(fā)生器電路8和波形合成電路5的一個(gè)輸出端相連；工作狀態(tài)設(shè)置電路7有五個(gè)輸出端，分別與級(jí)數(shù)混合運(yùn)算電路1、載波發(fā)生器電路5、地址發(fā)生器電路2、死區(qū)調(diào)整電路4和波形合成電路5的一個(gè)輸入端相連。
[0023]所述的虛擬ROM電路3是在系統(tǒng)RAM電路中例化生成的ROM存儲(chǔ)空間，在本發(fā)明公開的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器中，利用虛擬ROM存儲(chǔ)正弦波波形數(shù)據(jù)。在系統(tǒng)上電后，級(jí)數(shù)混合運(yùn)算電路I直接產(chǎn)生標(biāo)準(zhǔn)的正弦波波形數(shù)據(jù)，并依據(jù)地址發(fā)生器電路2產(chǎn)生的地址信號(hào)，將正弦波數(shù)據(jù)寫入虛擬ROM電路3中，之后級(jí)數(shù)混合運(yùn)算電路I將處于低耗電的待機(jī)狀態(tài)。
[0024]實(shí)施例2、一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器的實(shí)現(xiàn)方法
本發(fā)明提供的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器的實(shí)現(xiàn)步驟如下:
第一、系統(tǒng)上電以后，初始化工作狀態(tài)設(shè)置電路7，工作狀態(tài)設(shè)置電路7連接到波形合成電路5的輸出端為低電平，關(guān)閉SPWM信號(hào)的輸出通道。
[0025]第二、利用系統(tǒng)的RAM存儲(chǔ)器例化出一塊虛擬的ROM空間，構(gòu)成虛擬ROM電路3，工作狀態(tài)設(shè)置電路7把虛擬ROM電路3的最大可讀地址寫入最大地址寄存器31中。
[0026]第三、初始化周期寄存器30，級(jí)數(shù)混合運(yùn)算電路I工作，計(jì)算出一個(gè)周期的正弦波標(biāo)準(zhǔn)曲線數(shù)據(jù)，存儲(chǔ)在虛擬ROM電路3中，然后關(guān)閉級(jí)數(shù)混合運(yùn)算電路I。
[0027]第四、設(shè)置工作狀態(tài)設(shè)置電路7，初始化載波寄存器32和死區(qū)調(diào)整寄存器33，使能地址發(fā)生器電路2和載波發(fā)生器電路6。
[0028]第五、由工作狀態(tài)設(shè)置電路7監(jiān)測(cè)波形合成電路5輸出到工作狀態(tài)設(shè)置電路7輸入端的狀態(tài)信號(hào)，如果該信號(hào)為高電平，集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器工作正常，工作狀態(tài)設(shè)置電路7輸出到波形合成電路5的控制信號(hào)為高電平，SPWM信號(hào)輸出到外部電路。
[0029]第六、工作狀態(tài)設(shè)置電路7對(duì)外輸出高電平標(biāo)志信號(hào),表明系統(tǒng)工作正常。
[0030]第七、需要調(diào)整輸出的SPWM信號(hào)參數(shù)時(shí)，工作狀態(tài)設(shè)置電路7輸出到波形合成電路5的控制信號(hào)為低電平，關(guān)閉SPWM信號(hào)的輸出，并順序重復(fù)第一到第五步驟。
[0031 ] 實(shí)施例3、級(jí)數(shù)混合運(yùn)算電 路
如圖2所示，為了實(shí)現(xiàn)正弦波函數(shù)在區(qū)間卜πβ <χ <π/2 )的麥克勞林級(jí)數(shù)的前四項(xiàng)，
所述的級(jí)數(shù)混合運(yùn)算電路I由控制電路24、定標(biāo)電路9、第一幕乘電路10、第二幕乘電路22、第三冪乘電路23、第一倍乘電路11、第二倍乘電路20、第三倍乘電路21、第一求和電路12、第二求和電路19、第三求和電路13、第四求和電路14、第五求和電路15、第六求和電路16、對(duì)稱操作電路17和地址計(jì)數(shù)脈沖發(fā)生器電路18組成。
[0032]控制電路24的輸入端與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端相連,其輸出端有八個(gè)，第一輸出端ctrl與定標(biāo)電路9的一個(gè)輸入端相連；第二輸出端ctr2與第一冪乘電路10的一個(gè)輸入端相連；第三輸出端ctr3同時(shí)與第二冪乘電路22的一個(gè)輸入端和第一倍乘電路
11的一個(gè)輸入端相連；第四輸出端ctr4同時(shí)與第三冪乘電路23、第二倍乘電路20和第一求和電路12的一個(gè)輸入端相連；第五輸出端ctr5同時(shí)與第二求和電路19、第三求和電路13和第三倍乘電路21的一個(gè)輸入端相連；第六輸出端ctr6與第四求和電路14的一個(gè)輸入端相連；第七輸出端ctr7與第五求和電路15的一個(gè)輸入端相連；第八輸出端ctr8與第六求和電路16的一個(gè)輸入端相連?？刂齐娐?4在時(shí)鐘控制下生成八路控制信號(hào)，控制所有冪乘、倍乘和求和電路的運(yùn)算過程，如圖5所示，是控制電路24的輸入輸出信號(hào)波形。定標(biāo)電路9的輸入端有二個(gè),分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctrl相連，其輸出端與第一冪乘電路10相連。第一冪乘電路10有三個(gè)輸入端，分別與定標(biāo)電路9的輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctr2相連,其輸出端有二個(gè)，其中一個(gè)輸出端與第一倍乘電路11的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與第二冪乘電路22和第三冪乘電路23的一個(gè)輸入端相連。第二冪乘電路22有三個(gè)輸入端，分別與第一冪乘電路10的輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘電路23和第二倍乘電路20的一個(gè)輸出端相連。第三冪乘電路23有四個(gè)輸入端，分別與第一冪乘電路10的一個(gè)輸出端、第二冪乘電路22的一個(gè)輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctr4相連，其輸出端與第三倍乘電路21的一個(gè)輸入端相連。第一倍乘電路11有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一冪乘電路10的輸出端和控制電路24的輸出端ctr3相連。第二倍乘電路20有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二冪乘電路22的輸出端和控制電路24的輸出端ctr4相連。第三倍乘電路21有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第三冪乘電路23的輸出端和控制電路24的輸出端ctr5相連,其輸出端與第六求和電路16的一個(gè)輸入端相連。第一求和電路12有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一倍乘電路11的輸出端和控制電路24的輸出端ctr4相連，其輸出端與第三求和電路13的一個(gè)輸入端相連。第二求和電路19有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二倍乘電路20的輸出端和控制電路24的輸出端ctr5相連,其輸出端與第四求和電路14的一個(gè)輸入端相連。第三求和電路13有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一求和電路12的輸出端和控制電路24的輸出端ctr5相連,其輸出端與第五求和電路15的一個(gè)輸入端相連。第四求和電路14有三個(gè)輸入端,分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二求和電路19的輸出端和控制電路24的輸出端ctr6相連,其輸出端與第五求和電路15的一個(gè)輸入端相連。第五求和電路15有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第三求和電路13的輸出端、第四求和電路14的輸出端和控制電路24的輸出端ctr7相連,其輸出端與第六求和電路16的一個(gè)輸入端相連。第六求和電路16有四個(gè)輸入端,分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第五求和電路15的輸出端、第三倍乘電路21的輸出端和控制電路24的輸出端ctr8相連，其輸出端與對(duì)稱操作電路17的一個(gè)輸入端相連。對(duì)稱操作電路17有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和第六求和電路16的輸出端相連,其輸出端有二個(gè)，分別與虛擬ROM電路3的一個(gè)輸入端和地址計(jì)數(shù)脈沖發(fā)生器18的輸入端相連。地址計(jì)數(shù)脈沖發(fā)生器18的輸出端與地址發(fā)生器電路的一個(gè)輸入端相連。
[0033]實(shí)施例4、波形合成電路
如圖3所示，所述的波形合成電路5由正弦波檢測(cè)電路25、載波檢測(cè)電路28、比較器26、門控電路27和與門29組成。其功能是通過對(duì)正弦波信號(hào)和載波信號(hào)進(jìn)行比較，輸出SPWM波的合成。
[0034]所述的正弦波檢測(cè)電路25的輸入端與死區(qū)調(diào)整電路4的輸出端相連，其輸出端有二個(gè)，其中一個(gè)輸出端與比較器26的負(fù)輸入端相連,另一個(gè)輸出端和與門29的一個(gè)輸入端相連。載波檢測(cè)電路28的輸入端與載波發(fā)生器電路6的輸出端相連,其輸出端有二個(gè),其中一個(gè)輸出端與比較器26的正輸入端相連,另一個(gè)輸出端和與門29的一個(gè)輸入端相連。比較器有兩個(gè)輸入端，分別與正弦波檢測(cè)電路25和載波檢測(cè)電路28的一個(gè)輸出端相連,其輸出端與門控電路27的一個(gè)輸入端相連。與門29有二個(gè)輸入端，分別與正弦波檢測(cè)電路25和載波檢測(cè)電路28的一個(gè)輸出端相連,其輸出端與工作狀態(tài)設(shè)置電路7的一個(gè)輸入端相連，當(dāng)與門29的兩個(gè)輸入端都是高電平時(shí)，與門輸出高電平，表明正弦波發(fā)生器電路和載波發(fā)生器電路工作正常。門控電路27有兩個(gè)輸入端，分別與比較器26和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端與外部相連，輸出SPWM信號(hào)給后面的電路。
[0035]實(shí)施例5、工作狀態(tài)設(shè)置電路
如圖4所示，所述的工作狀態(tài)設(shè)置電路7由選通寄存器36、數(shù)據(jù)寄存器35、標(biāo)志寄存器34、周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄存器33組成。工作狀態(tài)設(shè)置電路7完成對(duì)整個(gè)電路的初始化、設(shè)置和工作狀態(tài)監(jiān)控
所述的選通寄存器36有二個(gè)輸入端，分別與外部的選通使能信號(hào)和數(shù)據(jù)線相連，其輸出端有四個(gè)，分別與周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄存器33的一個(gè)輸入端相連。數(shù)據(jù)寄存器35有兩個(gè)輸入端，分別與外部的數(shù)據(jù)使能信號(hào)和數(shù)據(jù)線相連，其輸出端有一個(gè)，同時(shí)與周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄存器33的一個(gè)輸入端相連。標(biāo)志寄存器34有二個(gè)輸入端，分別與數(shù)據(jù)寄存器35和來自波形合成電路5的標(biāo)志信號(hào)相連，其輸出端也有二個(gè)，分別與外部標(biāo)識(shí)信號(hào)和波形合成電路5的一個(gè)輸出端相連。周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄存器33都有一個(gè)選通信號(hào)、數(shù)據(jù)寫入信號(hào)和時(shí)鐘信號(hào)，分別與選通寄存器36的輸出端、數(shù)據(jù)寄存器35的輸出端和時(shí)鐘發(fā)生器電路8的一個(gè)輸出端相連。周期寄存器30的輸出端與級(jí)數(shù)混合運(yùn)算電路I的一個(gè)輸入端相連。最大地址寄存器31的輸出端與地址發(fā)生器電路2的一個(gè)輸入端相連。載波寄存器32的輸出端與載波發(fā)生器電路6的一個(gè)輸入端相連；死區(qū)調(diào)整寄存器33的輸出端與死區(qū)調(diào)整電路4的一個(gè)輸入端相連。工作狀態(tài)設(shè)置電路7在外部的選通使能和數(shù)據(jù)使能信號(hào)的控制下，通過數(shù)據(jù)線對(duì)級(jí)數(shù)混合運(yùn)算電路1、載波發(fā)生器電路6、地址發(fā)生器電路2和死區(qū)調(diào)整電路4進(jìn)行設(shè)置。其連接到波形合成電路5的輸出端，用來控制SPWM輸出信號(hào)的通斷。
【權(quán)利要求】
1.一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于該集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器包括:時(shí)鐘發(fā)生器電路、級(jí)數(shù)混合運(yùn)算電路、虛擬ROM電路、地址發(fā)生器電路、載波發(fā)生器電路、工作狀態(tài)設(shè)置電路、死區(qū)調(diào)整電路和波形合成電路； 時(shí)鐘發(fā)生器電路的輸入端與外部時(shí)鐘信號(hào)輸入相連，時(shí)鐘發(fā)生器電路的四個(gè)輸出端分別與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路和工作狀態(tài)設(shè)置電路的時(shí)鐘輸入端相連； 級(jí)數(shù)混合運(yùn)算電路的輸入端有兩個(gè)，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的輸出端相連；級(jí)數(shù)混合運(yùn)算電路的輸出端有兩個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址發(fā)生器電路的一個(gè)輸入端相連；地址發(fā)生器電路的另外二個(gè)輸入端分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的輸出端相連，地址發(fā)生器電路的輸出端連到虛擬ROM電路的一個(gè)輸入端；虛擬ROM電路的輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端相連；死區(qū)調(diào)整電路的另外一個(gè)輸入端與工作狀態(tài)設(shè)置電路相連，死區(qū)調(diào)整電路輸出端與波形合成電路相連； 載波發(fā)生器電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，其輸出端與波形合成電路的一個(gè)輸入端相連；波形合成電路另外二個(gè)輸入端分別與死區(qū)調(diào)整電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，波形合成電路輸出端有二個(gè)，其中一個(gè)輸出端與工作狀態(tài)設(shè)置電路的輸入端相連，另一個(gè)輸出端連到外部SPWM信號(hào)輸出端； 工作狀態(tài)設(shè)置電路有五個(gè)輸入端，五個(gè)輸入端中有三個(gè)輸入端分別與外部的數(shù)據(jù)線、選通使能和數(shù)據(jù)使能端相連，另外二個(gè)輸入端分別與波形合成電路和時(shí)鐘發(fā)生器電路的一個(gè)輸出端相連，工作狀態(tài)設(shè)置電路的五個(gè)輸出端分別與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路、死區(qū)調(diào)整電路和波形合成電路的一個(gè)輸入端相連，另一個(gè)輸出端與外部相連。
2.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的虛擬ROM電路是利用RAM例化生成的ROM存儲(chǔ)空間，在所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器中作為實(shí)際的ROM電路使用，這樣可以利用結(jié)構(gòu)簡(jiǎn)單的RAM代替ROM。
3.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的級(jí)數(shù)混合運(yùn)算電路，在系統(tǒng)上電后，依據(jù)本發(fā)明提供的方法產(chǎn)生標(biāo)準(zhǔn)的正弦波數(shù)據(jù)，并依據(jù)地址發(fā)生器電路產(chǎn)生的地址信號(hào)，將正弦波數(shù)據(jù)寫入虛擬ROM電路中，之后級(jí)數(shù)混合運(yùn)算電路處于待機(jī)狀態(tài)。
4.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的波形合成電路由正弦波檢測(cè)電路、載波檢測(cè)電路、比較器、門控電路和與門組成； 正弦波檢測(cè)電路的輸入端與死區(qū)調(diào)整電路的輸出端相連，正弦波檢測(cè)電路的輸出端有二個(gè)，分別與比較器和與門的輸入端相連，正弦波檢測(cè)電路輸出到比較器的是正弦波信號(hào)，經(jīng)過比較器與載波信號(hào)合成為SPWM輸出信號(hào)，正弦波檢測(cè)電路輸出到與門的是狀態(tài)信號(hào)，當(dāng)檢測(cè)到正弦波信號(hào)正常時(shí)為高電平，否則為低電平；載波檢測(cè)電路的輸入端與載波發(fā)生器電路的輸出端相連，載波檢測(cè)電路輸出端有二個(gè)，分別與比較器和與門的輸入端相連，輸出到比較器的是載波信號(hào)，經(jīng)過比較器與正弦波信號(hào)合成為SPWM輸出信號(hào)，載波檢測(cè)電路輸出到與門的是狀態(tài)信號(hào)，當(dāng)檢測(cè)到載波信號(hào)正常時(shí)為高電平，否則為低電平；與門電路的二個(gè)輸入端分別與正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端相連，輸出端與工作狀態(tài)設(shè)置電路的一個(gè)輸入端相連，當(dāng)正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端都是高電平時(shí)，輸出端是高電平，表明級(jí)數(shù)混合運(yùn)算電路工作正常；門控電路的兩個(gè)輸入端分別連接比較器和工作狀態(tài)設(shè)置電路的輸出端，門控電路的輸出端連到外部SPWM信號(hào)輸出端。
5.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的工作狀態(tài)設(shè)置電路由選通寄存器、數(shù)據(jù)寄存器、標(biāo)志寄存器、周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器組成；選通寄存器的二個(gè)輸入端分別與外部的選通使能信號(hào)和數(shù)據(jù)線相連，選通寄存器的四個(gè)輸出端分別與周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；數(shù)據(jù)寄存器的 兩個(gè)輸入端分別與外部的數(shù)據(jù)使能信號(hào)和數(shù)據(jù)線相連，數(shù)據(jù)寄存器的輸出端同時(shí)與周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；標(biāo)志寄存器的二個(gè)輸入端分別與數(shù)據(jù)寄存器和來自比較器電路的標(biāo)志信號(hào)相連，標(biāo)志寄存器的二個(gè)輸出端分別與外部標(biāo)識(shí)信號(hào)和內(nèi)部比較器輸出控制信號(hào)相連；周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器都有一個(gè)選通信號(hào)、數(shù)據(jù)寫入信號(hào)和時(shí)鐘信號(hào)輸入端，并分別與選通寄存器的輸出端、數(shù)據(jù)寄存器的輸出端和時(shí)鐘發(fā)生器的一個(gè)輸出端相連；周期寄存器的輸出端與級(jí)數(shù)混合運(yùn)算電路的一個(gè)輸入端相連；最大地址寄存器輸出端與地址發(fā)生器電路的一個(gè)輸入端相連；載波寄存器的輸出端與載波發(fā)生器電路的一個(gè)輸入端相連；死區(qū)調(diào)整寄存器輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端相連。
6.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的級(jí)數(shù)混合運(yùn)算電路由控制電路、定標(biāo)電路、第一幕乘電路、第二幕乘電路、第二幕乘電路、第一倍乘電路、第二倍乘電路、第三倍乘電路、第一求和電路、第二求和電路、第三求和電路、第四求和電路、第五求和電路、第六求和電路、對(duì)稱操作電路和地址計(jì)數(shù)脈沖發(fā)生器電路組成；控制電路的輸入端與時(shí)鐘發(fā)生器電路的一個(gè)輸出端相連，其輸出端有八個(gè)，第一輸出端ctrl與定標(biāo)電路的一個(gè)輸入端相連；第二輸出端ctr2與第一冪乘電路的一個(gè)輸入端相連；第三輸出端ctr3同時(shí)與第二冪乘電路的一個(gè)輸入端和第一倍乘電路的一個(gè)輸入端相連；第四輸出端ctr4同時(shí)與第三冪乘電路、第二倍乘電路和第一求和電路的一個(gè)輸入端相連；第五輸出端ctr5同時(shí)與第二求和電路、第三求和電路和第三倍乘電路的一個(gè)輸入端相連；第六輸出端ctr6與第四求和電路的一個(gè)輸入端相連；第七輸出端ctr7與第五求和電路的一個(gè)輸入端相連；第八輸出端ctr8與第六求和電路的一個(gè)輸入端相連,控制電路在時(shí)鐘控制下生成八路控制信號(hào)，控制所有冪乘、倍乘和求和電路的運(yùn)算過程；定標(biāo)電路的輸入端有二個(gè)，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctrl相連,其輸出端與第一冪乘電路相連；第一冪乘電路有三個(gè)輸入端，分別與定標(biāo)電路的輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr2相連，其輸出端有二個(gè)，其中一個(gè)輸出端與第一倍乘電路的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與第二冪乘電路和第三冪乘電路的一個(gè)輸入端相連；第二冪乘電路有三個(gè)輸入端，分別與第一冪乘電路的輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘電路和第二倍乘電路的一個(gè)輸出端相連；第三冪乘電路有四個(gè)輸入端，分別與第一冪乘電路的一個(gè)輸出端、第二冪乘電路的一個(gè)輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr4相連，其輸出端與第三倍乘電路的一個(gè)輸入端相連；第一倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一冪乘電路的輸出端和控制電路的輸出端ctr3相連；第二倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二冪乘電路的輸出端和控制電路的輸出端ctr4相連；第三倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三冪乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第六求和電路的一個(gè)輸入端相連；第一求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一倍乘電路的輸出端和控制電路的輸出端ctr4相連,其輸出端與第三求和電路的一個(gè)輸入端相連；第二求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二倍乘電路的輸出端和控制電路的輸出端ctr5相連,其輸出端與第四求和電路的一個(gè)輸入端相連；第三求和電路有三個(gè)輸入端,分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一求和電路的輸出端和控制電路的輸出端ctr5相連,其輸出端與第五求和電路的一個(gè)輸入端相連；第四求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二求和電路的輸出端和控制電路的輸出端ctr6相連,其輸出端與第五求和電路的一個(gè)輸入端相連；第五求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三求和電路的輸出端、第四求和電路的輸出端和控制電路的輸出端ctr7相連,其輸出端與第六求和電路的一個(gè)輸入端相連；第六求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第五求和電路的輸出端、第三倍乘電路的輸出端和控制電路的輸出端ctr8相連,其輸出端與對(duì)稱操作電路的一個(gè)輸入端相連；對(duì)稱操作電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和第六求和電路的輸出端相連，其輸出端有二個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址計(jì)數(shù)脈沖發(fā)生器的輸入端相連；地址計(jì)數(shù)脈沖發(fā)生器的輸出端與地址發(fā)生器電路的一個(gè)輸入端相連。
7.權(quán)項(xiàng)要求I所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器的實(shí)現(xiàn)方法，依次經(jīng)過下述步驟:第一、系統(tǒng)上電以后，初始化工作狀態(tài)設(shè)置電路，工作狀態(tài)設(shè)置電路連接到波形合成電路的輸出端為低電平，關(guān)閉SPWM信號(hào)的輸出通道； 第二、利用系統(tǒng)的RAM存儲(chǔ)器例化出一塊虛擬的ROM空間，并把虛擬ROM的最大地址寫入最大地址寄存器中； 第三、初始化周期寄存器，級(jí)數(shù)混合運(yùn)算電路工作，計(jì)算出一個(gè)周期的正弦波標(biāo)準(zhǔn)曲線數(shù)據(jù)，存儲(chǔ)在虛擬ROM中，然后關(guān)閉級(jí)數(shù)混合運(yùn)算電路； 第四、設(shè)置工作狀態(tài)設(shè)置電路，初始化載波寄存器和死區(qū)調(diào)整寄存器，使能地址發(fā)生器電路和載波發(fā)生器電路； 第五、由工作狀態(tài)設(shè)置電路監(jiān)測(cè)波形合成電路輸出到工作狀態(tài)設(shè)置電路輸出端的狀態(tài)信號(hào)，如果該信號(hào)為高電平，集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器工作正常，工作狀態(tài)設(shè)置電路輸出到波形合成電路的控制信號(hào)為高電平，SPWM信號(hào)輸出到外部電路； 第六、工作狀態(tài)設(shè)置電路對(duì)外輸出高電平標(biāo)志信號(hào),表明系統(tǒng)工作正常； 第七、需要調(diào)整輸出的SPWM信號(hào)參數(shù)時(shí)，工作狀態(tài)設(shè)置電路輸出到波形合成電路的控制信號(hào)為低電平，關(guān)閉SPWM信號(hào)的輸出，并順序重復(fù)第一到第五步驟。
【文檔編號(hào)】H03K3/02GK104038187SQ201410300632
【公開日】2014年9月10日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】耿衛(wèi)東, 孫祖軍, 劉艷艷, 張晉, 莊再姣, 張?zhí)N千, 曾夕 申請(qǐng)人:南開大學(xué)