本發(fā)明涉及一種數(shù)字AGC自動增益控制系統(tǒng)和方法，特別涉及一種用于超短波電臺，可以對寬動態(tài)范圍的收射頻信號進行自動增益控制的一種基于FPGA的超短波電臺數(shù)字AGC控制系統(tǒng)和方法。

背景技術：
AGC電路的功能是實現(xiàn)對系統(tǒng)寬動態(tài)范圍內(nèi)的自動增益控制，它廣泛應用于軍用電臺、智能天線、無線通信系統(tǒng)、醫(yī)療以及磁盤讀取通道等大動態(tài)范圍的系統(tǒng)中。AGC電路能夠調(diào)節(jié)這些系統(tǒng)的增益，使得在很大范圍內(nèi)變化的信號都可以輸出穩(wěn)定的輸出電平。由于受發(fā)射功率大小、收發(fā)距離遠近、電磁波傳播衰落等因素影響，接收機的輸入信號的變化范圍往往很大。接收機若要在如此寬的范圍內(nèi)保持接收設備線性放大，信號不飽和失真，就需要控制接收機的增益，使輸出信號保持穩(wěn)定的電平，保證接收機正常工作。當輸入信號強度太小，接收機將不能夠準確接收所需的信號，當輸入信號電平過大，晶體管和其他元器件會由于過載而損壞，這是不希望發(fā)生的。通常要求在接收信號微弱時，接收機增益增大，接收信號強時，接收機增益減小，這樣才能使輸出信號保持穩(wěn)定。為了解決在輸入信號的動態(tài)范圍過大時，使得輸出電平信號仍然維持在恒定范圍內(nèi)的問題，一種應用于TDMA系統(tǒng)中的全數(shù)字AGC控制方法及系統(tǒng)（公開號：CN101075832A）以授權的發(fā)明專利，采用全數(shù)字AGC控制，根據(jù)中頻信號特性，生成控制可調(diào)增益放大器的決策條件信息，進而控制可變增益放大器，實現(xiàn)整個環(huán)路的AGC控制處理。但是該發(fā)明專利只對中頻信號進行放大或衰減，并沒有對接收的射頻信號進行AGC處理，當輸入信號很大時，前端的模擬器件容易引起非線性，甚至會被損壞；而且該發(fā)明專利是對中頻信號進行AD采樣后進行相關處理，AGC處理時延過長，調(diào)整時間相對較慢。因而，設計一種可以對接收的射頻信號較寬動態(tài)范圍內(nèi)進行實時快速自動增益控制的系統(tǒng)顯得尤為必要。

技術實現(xiàn)要素：
本發(fā)明的目的在于對接收的射頻信號寬動態(tài)范圍內(nèi)進行自動增益控制，使收中頻信號幅度維持在一個較穩(wěn)定范圍內(nèi)，實現(xiàn)中頻信號的平穩(wěn)輸出。本發(fā)明的技術方案是：一種基于FPGA的超短波電臺數(shù)字AGC控制系統(tǒng)，其特征在于：包括數(shù)控衰減器I、混頻器、數(shù)控衰減器II、檢波器、A/D轉(zhuǎn)換器、可變增益放大器和FPGA，接收機接收的射頻信號RFIN首先送到數(shù)控衰減器I，之后經(jīng)混頻器，得出中頻信號，中頻信號分兩路，一路送入數(shù)控衰減器II，另一路送入檢波器檢波，檢波器檢測出的中頻場強指示信號IF_RSSI為模擬信號，由A/D轉(zhuǎn)換器將此模擬信號轉(zhuǎn)換成數(shù)字信號，并送入FPGA，為了實時準確得判定中頻場強指示信號，F(xiàn)PGA采用滑動窗濾波的算法進行信號處理，獲得中頻信號的平均值，F(xiàn)PGA根據(jù)該中頻場強指示信號IF_RSSI進行判斷，通過RFAGC、IFAGC1和IFAGC2信號線來控制數(shù)控衰減器I、數(shù)控衰減器II，通過SPI接口控制可變增益放大器，實現(xiàn)中頻信號的輸出恒定；其中數(shù)控衰減器I完成射頻AGC功能，數(shù)控衰減器II和可變增益放大器完成中頻AGC功能。一種基于FPGA的超短波電臺數(shù)字AGC控制方法，其特征在于：具體步驟為：（1）根據(jù)經(jīng)驗值設置中頻AGC可控增益放大器的開啟閥值、射頻AGC閾值區(qū)間和中頻AGC數(shù)控衰減器開啟的閥值，中頻AGC可控增益放大器的開啟閥值為threshold0，射頻AGC閾值區(qū)間在threshold1和threshold2之間，中頻AGC數(shù)控衰減器的兩個閾值分別為threshold3和threshold4；（2）當FPGA檢測到中頻場強指示信號IF_RSSI非常小，小于threshold0時，置RFAGC為低電平，即數(shù)控衰減器I不衰減，增益為最大32dB，IFAGC1、IFAGC2都置為低電平，即數(shù)控衰減器II兩檔都不衰減，增益為32dB，控制可變增益放大器為最大增益34dB；（3）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold0，且小于threshold3時，隨著信號逐漸增大，控制可變增益放大器的增益，以1dB步進值進行連續(xù)調(diào)整；（4）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold3，且小于threshold4時，置IFAGC1為高電平，IFAGC2為低電平，即數(shù)控衰減器II衰減16dB，同時，隨著信號逐漸增大，控制可變增益放大器的增益，保證總增益以1dB步進值進行連續(xù)調(diào)整；（5）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold4，且小于threshold2時，置IFAGC1、IFAGC2為高電平，即數(shù)控衰減器II衰減32dB，同時，隨著信號逐漸增大，控制可變增益放大器的增益，保證總增益以1dB步進值進行連續(xù)調(diào)整；（6）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold2時，置RFAGC為高電平，即數(shù)控衰減器I衰減32dB；IFAGC1、IFAGC2都置高電平，即數(shù)控衰減器II衰減32dB，同時，保持可變增益放大器之前的增益值不變，達到衰減大信號的目的，為了防止中頻信號輸出驟然變化，射頻AGC設置洄滯區(qū)間，當信號變小，降到threshold1時，置RFAGC為低電平，即數(shù)控衰減器I不衰減，增益為32dB；通過上述步驟調(diào)整，能保證輸入射頻信號在寬動態(tài)范圍變化時，輸出的中頻信號仍然維持在穩(wěn)定范圍內(nèi)，從而實現(xiàn)中頻信號的平穩(wěn)輸出。本發(fā)明具有積極的效果：（1）相對于舊的模擬AGC控制技術，本發(fā)明采用數(shù)字控制的可變增益放大器，可以精確地提供數(shù)字增益補償，具有響應速度快，控制電路簡單、控制靈活以及可通過軟件升級的方式進行改進的優(yōu)點；（2）本發(fā)明能夠通過檢測中頻場強指示信號控制射頻AGC和中頻AGC，在輸入射頻信號動態(tài)范圍過大時，輸出的中頻信號仍然維持在穩(wěn)定范圍內(nèi)，從而實現(xiàn)中頻信號的平穩(wěn)輸出。附圖說明圖1為本發(fā)明系統(tǒng)實現(xiàn)框圖；圖2為本發(fā)明AGC控制方法流程圖。具體實施方式如圖1所示，一種基于FPGA的超短波電臺數(shù)字AGC控制系統(tǒng)，包括數(shù)控衰減器I、混頻器、數(shù)控衰減器II、檢波器、A/D轉(zhuǎn)換器、可變增益放大器和FPGA。接收機接收的射頻信號RFIN首先送到數(shù)控衰減器I，之后經(jīng)混頻器得出中頻信號。中頻信號分兩路，一路送入數(shù)控衰減器II，另一路送入檢波器檢波，檢波器檢測出的中頻場強指示信號IF_RSSI為模擬信號，由A/D轉(zhuǎn)換器將此模擬信號轉(zhuǎn)換成數(shù)字信號，并送入FPGA。為了實時準確得判定中頻場強指示信號，F(xiàn)PGA采用滑動窗濾波的算法進行信號處理，獲得中頻信號的平均值，F(xiàn)PGA根據(jù)該中頻場強指示信號IF_RSSI進行判斷，通過RFAGC、IFAGC1和IFAGC2信號線來控制數(shù)控衰減器I、數(shù)控衰減器II，通過SPI接口控制可變增益放大器，實現(xiàn)中頻信號的輸出恒定。FPGA通過檢測中頻場強指示信號IF_RSSI的電壓范圍，由信號線IFAGC1和IFAGC2控制數(shù)控衰減器II，通過SPI接口控制可變增益放大器，完成中頻AGC功能；由信號線RFAGC控制數(shù)控衰減器I，完成射頻AGC功能。使得在輸入射頻信號動態(tài)范圍很大時，輸出的中頻信號仍然保持在一個恒定范圍內(nèi)，實現(xiàn)中頻信號的平穩(wěn)輸出。A/D轉(zhuǎn)換器通過三線同步串口SPI口與FPGA連接；可變增益放大器通過三線同步串口SPI口與FPGA連接。數(shù)控衰減器I為1檔，增益為32dB；數(shù)控衰減器II為2檔，分別為16dB和32dB；可變增益放大器總增益為34dB。數(shù)控衰減器I為HE751芯片，用于控制射頻信號的衰減；數(shù)控衰減器II為HE751芯片，用于控制中頻信號的衰減；混頻器為HSP-158，用于將射頻信號轉(zhuǎn)換為中頻信號；檢波器為AD8307芯片，用于檢測中頻信號的幅度；A/D轉(zhuǎn)換器為TLV1572，用于將中頻場強指示信號轉(zhuǎn)換為數(shù)字信號；可變增益放大器為AD8370，用于控制中頻信號的增益；所述的FPGA為XilinxXC5VLX110T，完成系統(tǒng)的信號采集和控制功能。如圖2所示，一種基于FPGA的超短波電臺數(shù)字AGC控制方法，具體步驟為：（1）根據(jù)經(jīng)驗值設置中頻AGC可控增益放大器的開啟閥值、射頻AGC閾值區(qū)間和中頻AGC數(shù)控衰減器開啟的閥值，中頻AGC可控增益放大器的開啟閥值為threshold0，射頻AGC閾值區(qū)間在threshold1和threshold2之間，中頻AGC數(shù)控衰減器的兩個閾值分別為threshold3和threshold4；（2）當FPGA檢測到中頻場強指示信號IF_RSSI非常小，小于threshold0時，置RFAGC為低電平，即數(shù)控衰減器I不衰減，增益為最大32dB，IFAGC1、IFAGC2都置為低電平，即數(shù)控衰減器II兩檔都不衰減，增益為32dB，控制可變增益放大器為最大增益34dB；（3）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold0，且小于threshold3時，隨著信號逐漸增大，控制可變增益放大器的增益，以1dB步進值進行連續(xù)調(diào)整；（4）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold3，且小于threshold4時，置IFAGC1為高電平，IFAGC2為低電平，即數(shù)控衰減器II衰減16dB，同時，隨著信號逐漸增大，控制可變增益放大器的增益，保證總增益以1dB步進值進行連續(xù)調(diào)整；（5）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold4，且小于threshold2時，置IFAGC1、IFAGC2為高電平，即數(shù)控衰減器II衰減32dB，同時，隨著信號逐漸增大，控制可變增益放大器的增益，保證總增益以1dB步進值進行連續(xù)調(diào)整；（6）當FPGA檢測到中頻場強指示信號IF_RSSI大于threshold2時，置RFAGC為高電平，即數(shù)控衰減器I衰減32dB；IFAGC1、IFAGC2都置高電平，即數(shù)控衰減器II衰減32dB，同時，保持可變增益放大器之前的增益值不變，達到衰減大信號的目的，為了防止中頻信號輸出驟然變化，射頻AGC設置洄滯區(qū)間，當信號變小，降到threshold1時，置RFAGC為低電平，即數(shù)控衰減器I不衰減，增益為32dB；通過上述步驟調(diào)整，能保證輸入射頻信號在寬動態(tài)范圍變化時，輸出的中頻信號仍然維持在穩(wěn)定范圍內(nèi)，從而實現(xiàn)中頻信號的平穩(wěn)輸出。本發(fā)明能夠?qū)崿F(xiàn)如下功能：（1）可通過檢測中頻場強信號來控制中頻AGC和射頻AGC，使得在輸入射頻信號動態(tài)范圍過大時，輸出的中頻信號仍然可以維持在恒定范圍內(nèi)，實現(xiàn)中頻信號的平穩(wěn)輸出；（2）由于是采用數(shù)字方式實現(xiàn)AGC控制，實現(xiàn)對信號實時快速數(shù)字增益補償，使得AGC響應速度大大提高，控制靈活，便于軟件實時在線升級，提高了接收機的動態(tài)調(diào)節(jié)能力。綜上所述，以上實施例僅用以說明本發(fā)明的技術方案而非對其限制；凡基于上述基本思路，不脫離本創(chuàng)作精神和范圍內(nèi)所做的各種改動和修飾，都應屬于本發(fā)明所公開的范圍。