自適應(yīng)輸入輸出電路及其芯片的制作方法
【專利摘要】本發(fā)明提供一種自適應(yīng)輸入輸出電路及其芯片，其中，自適應(yīng)輸入輸出電路包括輸入輸出模塊、電平檢測電路和可調(diào)節(jié)電源電路。輸入輸出模塊包括電源端和第一連接端，第一連接端與一個管腳PAD相連，電源端與可調(diào)節(jié)電源電路的輸出端相連；電平檢測電路的輸入端與管腳PAD相連，其輸出端與可調(diào)節(jié)電源電路的輸入端相連，電平檢測電路用于檢測另一芯片輸出給管腳PAD上的數(shù)據(jù)信號的高電平電壓，并通過其輸出端輸出該管腳PAD的高電平電壓；可調(diào)電源電路產(chǎn)生與該高電平電壓一致的電源電壓。與現(xiàn)有技術(shù)相比，本發(fā)明中的自適應(yīng)輸入輸出電路的電源電壓可調(diào)整至與其相連的另一輸入輸出電路的電源電壓一致，從而克服漏電問題，保證輸入輸出電路正常工作。
【專利說明】自適應(yīng)輸入輸出電路及其芯片
【【技術(shù)領(lǐng)域】】
[0001 ] 本發(fā)明涉及電路設(shè)計領(lǐng)域，特別涉及一種自適應(yīng)輸入輸出電路及其芯片。
【【背景技術(shù)】】
[0002]在各種電路系統(tǒng)中，通常會存在不同芯片之間通過管腳進(jìn)行通信的情況，例如，處理器(比如，各種MCU (Micro Control Unit，微控制單元)、ARM通用處理器等)需要與存儲卡進(jìn)行數(shù)據(jù)交換，或者處理器與傳感器芯片進(jìn)行數(shù)據(jù)交換。不同芯片間進(jìn)行通信的常見電路為通用輸入輸出電路(GP1,General Purpose Input Output),但是，由于不同芯片采用不同工藝制造，會導(dǎo)致其輸入輸出電路的電源電壓(或供電電壓)不同，例如，有些芯片的輸入輸出電路采用3.3V電源供電，有些芯片的輸入輸出電路采用2.8V電源、2.5V電源或1.8V電源供電。如果將具有不同電源電壓的輸入輸出電路連接在一起，將導(dǎo)致漏電流很大而無法正常工作。
[0003]因此，有必要提供一種改進(jìn)的技術(shù)方案來克服上述問題。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的目的在于提供一種自適應(yīng)輸入輸出電路及其芯片，其電源電壓可調(diào)整至與其相連的另一輸入輸出電路的電源電壓一致，從而克服漏電問題，保證輸入輸出電路正常工作。
[0005]為了解決上述問題，根據(jù)本發(fā)明的一個方面，本發(fā)明提供一種自適應(yīng)輸入輸出電路，其包括輸入輸出模塊、電平檢測電路和可調(diào)節(jié)電源電路。所述輸入輸出模塊包括電源端和第一連接端，所述第一連接端與一個管腳PAD相連，所述電源端與可調(diào)節(jié)電源電路的輸出端相連；所述電平檢測電路的輸入端與所述管腳PAD相連，其輸出端與所述可調(diào)節(jié)電源電路的輸入端相連，所述電平檢測電路用于檢測另一芯片輸出給所述管腳PAD上的數(shù)據(jù)信號的高電平電壓，并通過其輸出端輸出該管腳PAD的高電平電壓；所述可調(diào)電源電路基于所述電平檢測電路輸出的高電平電壓對其輸出的電源電壓進(jìn)行調(diào)整，以產(chǎn)生與該高電平電壓一致的電源電壓，并將該電源電壓提供給所述輸入輸出模塊的電源端。
[0006]進(jìn)一步的，所述輸入輸出模塊還包括控制端、第二連接端、第三連接端、輸入電路和輸出電路，所述控制端與控制信號OEN相連，所述輸入輸出模塊基于該控制信號OEN使所述輸入電路工作或使所述輸出電路工作；所述第一連接端作為所述輸入電路的輸入端或者所述輸出電路的輸出端；所述第二連接端作為所述輸出電路的輸入端，所述第三連接端作為所述輸入電路的輸出端。
[0007]進(jìn)一步的，所述自適應(yīng)輸入輸出電路位于第一芯片中，所述管腳PAD為該第一芯片中的一個管腳，第一芯片的所述管腳PAD與第二芯片的輸入輸出電路的管腳相連，第一芯片中的所述輸入輸出模塊的輸入電路用于經(jīng)所述管腳PAD接收所述第二芯片的輸入輸出電路的輸出電路輸出的數(shù)據(jù)信號；第一芯片中的所述輸入輸出模塊的輸出電路用于經(jīng)所述管腳PAD向所述第二芯片的輸入輸出電路的輸入電路發(fā)送數(shù)據(jù)信號。
[0008]進(jìn)一步的，所述輸入電路包括PMOS晶體管MPBI和NMOS晶體管MNBI，PMOS晶體管MPBl的源級接所述輸入輸出模塊的電源端，PMOS晶體管MPBl的漏極與NMOS晶體管MNBl的漏極相連，該連接節(jié)點作為所述輸入電路的輸出端，PMOS晶體管MPBl的柵極與NMOS晶體管MNBl的柵極相連，該連接節(jié)點作為所述輸入電路的輸入端，所述輸出電路PMOS晶體管MPA1、MPA2，以及NMOS晶體管MNA1、MNA2，PMOS晶體管MPAl的源級接輸入輸出模塊的電源端，漏級與PMOS晶體管MPA2的源級相連，柵極與NMOS晶體管MNAl的柵極相連作為輸出電路的輸入端；PM0S晶體管MPA2的漏極與NMOS晶體管MNA2的漏極相連，并作為輸出電路的輸出端，柵極與控制信號OEN的反相信號相連；NM0S晶體管MNA2的柵極與控制信號OEN相連，源級與NMOS晶體管MNAl的漏級相連，NMOS晶體管MNAl的源級與接地端相連。
[0009]進(jìn)一步的，所述電平檢測電路還包括與控制信號OEN相連的使能端，當(dāng)控制信號OEN為第一邏輯電平時,其使所述輸入輸出模塊的輸入電路工作且輸出電路不工作，其使能所述電平檢測電路工作；當(dāng)控制信號OEN為第二邏輯電平時，其使所述輸入輸出模塊的輸入電路不工作且輸出電路工作，其使能所述電平檢測電路不工作。
[0010]進(jìn)一步的，所述電平檢測電路包括第一開關(guān)、第二開關(guān)、電容、模數(shù)轉(zhuǎn)換器、施密特觸發(fā)器和上升沿脈沖產(chǎn)生器，其中，第一開關(guān)和電容依次串聯(lián)于所述管腳PAD和地節(jié)點GND之間；第二開關(guān)的兩個連接端分別與所述管腳PAD和施密特觸發(fā)器的輸入端相連，第二開關(guān)的控制端與控制信號OEN相連，當(dāng)控制信號OEN為第一邏輯電平時，第二開關(guān)導(dǎo)通，當(dāng)控制信號OEN為第二邏輯電平時，第二開關(guān)截止；施密特觸發(fā)器的輸出端與上升沿脈沖產(chǎn)生器的輸入端相連，上升沿脈沖產(chǎn)生器的輸出端與第一開關(guān)的控制端相連；第一開關(guān)和電容之間的連接節(jié)點與模數(shù)轉(zhuǎn)換器的輸入端相連，模數(shù)轉(zhuǎn)換器的輸出端作為該電平檢測電路的輸出端。
[0011]進(jìn)一步的，所述施密特觸發(fā)器用于對其輸入端接收到的信號進(jìn)行整形，以輸出較為理想的矩形脈沖信號Det ;所述上升沿脈沖產(chǎn)生器基于所述施密特觸發(fā)器輸出的脈沖信號Det的上升沿產(chǎn)生并輸出一個高電平持續(xù)時間固定的脈沖控制信號PS，該脈沖控制信號PS為高電平時控制第一開關(guān)導(dǎo)通，該脈沖控制信號PS為低電平時控制第一開關(guān)截止；所述模數(shù)轉(zhuǎn)換器基于電容上的電壓產(chǎn)生并輸出對應(yīng)的數(shù)字信號。
[0012]進(jìn)一步的，所述控制信號的第一邏輯電平為低電平，第二電平為高電平，
[0013]當(dāng)施密特觸發(fā)器接收到的信號由低電平跳變?yōu)殡娖?，其輸出的矩形脈沖信號Det將產(chǎn)生上升沿；當(dāng)施密特觸發(fā)器接收到的信號由高電平跳變?yōu)榈碗娖綍r，其輸出的矩形脈沖信號Det將產(chǎn)生下降沿。
[0014]進(jìn)一步的，省略所述施密特觸發(fā)器，所述上升沿脈沖產(chǎn)生器的輸入端與所述管腳PAD相連。
[0015]根據(jù)本發(fā)明的另一個方面，本發(fā)明提供一種芯片，其包括自適應(yīng)輸入輸出電路，所述自適應(yīng)輸入輸出電路包括輸入輸出模塊、電平檢測電路和可調(diào)節(jié)電源電路。所述輸入輸出模塊包括電源端和第一連接端，所述第一連接端與一個管腳PAD相連，所述電源端與可調(diào)節(jié)電源電路的輸出端相連；所述電平檢測電路的輸入端與所述管腳PAD相連，其輸出端與所述可調(diào)節(jié)電源電路的輸入端相連，所述電平檢測電路用于檢測另一芯片輸出給所述管腳PAD上的數(shù)據(jù)信號的高電平電壓，并通過其輸出端輸出該管腳PAD的高電平電壓；所述可調(diào)電源電路基于所述電平檢測電路輸出的高電平電壓對其輸出的電源電壓進(jìn)行調(diào)整，以產(chǎn)生與該高電平電壓一致的電源電壓，并將該電源電壓提供給所述輸入輸出模塊的電源端。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明中的自適應(yīng)輸入輸出電路在接收與其相連的另一芯片中的輸入輸出電路發(fā)送的數(shù)據(jù)信號時，會將其電源電壓調(diào)整至與該數(shù)據(jù)信號的高電平電壓一致，從而避免相連的兩個輸入輸出電路由于電源電壓不相等導(dǎo)致的漏電問題，保證輸入輸出電路正常工作。
【【專利附圖】

【附圖說明】】
[0017]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0018]圖1為具有不同電源電壓的兩個輸入輸出電路的連接示意圖；
[0019]圖2為本發(fā)明在一個實施例中的自適應(yīng)輸入輸出電路的電路示意圖；
[0020]圖3為圖2中的電平檢測電路在一個實施例中的電路示意圖。
【【具體實施方式】】
[0021]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0022]此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0023]請參考圖1所示，其為具有不同電源電壓的兩個輸入輸出電路的連接示意圖，其顯示了兩個芯片，第一芯片100和第二芯片300。為了實現(xiàn)兩個芯片的通訊，第一芯片100中設(shè)置有輸入輸出電路，第二芯片300也設(shè)置有輸入輸出電路。為了簡便，在圖中只是顯示了第一芯片100的輸入輸出電路的輸出電路110,第二芯片300的輸入輸出電路的輸入電路310。第一芯片100的輸入輸出電路的輸入電路(未不出)與第二芯片300的輸入輸出電路的輸入電路210的結(jié)構(gòu)相同，第二芯片300的輸入輸出電路的輸出電路(未不出)與第一芯片100的輸入輸出電路的輸出電路110相同。
[0024]所述輸出電路110包括PMOS晶體管MPAl、MPA2, NMOS晶體管MNAl、MNA2，第一芯片100中的輸入輸出電路由1.8V電源供電(即電源電壓為1.8V);所述輸入電路310包括PMOS晶體管MPBl和NMOS晶體管MNB1，第二芯片300中的輸入輸出電路由3.3V電源供電(即電源電壓為3.3V)。
[0025]PMOS晶體管MPAl的源級接輸入輸出模塊的電源端，漏級與PMOS晶體管MPA2的源級相連，柵極與NMOS晶體管MNAl的柵極相連作為輸出電路110的輸入端OUTB ；PM0S晶體管MPA2的漏極與NMOS晶體管MNA2的漏極相連，并作為輸出電路110的輸出端，柵極與控制信號OEN的反相信號OENB相連；NM0S晶體管MNA2的柵極與控制信號OEN相連，源級與NMOS晶體管MNAl的漏級相連，NMOS晶體管MNAl的源級與接地端相連。
[0026]PMOS晶體管MPBl的源級接所述輸入輸出模塊的電源端，PMOS晶體管MPBl的漏極與NMOS晶體管MNBl的漏極相連，該連接節(jié)點作為所述輸入電路210的輸出端，PMOS晶體管MPBl的柵極與NMOS晶體管MNBl的柵極相連，該連接節(jié)點作為所述輸入電路210的輸入端。
[0027]輸出電路110的輸出端通過管腳A與輸入電路310的輸入端相連。
[0028]當(dāng)?shù)谝恍酒?00向第二芯片300傳輸數(shù)據(jù)信號時,第一芯片100的輸出電路輸出的數(shù)據(jù)信號的高電平為1.8￥，低電平為價。當(dāng)?shù)谝恍酒?00輸出高電平(0ΕΝ信號為高電平，OENB信號為低電平，OUTB信號為低電平)時，節(jié)點A的電壓為1.8V，此時，第二芯片120中的PMOS晶體管MPBl的柵源電壓為-1.5V，NMOS晶體管MNBl的柵源電壓為1.8V，使PMOS晶體管MPBl無法被關(guān)斷，且NMOS晶體管MNBl導(dǎo)通，這樣會導(dǎo)致從3.3V電源至地電平GND的漏電流很大，使輸入輸出電路無法正常工作。
[0029]為了克服上述缺陷，本發(fā)明對輸入輸出電路進(jìn)行了改進(jìn)，以使得相連的兩個輸入輸出電路的電源電壓一致，從而避免漏電問題。
[0030]請參考圖2所示，其為本發(fā)明在一個實施例中的自適應(yīng)輸入輸出電路的電路示意圖，該輸入輸出電路位于一個芯片中。該自適應(yīng)輸入輸出電路包括輸入輸出模塊210、電平檢測電路220和可調(diào)節(jié)電源電路230。
[0031]所述輸入輸出模塊210包括電源端1、控制端2、第一連接端3、第二連接端4、第三連接端5、輸入電路和輸出電路，其中輸入電路和輸出電路未圖示。所述電源端I與可調(diào)節(jié)電源電路230的輸出端相連；所述控制端2與控制信號OEN相連，所述輸入輸出模塊210基于該控制信號OEN使所述輸出電路工作或不工作；所述第一連接端3與該芯片的一個管腳PAD相連，其可以作為輸入電路的輸入端或者輸出電路的輸出端；所述第二連接端4可以作為輸出電路的輸入端，所述第三連接端5可以作為輸入電路的輸出端。
[0032]所述管腳PAD可以與另一芯片中的輸入輸出電路相連,所述輸入輸出模塊210中的輸入電路用于經(jīng)所述管腳PAD接收該另一芯片的輸入輸出電路輸出的數(shù)據(jù)信號；所述輸入輸出模塊210中的輸出電路用于經(jīng)所述管腳PAD向該另一芯片的輸入輸出電路發(fā)送數(shù)據(jù)信號。
[0033]圖2中的輸入輸出模塊210的工作過程為:當(dāng)控制信號OEN使輸入輸出模塊210中的輸入電路工作且輸出電路不工作時，第一連接端3作為該輸入電路的輸入端,第三連接端5作為該輸入電路的輸出端，該輸入電路將其從管腳PAD接收到的數(shù)據(jù)信號轉(zhuǎn)換為輸入信號Input提供給輸入輸出模塊210所在芯片中的其他電路模塊；當(dāng)控制信號OEN使輸入輸出模塊210中的輸出電路工作且輸入電路不工作時，第一連接端3作為該輸出電路的輸出端，第二連接端4作為該輸出電路的輸入端，該輸出電路將輸入輸出模塊210所在芯片中的其他電路模塊提供的輸出信號OUT轉(zhuǎn)換為數(shù)據(jù)信號輸出給所述管腳PAD。所述輸入輸出模塊210可以米用現(xiàn)有技術(shù)中的輸入輸出電路技術(shù)，比如，通用輸入輸出電路。
[0034]所述電平檢測電路220的輸入端與所述管腳PAD相連，其輸出端與所述可調(diào)節(jié)電源電路230的輸入端相連。所述電平檢測電路220用于檢測所述管腳PAD的數(shù)據(jù)信號的高電平電壓，并通過其輸出端輸出該高電平電壓。也可以說，所述電平檢測電路220在所述輸入輸出模塊210的輸入電路工作時，檢測所述管腳PAD上的數(shù)據(jù)信號，并通過其輸出端輸出該數(shù)據(jù)信號的高電平電壓。在圖2所示的實施例中，所述電平檢測電路220還包括與控制信號OEN相連的使能端6，當(dāng)控制信號OEN為第一邏輯電平時，其使所述輸入輸出模塊210的輸入電路工作且輸出電路不工作，其使能所述電平檢測電路220工作；當(dāng)控制信號OEN為第二邏輯電平時，其使所述輸入輸出模塊210的輸入電路不工作且輸出電路工作，其使能所述電平檢測電路220不工作。
[0035]請參考圖3所示，其為圖2中的電平檢測電路在一個實施例中的電路示意圖。
[0036]圖3所示的電平檢測電路包括反相器INV1、第一開關(guān)K1、第二開關(guān)K2、電容Cl、模數(shù)轉(zhuǎn)換器ADC、施密特觸發(fā)器schmitt和上升沿脈沖產(chǎn)生器PulseGen。其中，第一開關(guān)Kl和電容Cl依次串聯(lián)于管腳PAD和地節(jié)點GND之間；第二開關(guān)K2的兩個連接端分別與所述管腳PAD和施密特觸發(fā)器schmitt的輸入端相連；反相器INVl的輸入端與控制信號OEN相連，其輸出端與第二開關(guān)K2的控制端相連；施密特觸發(fā)器schmitt的輸出端與上升沿脈沖產(chǎn)生器Pulse Gen的輸入端相連，上升沿脈沖產(chǎn)生器Pulse Gen的輸出端與第一開關(guān)Kl的控制端相連；第一開關(guān)Kl和電容Cl之間的連接節(jié)點與模數(shù)轉(zhuǎn)換器ADC的輸入端相連，模數(shù)轉(zhuǎn)換器的ADC輸出端作為該電平檢測電路的輸出端；所述反相器INVl的輸入端作為該電平檢測電路的使能端，第一開關(guān)Kl和第二開關(guān)K2之間的連接節(jié)點作為該電平檢測電路的輸入端。
[0037]在此設(shè)置施密特觸發(fā)器schmitt的原因在于，所述另一芯片經(jīng)管腳PAD輸出的數(shù)據(jù)信號(該數(shù)據(jù)信號可以稱為PAD信號，一般為數(shù)字信號)在傳輸中經(jīng)常發(fā)生波形畸變，出現(xiàn)上升沿和下降沿不理想的情況，所述施密特觸發(fā)器schmitt可以對其輸入端接收到的信號進(jìn)行整形，以輸出較為理想的矩形脈沖信號Det，從而使所述電平檢測電路從管腳PAD處檢測到的PAD信號更為精確。需要說明的是，在其他實施例中，也可以省略所述施密特觸發(fā)器schmitt,將所述第二開關(guān)K2的一端與上升沿脈沖產(chǎn)生器Pulse Gen相連。
[0038]所述上升沿脈沖產(chǎn)生器Pulse Gen基于所述施密特觸發(fā)器schmitt輸出的脈沖信號Det的上升沿產(chǎn)生并輸出一個高電平持續(xù)時間固定的脈沖控制信號PS，該脈沖控制信號PS為高電平時控制第一開關(guān)Kl導(dǎo)通,該脈沖控制信號PS為低電平時控制第一開關(guān)Kl截止。
[0039]所述模數(shù)轉(zhuǎn)換器ADC基于電容Cl上的電壓產(chǎn)生并輸出對應(yīng)的數(shù)字信號。
[0040]以下具體介紹圖3中的電平檢測電路的工作過程。
[0041]當(dāng)控制信號OEN為第一邏輯電平(其使所述輸入輸出模塊210的輸出電路不工作)時，其使能圖3所示的電平檢測電路工作，此時，第二開關(guān)K2導(dǎo)通。當(dāng)?shù)诙_關(guān)導(dǎo)通K2后，施密特觸發(fā)器schmitt對其輸入端接收到的PAD信號進(jìn)行整形以輸出較為理想的矩形脈沖信號Det，在PAD信號由低電平跳變?yōu)楦唠娖綍r，施密特觸發(fā)器schmitt輸出的矩形脈沖信號Det將產(chǎn)生上升沿(即矩形脈沖信號Det由低電平跳變?yōu)楦唠娖?；在？么0信號由高電平跳變?yōu)榈碗娖綍r，施密特觸發(fā)器schmitt輸出的矩形脈沖信號Dett將產(chǎn)生下降沿(即矩形脈沖信號Det由高電平跳變?yōu)榈碗娖?。所述上升沿脈沖產(chǎn)生器Pulse Gen基于所述矩形脈沖信號Det的上升沿產(chǎn)生高電平持續(xù)時間固定的脈沖控制信號PS。當(dāng)脈沖控制信號PS為高電平時，第一開關(guān)Kl導(dǎo)通,將所述管腳PAD上的PAD信號米樣到電容Cl上。所述模數(shù)轉(zhuǎn)換器ADC基于電容Cl上的電壓產(chǎn)生并輸出對應(yīng)的數(shù)字信號，該數(shù)字信號表征PAD信號的高電平電壓(PAD信號的高電平電壓與所述另一芯片中的輸入輸出電路的電源電壓相等)。
[0042]當(dāng)控制信號OEN為第二邏輯電平(所述輸入輸出模塊210的輸出電路工作時)時，其使能圖3所示的電平檢測電路不工作，此時，第二開關(guān)K2截止，由于施密特觸發(fā)器schmitt和上升沿脈沖產(chǎn)生器Pulse Gen無輸入信號，因此,第一開關(guān)Kl截止。由于此時電容Cl上的電壓還是等于電平檢測電路在工作時采樣到的PAD信號的高電平電壓，因此，所述模數(shù)轉(zhuǎn)換器ADC輸出的數(shù)字信號保持不變(即所述模數(shù)轉(zhuǎn)換器ADC存儲表征PAD信號的高電平電壓的數(shù)字信號)，從而在所述輸入輸出模塊210的輸出電路工作時,相連的兩個輸入輸出電路的電源電壓繼續(xù)保持一致，以避免所述另一芯片中的輸出電路漏電。
[0043]后續(xù)連接的可調(diào)電源電路230 (如圖2所示)基于所述模數(shù)轉(zhuǎn)換器ADC輸出的數(shù)字信號(其表征PAD信號的高電平電壓)對其輸出的電源電壓進(jìn)行調(diào)整，以產(chǎn)生與PAD信號的高電平電壓一致的電源電壓。也就是說，所述可調(diào)電源電路230基于所述電平檢測電路220檢測到的PAD信號的高電平電壓對其輸出的電源電壓進(jìn)行調(diào)整，以產(chǎn)生與該PAD信號的高電平電壓一致的電源電壓，從而使相連的兩個輸入輸出電路的電源電壓一致。這樣，可以避免相連的兩個輸入輸出電路由于電源電壓不相等導(dǎo)致的漏電問題，保證輸入輸出電路正常工作。
[0044]需要特別說明的是，在圖3所示的實施例中，所述控制信號OEN的第一邏輯電平為低電平，第二邏輯信號為高電平，第二開關(guān)K2在其控制端的信號為高電平時導(dǎo)通，低電平時截止；若第二開關(guān)K2在其控制端的信號為低電平時導(dǎo)通，高電平時截止，則可省略反相器INV1，使第二開關(guān)的控制端與控制信號OEN相連。所述電平檢測電路220可以為其他結(jié)構(gòu)的電平檢測電路，只要其可以檢測所述另一芯片輸出給所述管腳PAD的PAD信號，并通過其輸出端輸出該PAD信號的高電平電壓即可。圖3所示的實施例中，所述模數(shù)轉(zhuǎn)換器ADC輸出的數(shù)字信號為3位數(shù)字信號(比如，D0、D1和D2)，在實際設(shè)計中，可以根據(jù)輸出精度要求來增加或者減少數(shù)字信號位數(shù)。
[0045]再結(jié)合圖1所示，輸入電路310的電源電壓為3.3V，輸入電路310在檢測到第一芯片100的輸出電路110輸出的數(shù)據(jù)信號的高電平電壓為1.8V時，則通過其可調(diào)節(jié)電源電路產(chǎn)生1.8V的電源電壓，并將其提供給輸入電路310的電源端，這樣使得兩個芯片中的輸入輸出電路中的電源電壓一致，避免了背景中提到的漏電問題。
[0046]綜上所述，本發(fā)明中的自適應(yīng)輸入輸出電路包括輸入輸出模塊210、電平檢測電路220和可調(diào)節(jié)電源電路230。該自適應(yīng)輸入輸出電路通過PAD端連接至其它芯片的輸入輸出電路時，所述電平檢測電路220用于檢測該其他芯片輸出給所述管腳PAD的PAD信號，并通過其輸出端輸出該PAD信號的高電平電壓，可調(diào)節(jié)電源230基于所述電平檢測電路220輸出的PAD信號的高電平電壓調(diào)整其輸出的電源電壓與該高電平電壓一致，從而使相連的兩個輸入輸出電路的電源電壓一致，避免漏電問題，保證輸入輸出電路正常工作。
[0047]在本發(fā)明中，“連接”、相連、“連”、“接”等表示電性相連的詞語，如無特別說明，則表示直接或間接的電性連接。
[0048]需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的【具體實施方式】所做的任何改動均不脫離本發(fā)明的權(quán)利要求書的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【權(quán)利要求】
1.一種自適應(yīng)輸入輸出電路，其特征在于，其包括輸入輸出模塊、電平檢測電路和可調(diào)節(jié)電源電路， 所述輸入輸出模塊包括電源端和第一連接端，所述第一連接端與一個管腳PAD相連，所述電源端與可調(diào)節(jié)電源電路的輸出端相連； 所述電平檢測電路的輸入端與所述管腳PAD相連，其輸出端與所述可調(diào)節(jié)電源電路的輸入端相連，所述電平檢測電路用于檢測另一芯片輸出給所述管腳PAD上的數(shù)據(jù)信號的高電平電壓，并通過其輸出端輸出該管腳PAD的高電平電壓； 所述可調(diào)電源電路基于所述電平檢測電路輸出的高電平電壓對其輸出的電源電壓進(jìn)行調(diào)整，以產(chǎn)生與該高電平電壓一致的電源電壓，并將該電源電壓提供給所述輸入輸出模塊的電源端。
2.根據(jù)權(quán)利要求1所述的自適應(yīng)輸入輸出電路，其特征在于，所述輸入輸出模塊還包括控制端、第二連接端、第三連接端、輸入電路和輸出電路， 所述控制端與控制信號OEN相連，所述輸入輸出模塊基于該控制信號OEN使所述輸入電路工作或使所述輸出電路工作； 所述第一連接端作為所述輸入電路的輸入端或者所述輸出電路的輸出端；所述第二連接端作為所述輸出電路的輸入端，所述第三連接端作為所述輸入電路的輸出端。
3.根據(jù)權(quán)利要求2所述的自適應(yīng)輸入輸出電路，其特征在于，其位于第一芯片中，所述管腳PAD為該第一芯片中的一個管腳，第一芯片的所述管腳PAD與第二芯片的輸入輸出電路的管腳相連， 第一芯片中的所述輸入輸出模塊的輸入電路用于經(jīng)所述管腳PAD接收所述第二芯片的輸入輸出電路的輸出電路輸出的數(shù)據(jù)信號；第一芯片中的所述輸入輸出模塊的輸出電路用于經(jīng)所述管腳PAD向所述第二芯片的輸入輸出電路的輸入電路發(fā)送數(shù)據(jù)信號。
4.根據(jù)權(quán)利要求2所述的自適應(yīng)輸入輸出電路，其特征在于， 所述輸入電路包括PMOS晶體管MPBl和NMOS晶體管MNBl，PMOS晶體管MPBl的源級接所述輸入輸出模塊的電源端，PMOS晶體管MPBl的漏極與NMOS晶體管MNBl的漏極相連，該連接節(jié)點作為所述輸入電路的輸出端，PMOS晶體管MPBl的柵極與NMOS晶體管MNBl的柵極相連，該連接節(jié)點作為所述輸入電路的輸入端， 所述輸出電路PMOS晶體管MPA1、MPA2，以及NMOS晶體管MNA1、MNA2，PM0S晶體管MPAl的源級接輸入輸出模塊的電源端，漏級與PMOS晶體管MPA2的源級相連，柵極與NMOS晶體管MNAl的柵極相連作為輸出電路的輸入端；PM0S晶體管MPA2的漏極與NMOS晶體管MNA2的漏極相連，并作為輸出電路的輸出端，柵極與控制信號OEN的反相信號相連；NM0S晶體管MNA2的柵極與控制信號OEN相連，源級與NMOS晶體管MNAl的漏級相連，NMOS晶體管MNAl的源級與接地端相連。
5.根據(jù)權(quán)利要求2所述的自適應(yīng)輸入輸出電路，其特征在于， 所述電平檢測電路還包括與控制信號OEN相連的使能端，當(dāng)控制信號OEN為第一邏輯電平時，其使所述輸入輸出模塊的輸入電路工作且輸出電路不工作，其使能所述電平檢測電路工作；當(dāng)控制信號OEN為第二邏輯電平時，其使所述輸入輸出模塊的輸入電路不工作且輸出電路工作，其使能所述電平檢測電路不工作。
6.根據(jù)權(quán)利要求5所述的自適應(yīng)輸入輸出電路，其特征在于， 所述電平檢測電路包括第一開關(guān)、第二開關(guān)、電容、模數(shù)轉(zhuǎn)換器、施密特觸發(fā)器和上升沿脈沖產(chǎn)生器， 其中，第一開關(guān)和電容依次串聯(lián)于所述管腳PAD和地節(jié)點GND之間；第二開關(guān)的兩個連接端分別與所述管腳PAD和施密特觸發(fā)器的輸入端相連，第二開關(guān)的控制端與控制信號OEN相連，當(dāng)控制信號OEN為第一邏輯電平時，第二開關(guān)導(dǎo)通，當(dāng)控制信號OEN為第二邏輯電平時，第二開關(guān)截止；施密特觸發(fā)器的輸出端與上升沿脈沖產(chǎn)生器的輸入端相連，上升沿脈沖產(chǎn)生器的輸出端與第一開關(guān)的控制端相連；第一開關(guān)和電容之間的連接節(jié)點與模數(shù)轉(zhuǎn)換器的輸入端相連，模數(shù)轉(zhuǎn)換器的輸出端作為該電平檢測電路的輸出端。
7.根據(jù)權(quán)利要求6所述的自適應(yīng)輸入輸出電路，其特征在于， 所述施密特觸發(fā)器用于對其輸入端接收到的信號進(jìn)行整形，以輸出較為理想的矩形脈沖信號Det ； 所述上升沿脈沖產(chǎn)生器基于所述施密特觸發(fā)器輸出的脈沖信號Det的上升沿產(chǎn)生并輸出一個高電平持續(xù)時間固定的脈沖控制信號PS，該脈沖控制信號PS為高電平時控制第一開關(guān)導(dǎo)通，該脈沖控制信號PS為低電平時控制第一開關(guān)截止； 所述模數(shù)轉(zhuǎn)換器基于電容上的電壓產(chǎn)生并輸出對應(yīng)的數(shù)字信號。
8.根據(jù)權(quán)利要求7所述的自適應(yīng)輸入輸出電路，其特征在于， 所述控制信號的第一邏輯電平為低電平，第二電平為高電平， 當(dāng)施密特觸發(fā)器接收到的信號由低電平跳變?yōu)殡娖?，其輸出的矩形脈沖信號Det將產(chǎn)生上升沿；當(dāng)施密特觸發(fā)器接收到的信號由高電平跳變?yōu)榈碗娖綍r，其輸出的矩形脈沖信號Det將產(chǎn)生下降沿。
9.根據(jù)權(quán)利要求6所述的自適應(yīng)輸入輸出電路，其特征在于， 省略所述施密特觸發(fā)器，所述上升沿脈沖產(chǎn)生器的輸入端與所述管腳PAD相連。
10.一種芯片，其特征在于，其包括如權(quán)利要求1-9所述的自適應(yīng)輸入輸出電路。
【文檔編號】H03K19/0175GK104300960SQ201410573403
【公開日】2015年1月21日 申請日期:2014年10月23日 優(yōu)先權(quán)日:2014年10月23日
【發(fā)明者】王釗 申請人:無錫中星微電子有限公司