一種基于時鐘移相技術(shù)的多路ad同步方法
【專利摘要】本發(fā)明提出一種基于時鐘移相技術(shù)的多路AD同步方法，利用時鐘芯片的移相功能，對AD的輸出時鐘與移相后的參考時鐘的相位關(guān)系進(jìn)行檢測，并通過重啟AD芯片改變AD輸出時鐘的相位，使得參考時鐘信號與AD的輸出時鐘信號的相位關(guān)系能夠固定，從而達(dá)到提高多路AD時間同步精度的目的。通過本方法可以將多路AD輸出時鐘信號相位調(diào)整到一致，同步精度<20ps(由時鐘分配芯片通道間的一致性決定)。
【專利說明】-種基于時鐘移相技術(shù)的多路AD同步方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于數(shù)字信號處理領(lǐng)域，涉及多路AD的同步數(shù)字信號采集處理，具體為一 種基于時鐘移相技術(shù)的多路AD同步方法。

【背景技術(shù)】
[0002] 在數(shù)字信號處理領(lǐng)域，多數(shù)要求使用多路AD進(jìn)行模/數(shù)轉(zhuǎn)換，并對多路AD數(shù)據(jù)進(jìn) 行同步處理。針對目前多通道數(shù)字信號采集處理系統(tǒng)，已經(jīng)實現(xiàn)了多路AD數(shù)據(jù)采集ps級 的同步精度，但是目前的同步方式多采用外加時鐘延時芯片的方法（參見文獻(xiàn)高速多通道 數(shù)據(jù)采集系統(tǒng)的時鐘同步設(shè)計《艦船電子對抗》2013年01期），增加了系統(tǒng)復(fù)雜度和硬件 成本。上述文獻(xiàn)提出的方法主要利用多個時鐘延時芯片分別對多路AD芯片的時鐘進(jìn)行獨 立延時處理，達(dá)到同步AD的目的。


【發(fā)明內(nèi)容】

[0003] 由于在多通道數(shù)字信號采集處理系統(tǒng)中，多路AD的輸出時鐘（采集時間）雖不同 步，但時鐘之間的相位關(guān)系相對固定，但如何利用AD輸出時鐘之間固定的相位關(guān)系來提高 AD的同步精度，目前尚無文獻(xiàn)給出詳細(xì)的方法。為此，本發(fā)明提供了一種基于時鐘移相技術(shù) 的的多路AD同步方法，利用多路AD輸出時鐘之間固定的相位關(guān)系，巧妙的解決了多通道數(shù) 字采集系統(tǒng)中AD同步問題。
[0004] 為了實現(xiàn)上述目的，本發(fā)明利用時鐘芯片的移相功能，對AD的輸出時鐘與移相后 的參考時鐘的相位關(guān)系進(jìn)行檢測，并通過重啟AD芯片改變AD輸出時鐘的相位，使得參考時 鐘信號與AD的輸出時鐘信號的相位關(guān)系能夠固定，從而達(dá)到提高多路AD時間同步精度的 目的。
[0005] 本發(fā)明的技術(shù)方案為：
[0006] 所述一種基于時鐘移相技術(shù)的多路AD同步方法，其特征在于：包括以下步驟：
[0007] 步驟1 :通過布線保證n路AD芯片的輸入時鐘等長，n路AD芯片輸入時鐘的相位 一致；
[0008] 步驟 2 :計算移相步進(jìn)phase= 360 ° /4/ (felkin/felkQUt)，移相次數(shù)N= 4* (felkin/ ，其中AD芯片輸入時鐘信號clkin頻率，feltout為AD芯片輸出時鐘信號clU 頻率；
[0009] 步驟3 :選取AD1進(jìn)行以下操作：
[0010] 步驟3. 1 :按照步驟2得到的移相步進(jìn)和移相次數(shù)，借助時鐘管理芯片，將AD1輸 出時鐘信號以步進(jìn)的方式連續(xù)移相；每移相一次，用移相時鐘信號采集AD1輸出信號得到1 個碼字，完成整個時鐘周期的移相后，得到N個碼字AA……An;
[0011] 步驟3. 2 :對于得到N個碼字A:A2……AN，若碼字中的0在1之前，且0個數(shù)為Mm1的個數(shù)為％，MfMi=N，則得到參考時鐘信號與AD1輸出時鐘信號的相差phases= MQ*360° /V(fdkin/fdtout);若碼字中的1在0之前，且0之前的1的個數(shù)為MMi，0個數(shù)為MM。， 則得到參考時鐘信號與AD1輸出時鐘信號的相差phaseAD1 = (^+1^*360° /V(felkin/ fclkout);
[0012] 步驟4 :對于其余n-1個AD芯片分別進(jìn)行以下操作，完成所有的AD芯片同步： [0013] 步驟4. 1 :按照步驟2得到的移相步進(jìn)和移相次數(shù)，借助時鐘管理芯片，將ADi輸 出時鐘信號以步進(jìn)的方式連續(xù)移相，i= 2, 3,…，n;每移相一次，用移相時鐘信號采集ADi 輸出信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字B:B2……BN ;
[0014] 步驟4. 2 :對于得到N個碼字BA……BN，若碼字中的0在1之前，且0個數(shù)為 Wm1的個數(shù)為Wi，WfWi=N，則得到參考時鐘信號與ADi輸出時鐘信號的相差phases=WQ*360° /V(fdkin/fdtout);若碼字中的1在0之前，且0之前的1的個數(shù)為ffffi，0個數(shù)為ffff。， 則得到參考時鐘信號與ADi輸出時鐘信號的相差phaSeADi = /V(felkin/ fclkout);
[0015] 步驟4. 3 :若phaseADi不等于phase-，則重啟芯片ADi,重復(fù)步驟4. 1和步驟4. 2， 直至phaseAM 等于phaseAM〇
[0016] 有益效果
[0017] 本發(fā)明利用時鐘芯片的移相功能，對AD的輸出時鐘與移相后的參考時鐘的相位 關(guān)系進(jìn)行檢測，并通過重啟AD芯片改變AD輸出時鐘的相位，使得參考時鐘信號與AD的輸 出時鐘信號的相位關(guān)系能夠固定，從而達(dá)到提高多路AD時間同步精度的目的。通過本方法 可以將多路AD輸出時鐘信號相位調(diào)整到一致，同步精度<20ps(由時鐘分配芯片通道間的 一致性決定）。

【專利附圖】

【附圖說明】
[0018] 圖1 :實現(xiàn)該方法的系統(tǒng)原理框圖；
[0019] 圖2 :多路AD同步的處理流程框圖；
[0020] 圖3 :AD1與AD2的輸入輸出時鐘關(guān)系；
[0021] 圖4 :AD1的移相過程；
[0022] 圖5 :AD2的移相過程。

【具體實施方式】
[0023] 下面結(jié)合具體實施例描述本發(fā)明：
[0024] 本實施例中以兩個AD芯片為例。
[0025] 附圖1給出了實現(xiàn)該方法的系統(tǒng)原理框圖，系統(tǒng)包括1片F(xiàn)PGA，2片AD芯片和1 片時鐘管理芯片。
[0026] 通過布線保證2片AD芯片的輸入時鐘等長，保證AD芯片輸入時鐘的相位一致性。 所以系統(tǒng)的硬件連接關(guān)系見圖1，系統(tǒng)工作參數(shù)如下：中頻信號500MHz;AD1與AD2的輸入 時鐘clkl與clk5頻率為1GHz;AD采樣后輸出2路250MHz的DDR數(shù)據(jù)，所以AD1與AD2的 輸出時鐘clk2與clk3頻率為250MHz;參考時鐘clk5頻率為250MHz，與AD時鐘為同源時 鐘；參考時鐘clk5經(jīng)過時鐘管理芯片移相之后得到移相時鐘clk4。
[0027] 由于AD的輸入時鐘信號clkin與輸出時鐘信號elk。#為M倍頻關(guān)系，在保證多路 AD的輸入時鐘信號嚴(yán)格等相的條件下，由于AD的輸出時鐘是輸入時鐘的分頻得到，AD的輸 出時鐘信號會出現(xiàn)M種隨機相位。
[0028] 利用經(jīng)過移相后AD輸出時鐘信號對AD輸出原始時鐘信號進(jìn)行采樣，通過采樣得 到的碼字來計算AD輸出的時鐘相位。借助時鐘管理芯片，將AD輸出時鐘信號以步進(jìn)的方 式連續(xù)移相，再對AD輸出的原始時鐘信號進(jìn)行采集。移相的步數(shù)N為AD輸入時鐘與輸出 時鐘分頻數(shù)的4倍，N= 4* (felkin/feltout)，felkin為AD芯片輸入時鐘信號clkin頻率，feltout為 AD芯片輸出時鐘信號dU頻率，那么移相的步進(jìn)phase= 360° /V(felkin/feltout)。每移 相一次，用移相時鐘信號采集AD輸出信號得到1個碼字An，完成整個時鐘周期的移相后，能 夠得到N個碼字A:A2……AN，如果得到的N個碼字為
[0029]

【權(quán)利要求】
1. 一種基于時鐘移相技術(shù)的多路AD同步方法，其特征在于：包括W下步驟： 步驟1 ;通過布線保證n路AD芯片的輸入時鐘等長，n路AD芯片輸入時鐘的相位一致； 步驟 2 ;計算移相步進(jìn) phase = 360° /4/ (feikin化Ikout)，移相次數(shù) N = 4* (feikin化Ikcut)， 其中為AD芯片輸入時鐘信號clki。頻率，ftikDut為AD芯片輸出時鐘信號clkwt頻率； 步驟3;選取AD1進(jìn)行W下操作： 步驟3. 1 ;按照步驟2得到的移相步進(jìn)和移相次數(shù)，借助時鐘管理芯片，將AD1輸出時 鐘信號W步進(jìn)的方式連續(xù)移相；每移相一次，用移相時鐘信號采集AD1輸出信號得到1個碼 字，完成整個時鐘周期的移相后，得到N個碼字A1A2……Aw ; 步驟3. 2 ;對于得到N個碼字AA……Aw,若碼字中的0在1之前，且0個數(shù)為M。，1的個 數(shù)為Ml，M。+Ml=N，則得到參考時鐘信號與ADl輸出時鐘信號的相差地asewl=M。*360°/4/ (feiidD/feikDut);若碼字中的1在0之前，且0之前的1的個數(shù)為匪1，〇個數(shù)為MM。，則得到參 考時鐘信號與AD1輸出時鐘信號的相差地as6ADi= (MMi+MM〇)*360° /4/(f；iki?；痠kwt); 步驟4 ;對于其余n-1個AD芯片分別進(jìn)行W下操作，完成所有的AD芯片同步： 步驟4. 1 ;按照步驟2得到的移相步進(jìn)和移相次數(shù)，借助時鐘管理芯片，將ADi輸出時 鐘信號W步進(jìn)的方式連續(xù)移相，i = 2, 3,…，n ;每移相一次，用移相時鐘信號采集ADi輸出 信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字8是2……Bw ; 步驟4. 2 ;對于得到N個碼字BA……Bw，若碼字中的0在1之前，且0個數(shù)為W。，1的個 數(shù)為Wi，We+Wi=N，則得到參考時鐘信號與ADi輸出時鐘信號的相差地ase^i=胖。*360 ° /4/ (feiidD/feikDut);若碼字中的1在0之前，且0之前的1的個數(shù)為WWi，〇個數(shù)為WW。，則得到參 考時鐘信號與ADi輸出時鐘信號的相差地as6AM= (WWi+WW〇)*360° /4/(f；iki?；痠kwt); 步驟4. 3 ;若地ase^Di不等于地ase^Di，則重啟芯片ADi,重復(fù)步驟4. 1和步驟4. 2,直至 地asewi等于地ase曲1。
【文檔編號】H03M1/12GK104467852SQ201410681631
【公開日】2015年3月25日 申請日期:2014年11月24日 優(yōu)先權(quán)日:2014年11月24日
【發(fā)明者】高飛, 胡建, 張偉 申請人:中國電子科技集團公司第二十九研究所