應用四輸入保護門的抗輻射鎖存器的制造方法
【專利摘要】本實用新型涉及抗輻射集成電路設計領(lǐng)域。為提供一種可以應用于輻射環(huán)境下的鎖存器，可以抵抗SEU和部分MBU。當鎖存器的存儲節(jié)點以及輸入信號由于粒子轟擊而發(fā)生雙比特翻轉(zhuǎn)時，該鎖存器能夠通過保護門泄放掉沉積在敏感節(jié)點上的電荷，從而使鎖存器的存儲狀態(tài)不會發(fā)生改變，使正確電平信號傳入后級電路。為此，本實用新型采用的技術(shù)方案是，應用四輸入保護門的抗輻射鎖存器，由7個傳輸門TG1～6，3個反相器INV1～3，3個二輸入保護門(Double Input Guardgate,DIG)DIG1～3和一個四輸入保護門構(gòu)成。本實用新型主要應用于抗輻射集成電路設計。
【專利說明】應用四輸入保護門的抗輻射鎖存器

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及抗輻射集成電路設計領(lǐng)域，尤其設計使用二輸入保護門和四輸入 保護門對時序電路進行加固，具有抗單粒子翻轉(zhuǎn)（Single event upset，SEU)和部分抵抗多 比特翻轉(zhuǎn)（Multiple-bit upset，MBU)的能力。具體講，涉及一種應用四輸入保護門的抗輻 射鎖存器。

【背景技術(shù)】
[0002] 集成電路應用于太空領(lǐng)域時，會遭受粒子轟擊引起軟錯誤，常見的太空中的輻 射機理有α粒子、高能中子、高能宇宙射線、低能宇宙中子的轟擊，這些粒子打向硅表面 引起晶體管內(nèi)部產(chǎn)生多余電荷而錯誤的開啟或關(guān)斷。對于應用于空間環(huán)境中的數(shù)字電 路，特別是時序電路，單粒子翻轉(zhuǎn)的發(fā)生會嚴重影響芯片功能的正確性。當注入的電荷 量不足以引起電平翻轉(zhuǎn)而引起電平的瞬間脈沖時，發(fā)生單粒子瞬態(tài)效應（Single Event Transient, SET)?，F(xiàn)有的加固技術(shù)多數(shù)針對SEU，但是隨著集成電路尺寸的減小以及芯片供 電電壓的下降，MBU發(fā)生的幾率正在逐步上升，從而影響電路的性能。
[0003] 鎖存器是電路中最常用到的存儲單元，對于鎖存器的加固尤為重要。常用的設計 加固方法（Radiation Hardened-by Design, RHBD)有模組冗余和使用保護門。模組冗余會 大大增加電路面積和功耗，保護門電路則不會。常用的是二輸入保護門結(jié)構(gòu)（Double Input GuarcLgate，DIG)，可以抵抗發(fā)生在兩個輸入端的SEU和SET。另外本結(jié)構(gòu)還應用了四輸入 保護門（Four Input Guard_gate，F(xiàn)IG)。


【發(fā)明內(nèi)容】

[0004] 為克服現(xiàn)有技術(shù)的不足，本實用新型旨在提供一種可以應用于輻射環(huán)境下的鎖存 器，可以抵抗SEU和部分MBU。當鎖存器的存儲節(jié)點以及輸入信號由于粒子轟擊而發(fā)生雙 比特翻轉(zhuǎn)時，該鎖存器能夠通過保護門泄放掉沉積在敏感節(jié)點上的電荷，從而使鎖存器的 存儲狀態(tài)不會發(fā)生改變，使正確電平信號傳入后級電路。為此，本實用新型采用的技術(shù)方案 是，應用四輸入保護門的抗輻射鎖存器，由 7個傳輸門TG1?6, 3個反相器INV1?3, 3個 二輸入保護門（Double Input Guardgate，DIG)DIGl?3和一個四輸入保護門構(gòu)成，四路相 同的輸入信號中三路分別對應輸入到輸入端Dl、D 2、D3,輸入端Dl、D2、D3分別依次對應通 過傳輸門TG1、傳輸門T G2、傳輸門TG3送入對應的二輸入保護門DIG1?3,輸入信號經(jīng)輸 入端D1、輸入端D2作為二輸入保護門DIG1的輸入，二輸入保護門DIG1的輸出A經(jīng)過反相 器INV1和傳輸門TG5連至輸入端D1 ;輸入端D2、輸入端D3作為二輸入保護門DIG2的輸 入，二輸入保護門DIG2的輸出B經(jīng)由反相器INV2和傳輸門TG6連至輸入端D2 ;輸入端D1、 輸入端D3作為二輸入保護門DIG3的輸入，二輸入保護門DIG3的輸出C經(jīng)反相器INV3和 TG7連至輸入端D3 ;輸出A、B、C作為四輸入保護門的輸入信號，前述三路輸入信號以外的 一路輸入四輸入保護門輸出Q。
[0005] 二輸入保護門DIG結(jié)構(gòu)為，使用兩個PM0S管PM1和PM2串聯(lián)，兩個NM0S管NM1和 ------------- 貝 聯(lián)；PM1的源級接VDD，觀的漏極接剛2酬極，腿的源級接_，pMi和·的柵 |及作為一個輸入A，PM2和麗2的柵極作為另一個輸入B，pM2和麵 2的漏極作為輸出〇。 四輸入保護門的結(jié)構(gòu)為，刪四個_管串聯(lián)，四個圓3管串聯(lián)；第4個·管 &源級接VDD，第1個pm〇S管的漏極接第1個mm〇s管的漏極，第4個麗〇3管的源級接 GND， 第1 I NM0S管和第丨個PM0S管的柵極分別接正反時鐘，第2個剛陽管和第2個 pM〇s管 =柵極作為一個輸入，第3個NM〇S管和第3個pM〇s管的柵極作為另一個輸入，第 4個麗〇§ 巨和第4個PM0S管的柵極再作為一個輸入，第1個NM〇S管和第1個PM0S管的漏極作為輸 出0〇
[0007]本實用新型的技術(shù)特點及效果：
[000i8]、本實用新型是通過結(jié)構(gòu)設計的手段對電路進行加固的，因此能夠抵抗由于單個輻 射粒子造成的不同阱中多個敏感節(jié)點的同時翻轉(zhuǎn)，從而使鎖存器的存儲狀態(tài)不會發(fā)生改 變。
[0009]本實用新型由于在透明階段時直接由D傳至Q,減小了傳播延時，并且是由D直接 驅(qū)動Q，所以FIG晶體管的尺寸可以使用最小尺寸，減小了版圖面積。

【專利附圖】

【附圖說明】
[0010]圖1應用四輸入保護門的抗輻射鎖存器的電路結(jié)構(gòu)；
[0011]圖2(a)DIG的晶體管級結(jié)構(gòu)，（b)DIG的邏輯符號，（c)DIG的時序圖； _2]圖3(a)FIG的晶體管級結(jié)構(gòu)，（b)FIG的邏輯符號，（C)FIG的時序圖。

【具體實施方式】
[0013]本實用新型鎖存器的構(gòu)成使用7個傳輸門TG1?7、3個反相器INV1?3、3個二輸 入保護門DIG1?3和一個FIG。它有四路相同的輸入信號分別為01、02、03』4，它們各自 通過開關(guān)TGI、TG2、TG3、TG4送入鎖存器。Dl、D2作為DIG1的輸入，DIG1的輸出A經(jīng)過一 個反相器INV1和開關(guān)TG5反饋至它的一個輸入端D1。同樣D2、D3作為DIG2的輸入，輸出 B經(jīng)由INV2和TG6反饋至D2。Dl、D3作為DIG3的輸入，輸出C經(jīng)INV3和TG7反饋至D3。 A連FIG結(jié)構(gòu)的PM4和NM4, B連PM3和NM3, C連PM2和NM2, PM1接時鐘信號CK, NM1接時 鐘信號的反相NCK。輸出端為Q。其中的DIG(如圖2(a)所示為其晶體管級結(jié)構(gòu)，（b)為其 邏輯符號，（c)為其時序圖）使用兩個PM0S和兩個NM0S串聯(lián)，PM1和PM2串聯(lián)，NM1和NM2 串聯(lián)，PM1的源級接VDD，PM2的漏極接NM2的漏極，NM1的源級接GND，PM1和麗1的柵極作 為一個輸入A, PM2和NM2的柵極作為另一個輸入B，PM2和匪2的漏極作為輸出0。DIG在 兩個輸入不相同的時輸出為高阻態(tài)。在兩個輸入信號相同時,該單元的功能與反相器的功 能一致。FIG(如圖3(a)所示為其晶體管級結(jié)構(gòu)，（b)為其邏輯符號，（c)為其時序圖）與 DIG類似，使用四個PM0S和四個NM0S串聯(lián)，有四個輸入端，在四個輸入信號不相同的時輸出 為高阻態(tài)。在四個輸入信號相同時，該單元的功能與反相器的功能一致。
[0014] 鎖存器在CK = 1時處于透明階段，TG1?4導通，TG5?7截止，F(xiàn)IG截止。D4支 路導通，輸入信號直接傳到Q。鎖存器在CK = 0時處于保持階段，TG1?4截止，TG5?7 導通，F(xiàn)IG導通，Dl、D2、D3的狀態(tài)經(jīng)由DIG傳到Q。保持階段可能發(fā)生SEU和MBU，需要對 此進行防護。
[0015] 內(nèi)部節(jié)點有7個，保持階段TG4斷開，所以D4是否正確不影響Q。剩余的6個節(jié)點 可以分為2組，分別是節(jié)點{Dl、D2、D3}和{A、B、C}，也可以按構(gòu)成單元分類，分為 3個支 路{DIG1，INV1}，{DIG2，INV2}，{DIG3，INV3}。發(fā)生 SEU 時，可以分為 2 類，g卩 SEU 分別發(fā)生 在第一組節(jié)點和第二組節(jié)點。首先分析D2和A節(jié)點如何屏蔽SEU，其它的第一組節(jié)點與D2 類似，第二組節(jié)點與A類似。SEU發(fā)生在D2時，D2是DIG1和DIG2的輸入，所以這兩個DIG 狀態(tài)浮空，輸出A和B和C在這個時鐘周期內(nèi)保持不變，屏蔽錯誤，鎖存器輸出q也就保持 不變。SEU發(fā)生在節(jié)點A時，支路{DIG1，INV1}浮空，但是B和C保持正常，所以鎖存器輸 出Q保持不變。
[0016] 當發(fā)生雙節(jié)點翻轉(zhuǎn)（Double-node Upset, DNU)時，共有15種組合，可以分為三類。 我們?nèi)∪N典型情況進行說明。當D1和D2發(fā)生DNU時，DIG1的兩個輸入同時變化，A的狀 態(tài)發(fā)生翻轉(zhuǎn)，支路{DIG1，INV1}浮空，通過INV1使D1的狀態(tài)在該時鐘周期內(nèi)不可恢復，而 B的狀態(tài)不變，D2的狀態(tài)通過INV2得以恢復，C的狀態(tài)也不變。所以TIG的三個輸入中有一 個狀態(tài)A變化，輸出Q保持不變。當DNU發(fā)生在D 2和A時，A的錯誤電平通過INV1使D1發(fā) 生翻轉(zhuǎn)，DIG2的兩個輸入信號D1和D2都錯誤，所以B也發(fā)生錯誤翻轉(zhuǎn)，支路{DIG1，INV1} 和{DIG2, INV2}浮空。但C是正確的，所以TIG的輸出電平仍正確。當DNU發(fā)生在A和B 時，D1和D2的狀態(tài)通過INV1和INV2發(fā)生錯誤翻轉(zhuǎn)，支路{DIG1，INV1}和{DIG2, INV2}浮 空，但D3和C是正確的，所以TIG的輸出Q仍正確。但是如果輸出節(jié)點Q發(fā)生錯誤電平翻 轉(zhuǎn)是不可抵抗的。所以DNU的抵抗概率是g纟緝= 71% 〇
[0017]

【權(quán)利要求】
1. 一種應用四輸入保護門的抗輻射鎖存器，其特征是，由7個傳輸門TG1?6, 3個反相 器INV1?3, 3個二輸入保護門（Double Input Guardgate, DIG) DIG1?3和一個四輸入保 護門構(gòu)成，四路相同的輸入信號中三路分別對應輸入到輸入端D1、D2、D3，輸入端D1、D2、D3 分別依次對應通過傳輸門TG1、傳輸門T G2、傳輸門TG3送入對應的二輸入保護門DIG1? 3,輸入信號經(jīng)輸入端D1、輸入端D2作為二輸入保護門DIG1的輸入，二輸入保護門DIG1的 輸出A經(jīng)過反相器INV1和傳輸門TG5連至輸入端D1 ;輸入端D2、輸入端D3作為二輸入保 護門DIG2的輸入，二輸入保護門DIG2的輸出B經(jīng)由反相器INV2和傳輸門TG6連至輸入端 D2 ;輸入端D1、輸入端D3作為二輸入保護門DIG3的輸入，二輸入保護門DIG3的輸出C經(jīng) 反相器INV3和TG7連至輸入端D3 ;輸出A、B、C作為四輸入保護門的輸入信號，前述三路輸 入信號以外的一路輸入四輸入保護門輸出Q。
2. 如權(quán)利要求1所述的應用四輸入保護門的抗輻射鎖存器，其特征是，二輸入保護門 DIG結(jié)構(gòu)為，使用兩個PM0S管PM1和PM2串聯(lián)，兩個NM0S管NM1和NM2串聯(lián)；PM1的源級接 VDD，PM2的漏極接匪2的漏極，匪1的源級接GND，PM1和匪1的柵極作為一個輸入A，PM2 和匪2的柵極作為另一個輸入B，PM2和匪2的漏極作為輸出0。
3. 如權(quán)利要求1所述的應用四輸入保護門的抗輻射鎖存器，其特征是，四輸入保護門 的結(jié)構(gòu)為：使用四個PM0S管串聯(lián)，四個NM0S管串聯(lián)；第4個PM0S管的源級接VDD，第1個 PM0S管的漏極接第1個NM0S管的漏極，第4個匪0S管的源級接GND，第1個NM0S管和第1 個PM0S管的柵極分別接正反時鐘，第2個NM0S管和第2個PM0S管的柵極作為一個輸入， 第3個NM0S管和第3個PM0S管的柵極作為另一個輸入，第4個NM0S管和第4個PM0S管 的柵極再作為一個輸入，第1個NM0S管和第1個PM0S管的漏極作為輸出0。
【文檔編號】H03K19/094GK204068926SQ201420548638
【公開日】2014年12月31日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】姚素英, 閆茜, 聶凱明, 史再峰, 徐江濤, 高志遠 申請人:天津大學