一種抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別是涉及集成電路的抗輻照加固設(shè)計(jì)領(lǐng)域，具體為一種抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器。
【背景技術(shù)】
[0002]在空間輻射環(huán)境中，存在著大量的高能粒子(質(zhì)子、α粒子等)，是威脅航天電子設(shè)備可靠性的重要原因。當(dāng)單個(gè)輻射粒子穿過(guò)硅片時(shí)，會(huì)在行進(jìn)路徑上電離產(chǎn)生大量的電子-空穴對(duì)，如果這些電子-空穴對(duì)位于反向偏置的PN結(jié)中，就會(huì)發(fā)生電荷收集，形成瞬態(tài)的干擾電流，導(dǎo)致電路節(jié)點(diǎn)的邏輯狀態(tài)發(fā)生變化。該現(xiàn)象稱為單粒子效應(yīng)，它是引起集成電路軟錯(cuò)誤的主要原因，嚴(yán)重影響電路的可靠性。在時(shí)序元件(如鎖存器)中，單粒子效應(yīng)主要表現(xiàn)為單粒子翻轉(zhuǎn)和單粒子多節(jié)點(diǎn)翻轉(zhuǎn)。單粒子翻轉(zhuǎn)可以解釋為，單粒子產(chǎn)生的電荷被鎖存器中的一個(gè)節(jié)點(diǎn)收集，該節(jié)點(diǎn)邏輯狀態(tài)發(fā)生變化，導(dǎo)致鎖存器鎖存的數(shù)據(jù)發(fā)生翻轉(zhuǎn)。單粒子多節(jié)點(diǎn)翻轉(zhuǎn)可以解釋為，單粒子產(chǎn)生的電荷在鎖存器的兩個(gè)節(jié)點(diǎn)之間共享，兩個(gè)節(jié)點(diǎn)邏輯狀態(tài)同時(shí)發(fā)生變化，也導(dǎo)致鎖存器鎖存的數(shù)據(jù)發(fā)生翻轉(zhuǎn)。
[0003]在集成電路發(fā)展的早期，電路節(jié)點(diǎn)間的間距比較大，電荷共享還不明顯，因此單粒子翻轉(zhuǎn)占據(jù)主導(dǎo)地位。于是出現(xiàn)了許多抗單粒子翻轉(zhuǎn)的加固時(shí)序元件。隨著集成電路的不斷發(fā)展，晶體管尺寸逐漸縮減，電路節(jié)點(diǎn)之間的間距越來(lái)越小。這導(dǎo)致單粒子產(chǎn)生的電荷被兩個(gè)節(jié)點(diǎn)共享的概率增大，單粒子多節(jié)點(diǎn)翻轉(zhuǎn)變得更加嚴(yán)重。這對(duì)集成電路的抗輻照加固設(shè)計(jì)提出了更高的要求，抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的加固設(shè)計(jì)成為研宄熱點(diǎn)。
[0004]一種典型的抗輻照加固設(shè)計(jì)方法是將鎖存器復(fù)制成三份，即三模冗余鎖存器。該鎖存器通過(guò)數(shù)據(jù)的冗余備份，達(dá)到了抗單粒子翻轉(zhuǎn)的目的。也就是說(shuō)，任何一個(gè)鎖存器模塊出現(xiàn)故障，并不會(huì)影響最終的輸出結(jié)果。但該鎖存器并不具備抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的能力，當(dāng)兩個(gè)鎖存器模塊同時(shí)受到影響時(shí)，整個(gè)鎖存器將輸出錯(cuò)誤的數(shù)據(jù)。而且該鎖存器存在大量的冗余，面積和功耗開(kāi)銷非常大，不適合低開(kāi)銷低加固成本的應(yīng)用。除此之外，還有許多抗單粒子翻轉(zhuǎn)的加固時(shí)序元件，它們只能容忍單粒子翻轉(zhuǎn)，并不具備抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的能力。
[0005]D.R.Blum等人在The 51st IEEE Internat1nal Midwest Symposium on Circuitsand Systems (第51屆IEEE電路與系統(tǒng)中西部國(guó)際會(huì)議)上發(fā)表的“Multiple Node UpsetMitigat1n in TPDICE-Based Pipeline Memory Structures”(基于 TPDICE 的緩解多節(jié)點(diǎn)翻轉(zhuǎn)的流水存儲(chǔ)結(jié)構(gòu))(2008年，第314~317頁(yè))提出了一種TPDICE存儲(chǔ)結(jié)構(gòu)。該電路基于三?；ユi的電路設(shè)計(jì)思想和敏感節(jié)點(diǎn)對(duì)分離的版圖設(shè)計(jì)思想，能夠容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)。類似于DICE的雙?；ユi，TroiCE運(yùn)用三?；ユi以防護(hù)單粒子多節(jié)點(diǎn)翻轉(zhuǎn)，但仍然存在一些敏感節(jié)點(diǎn)對(duì)對(duì)雙節(jié)點(diǎn)翻轉(zhuǎn)敏感。為此，通過(guò)版圖設(shè)計(jì)，將這些敏感節(jié)點(diǎn)對(duì)在空間上進(jìn)行分離，以降低雙節(jié)點(diǎn)翻轉(zhuǎn)的概率。TPDICE雖然具有抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的能力，但依賴于版圖設(shè)計(jì)，并沒(méi)有在電路設(shè)計(jì)層面完全解決雙節(jié)點(diǎn)翻轉(zhuǎn)的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]針對(duì)上述已有加固技術(shù)存在的不足，本發(fā)明的目的是提供一種新穎的抗輻照加固鎖存器。該鎖存器不但能夠容忍單粒子翻轉(zhuǎn)，還能夠容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)，避免了高能輻射粒子引發(fā)鎖存器數(shù)據(jù)翻轉(zhuǎn)進(jìn)而導(dǎo)致電路失效的問(wèn)題，極大地提高了電路的可靠性。
[0007]本發(fā)明采用的技術(shù)方案是:
本發(fā)明提供了一種抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器。該鎖存器包括六個(gè)傳輸門、六個(gè)CWSP單元和一個(gè)表決器(3)，還包括數(shù)據(jù)輸入端(D)、數(shù)據(jù)輸出端(Q)和兩個(gè)時(shí)鐘信號(hào)輸入端；兩個(gè)時(shí)鐘信號(hào)輸入端依次為第一時(shí)鐘信號(hào)輸入端(CLK)和第二時(shí)鐘信號(hào)輸入端(CLKB)，分別輸入相位相反的兩項(xiàng)時(shí)鐘；所述六個(gè)傳輸門依次為第一傳輸門(11)、第二傳輸門(12)、第三傳輸門(13)、第四傳輸門(14)、第五傳輸門(15)和第六傳輸門(16);六個(gè)CffSP單元依次為第一 CWSP單元(21)、第二 CWSP單元(22)、第三CWSP單元(23)、第四CWSP單元(24)、第五CWSP單元(25)和第六CWSP單元(26);每個(gè)CWSP單元均含有第一信號(hào)輸入端(IN1)、第二信號(hào)輸入端(IN2)和信號(hào)輸出端(OUT);表決器(3)含有第一信號(hào)輸入端(INl)、第二信號(hào)輸入端(IN2)、第三信號(hào)輸入端(IN3)和信號(hào)輸出端(OUT);所述六個(gè)傳輸門、六個(gè)CWSP單元和一個(gè)表決器(3)均使用相同的電源；其中，第一傳輸門(11)、第二傳輸門(12)和第三傳輸門(13)的信號(hào)輸入端為本鎖存器的數(shù)據(jù)輸入端(D);第一傳輸門(11)的信號(hào)輸出端分別與第一 CWSP單元(21)的第一信號(hào)輸入端(INl)、第二 CWSP單元(22)的第一信號(hào)輸入端(INl)以及第六傳輸門(16)的信號(hào)輸出端相連接，第二傳輸門(12)的信號(hào)輸出端分別與第二 CWSP單元(22)的第二信號(hào)輸入端(IN2)、第三CWSP單元(23)的第一信號(hào)輸入端(INl)以及第四傳輸門(14)的信號(hào)輸出端相連接，第三傳輸門(13)的信號(hào)輸出端分別與第一 CWSP單元(21)的第二信號(hào)輸入端(IN2)、第三CWSP單元(23)的第二信號(hào)輸入端(IN2)以及第五傳輸門(15)的信號(hào)輸出端相連接；第一 CWSP單元(21)的信號(hào)輸出端(OUT)分別與第四CWSP單元(24)的第一信號(hào)輸入端(IN1)、第五CWSP單元(25)的第一信號(hào)輸入端(INl)以及表決器(3)的第一信號(hào)輸入端(INl)相連接，第二 CWSP單元(22)的信號(hào)輸出端(OUT)分別與第五CWSP單元(25)的第二信號(hào)輸入端(IN2)、第六CWSP單元(26)的第一信號(hào)輸入端(INl)以及表決器(3)的第二信號(hào)輸入端(IN2)相連接，第三CWSP單元(23)的信號(hào)輸出端(OUT)分別與第四CWSP單元(24)的第二信號(hào)輸入端(IN2)、第六CWSP單元(26)的第二信號(hào)輸入端(IN2)以及表決器(3)的第三信號(hào)輸入端(IN3)相連接；第四CWSP單元
(24)的信號(hào)輸出端(OUT)與第四傳輸門(14)的信號(hào)輸入端相連接，第五CWSP單元(25)的信號(hào)輸出端(OUT)與第五傳輸門(15)的信號(hào)輸入端相連接，第六CWSP單元(26)的信號(hào)輸出端(OUT)與第六傳輸門(16)的信號(hào)輸入端相連接；表決器(3)的信號(hào)輸出端(OUT)為本鎖存器的數(shù)據(jù)輸出端(Q)。
[0008]本發(fā)明的有益效果在于:
相比三模冗余鎖存器等抗單粒子翻轉(zhuǎn)的時(shí)序元件，本發(fā)明不但能夠容忍單粒子翻轉(zhuǎn)，還能夠容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)，極大地提高了電路的可靠性。
[0009]相比緩解單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的TPDICE結(jié)構(gòu)，本發(fā)明并不依賴于版圖設(shè)計(jì)，僅從電路設(shè)計(jì)層面解決雙節(jié)點(diǎn)翻轉(zhuǎn)的問(wèn)題。
【附圖說(shuō)明】
[0010]圖1a為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器結(jié)構(gòu)示意圖。
[0011]圖1b為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器中表決器端子示意圖。
[0012]圖2為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器中CWSP單元結(jié)構(gòu)示意圖。
[0013]圖3為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器中CWSP單元真值表。
[0014]圖4為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器中表決器結(jié)構(gòu)示意圖。
[0015]圖5為本發(fā)明所述的抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器中表決器真值表。
【具體實(shí)施方式】
[0016]為了使本發(fā)明的目的、技術(shù)方案及有益效果更加清楚明了，下面結(jié)合附圖對(duì)本發(fā)明加以詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，以下所描述的具體實(shí)施例僅用于解釋本發(fā)明，并不用于限定本發(fā)明。
[0017]圖la、圖1b所示，抗單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的鎖存器，包括六個(gè)傳輸門、六個(gè)CWSP單元和一個(gè)表決器3，還包括數(shù)據(jù)輸入端