本發(fā)明涉及電子技術(shù)領域，特別涉及一種晶體振蕩器電路。

背景技術(shù)：

晶體振蕩器(crystaloscillator)簡稱為晶振，是一種高精度和高穩(wěn)定度的振蕩器，在電子電路應用中，可與其它元件配合產(chǎn)生特定振蕩頻率的標準脈沖信號作為時鐘信號或為特定系統(tǒng)提供基準信號。

由晶體振蕩器生成的時鐘信號的占空比如果較大，那么它將很難滿足后續(xù)電路的保持時間以及建立時間的要求，并且，大多數(shù)的晶體振蕩器電路所生成的時鐘信號的占空比不可調(diào)。若將晶體振蕩器電路設計為其輸出的時鐘信號占空比可調(diào)，其將會得到更為廣泛的應用。

現(xiàn)有技術(shù)中的晶體振蕩器電路面臨著的輸出的矩形波信號的占空比無法連續(xù)可調(diào)的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是如何使得晶體振蕩器電路所輸出的矩形波信號的占空比連續(xù)可調(diào)。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種晶體振蕩器電路，包括：晶振起振電路，所述晶振起振電路的第一輸出端和第二輸出端分別輸出第一振蕩信號和第二振蕩信號；放大電路，所述放大電路的第一輸入端和第二輸入端分別輸入有基準電壓信號和所述第二振蕩信號，所述放大電路的輸出端連接所述晶振起振電路的第一輸出端；波形轉(zhuǎn)換電路，適于將所述第二振蕩信號轉(zhuǎn)換為第一矩形波信號。

可選地，所述晶振起振電路包括：晶體振蕩器，所述晶體振蕩器的第一輸出端和第二輸出端分別連接所述晶振起振電路的第一輸出端和第二輸出端；第一負載電容，所述第一負載電容的第一端連接所述晶振起振電路的第一輸出端，所述第一負載電容的第二端接地；第二負載電容，所述第二負載電容 的第一端連接所述晶振起振電路的第二輸出端，所述第二負載電容的第二端接地；反相器，所述反相器的輸入端和輸出端分別連接所述晶振起振電路的第一輸出端和第二輸出端。

可選地，所述放大電路為軌對軌運算放大器。

可選地，所述波形轉(zhuǎn)換電路包括級聯(lián)的至少一個緩沖器。

可選地，所述反相器包括：第一pmos晶體管和第一nmos晶體管，其中，所述第一pmos晶體管的源極接電源，所述第一pmos晶體管的柵極連接所述第一nmos晶體管的柵極并連接所述反相器的輸入端，所述第一pmos晶體管的漏極連接所述第一nmos晶體管的漏極并連接所述反相器的輸出端，所述第一nmos晶體管的源極接地。

可選地，還包括：延遲電路，適于為所述第一矩形波信號提供延時，以輸出第二矩形波信號；邏輯電路，所述邏輯電路適于對所述第一矩形波信號和第二矩形波信號進行邏輯運算并輸出第三矩形波信號。

可選地，所述延遲電路包括偶數(shù)個級聯(lián)的反相器。

可選地，所述邏輯電路為與門，所述與門的第一輸入端和第二輸入端分別輸入有所述第一矩形波信號和第二矩形波信號，所述與門的輸出端輸出所述第三矩形波信號。

可選地，所述基準電壓信號的電壓是可調(diào)的。

與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下有益效果：

本發(fā)明實施例晶體振蕩器電路包括：晶振起振電路、波形轉(zhuǎn)換電路以及放大電路，其中，所述晶振起振電路適于輸出第一振蕩信號和第二振蕩信號，波形轉(zhuǎn)換電路適于將所述第二振蕩信號轉(zhuǎn)換為第一矩形波信號，所述放大電路分別輸入有基準電壓信號和所述第二振蕩信號并將兩個信號進行差分放大，且進一步地，所述基準電壓信號的電壓是可調(diào)的，使得本實施例的放大電路的輸出端輸出的信號為偏置電壓可調(diào)的第二振蕩信號，那么，當所述第二振蕩信號經(jīng)由波形轉(zhuǎn)換電路進行轉(zhuǎn)換時，由于所述波形轉(zhuǎn)換電路將在確定的電平對其輸出的電壓信號進行比較以及翻轉(zhuǎn)，因此，偏置電壓可調(diào)的第二振蕩 信號經(jīng)由波形轉(zhuǎn)換電路翻轉(zhuǎn)的時刻不同，從而實現(xiàn)對所述第一矩形波信號占空比的連續(xù)可調(diào)。

進一步而言，所述放大電路為軌對軌運算放大器，可以使得放大電路的輸出信號的幅度范圍較為接近電源和地，可以間接使得所述基準電壓信號的變化范圍增加，以使所述第一矩形波信號占空比的可調(diào)節(jié)范圍擴大。

附圖說明

圖1是一種現(xiàn)有的晶體振蕩器電路的電路圖；

圖2是另一種現(xiàn)有的晶體振蕩器電路的電路圖；

圖3是本發(fā)明實施例晶體振蕩器電路的示意性結(jié)構(gòu)框圖；

圖4是本發(fā)明實施例晶體振蕩器電路的電路圖；

圖5是本發(fā)明實施例中基準電壓信號與第二振蕩信號的仿真圖；

圖6是本發(fā)明實施例中第一矩形波信號xc的仿真圖。

具體實施方式

如背景技術(shù)部分所述，現(xiàn)有技術(shù)的晶體振蕩器電路具有輸出的矩形波信號的占空比不能連續(xù)可調(diào)的問題。

本申請的發(fā)明人對現(xiàn)有技術(shù)進行了分析。圖1是一種現(xiàn)有的晶體振蕩器電路的電路圖。如圖1所示，在現(xiàn)有技術(shù)中，晶體振蕩器電路100可以包括：由晶體振蕩器xtal、第一負載電容c1、第二負載電容c2、反相器inv組成的晶振起振電路(圖未示)，其中，所述晶體振蕩器xtal的第一輸出端和第二輸出端分別輸出有第一振蕩信號xin和第二振蕩信號xout，所述第一負載電容c1的第一端連接所述晶體振蕩器xtal的第一輸出端，所述第一負載電容c1的第二端接地，所述第二負載電容c2的第一端連接晶體振蕩器xtal的第二輸出端，所述第二負載電容c2的第二端接地，所述反相器inv的輸入端和輸出端分別連接所述晶體振蕩器xtal的第一輸出端和第二輸出端；晶體振蕩器電路100還可以包括多級緩沖器，即圖1繪示出的緩沖器buf1、緩沖器buf2以及緩沖器buf3，其中，所述緩沖器可以有nmos晶體管和pmos晶體管構(gòu)成，在電路設計中，可以通過調(diào)整所述nmos晶體管和pmos 晶體管的尺寸，進而調(diào)節(jié)所述緩沖器對所述第二振蕩信號xout的波形調(diào)整時刻，從而影響對所述第二振蕩信號xout調(diào)整后輸出的矩形波信號xc的上升時間和下降時間。然而，晶體振蕩器電路100無法實現(xiàn)對所述矩形波信號xc的連續(xù)可調(diào)。

圖2是另一種現(xiàn)有的晶體振蕩器電路的電路圖。如圖2所示，在現(xiàn)有技術(shù)還存在一種晶體振蕩器電路200，可以包括如圖1所示的晶振起振電路，所述晶振起振電路包括：晶體振蕩器xtal、第一負載電容c1、第二負載電容c2、反相器inv，其電路連接關(guān)系不再一一贅述，晶體振蕩器電路200還可以包括多級緩沖器，圖2僅繪示出緩沖器buf作為示意，以對所述晶振起振電路進行波形轉(zhuǎn)換，進而輸出第一矩形波信號xc1，晶體振蕩器電路200還可以包括多級延遲電路(以繪示出的邏輯電路delay1和delay2為例)以及邏輯門電路(以繪示出的與門andgate為例)，通過控制延遲電路delay1和delay2的延遲時間，而輸出第二矩形波信號xc2，經(jīng)過所述邏輯門電路的邏輯作用，以輸出第三矩形波信號xc3。盡管晶體振蕩器電路200可以有效地改變其輸出的第三矩形波信號xc3的高、低電平有效時間，從而控制所述其占空比，但是，晶體振蕩器電路200仍然無法實現(xiàn)對所述第三矩形波信號xc3連續(xù)可調(diào)。

根據(jù)以上分析可知，現(xiàn)有技術(shù)的晶體振蕩器電路100和200均存在無法實現(xiàn)其輸出的矩形波信號的占空比連續(xù)可調(diào)。為了解決這一技術(shù)問題，本發(fā)明實施例提出一種晶體振蕩器電路。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖3是本發(fā)明實施例晶體振蕩器電路的示意性結(jié)構(gòu)框圖。

如圖3所示，本發(fā)明實施例所公開的晶體振蕩器電路300可以包括：

晶振起振電路10，所述晶振起振電路的第一輸出端和第二輸出端分別輸出第一振蕩信號xin和第二振蕩信號xout；其中，所述第一振蕩信號xin和第二振蕩信號xout反相，且通常為正弦波信號但并不限于此；

放大電路20，所述放大電路20的第一輸入端和第二輸入端分別輸入有基 準電壓信號vref和所述第二振蕩信號xout，所述放大電路20的輸出端連接所述晶振起振電路10的第一輸出端；

波形轉(zhuǎn)換電路30，適于將所述第二振蕩信號xout轉(zhuǎn)換為第一矩形波信號xc1。

在本發(fā)明實施例中，所述放大電路20分別輸入有基準電壓信號vref和所述第二振蕩信號xout并將兩個信號進行差分放大，并且，所述基準電壓信號vref的電壓可以為帶隙基準源(bandgap)所提供，且為可調(diào)的，使得本實施例的放大電路20輸出的信號為偏置電壓可調(diào)的第二振蕩信號xout，那么，當所述第二振蕩信號xout經(jīng)由波形轉(zhuǎn)換電路30進行轉(zhuǎn)換時，由于所述波形轉(zhuǎn)換電路30將在確定的電平對其輸出的電壓信號進行比較以及翻轉(zhuǎn)，因此，偏置電壓可調(diào)的第二振蕩信號xout經(jīng)由波形轉(zhuǎn)換電路30翻轉(zhuǎn)的時刻不同，從而實現(xiàn)對所述第一矩形波信號xc占空比的連續(xù)可調(diào)。

圖4是本發(fā)明實施例晶體振蕩器電路的電路圖。

在具體實施中，所述波形轉(zhuǎn)換電路30可以包括級聯(lián)的至少一個緩沖器buf，本實施例并不限制緩沖器的級數(shù)，圖4中僅示出一級的緩沖器buf。

如圖4所示，所述晶振起振電路10可以包括：

晶體振蕩器xtal(簡稱晶振)，所述晶體振蕩器xtal的第一輸出端和第二輸出端分別連接所述晶振起振電路10的第一輸出端和第二輸出端；

第一負載電容c1，所述第一負載電容c1的第一端連接所述晶振起振電路10的第一輸出端，所述第一負載電容c1的第二端接地；

第二負載電容c2，所述第二負載電容c2的第一端連接所述晶振起振電路10的第二輸出端，所述第二負載電容c2的第二端接地；

反相器inv，所述反相器inv的輸入端和輸出端分別連接所述晶振起振電路10的第一輸出端和第二輸出端。

如本領域技術(shù)人員所熟知，本發(fā)明實施例中的晶振起振電路10可以是常規(guī)的并聯(lián)諧振的晶振起振電路10，由于晶振在電氣上可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡，此二端網(wǎng)絡有兩個諧振點，按照 所述諧振點頻率的高低區(qū)分，較低的頻率對應為串聯(lián)諧振，較高的頻率對應為并聯(lián)諧振。由于晶體自身的特性，這兩個頻率接近，在這個極窄的頻率范圍內(nèi)，晶振等效為一個電感，所以只要晶振的兩端并聯(lián)上合適的負載電容就會組成并聯(lián)諧振電路。需要說明的是，本發(fā)明實施例中的晶振起振電路10還適用于晶振的串聯(lián)諧振電路，本發(fā)明實施例不進行特殊限制。

在本實施例中，所述放大電路20可以為軌對軌運算放大器，使得放大電路20的輸出信號的幅度范圍較為接近電源和地，可以間接使得所述基準電壓信號vref的變化范圍增加，以使所述第一矩形波信號xc的占空比的可調(diào)節(jié)范圍擴大。在具體實施中，所述放大電路20可以采用pmos晶體管和nmos晶體管互補類型的放大器，有利于輸入信號的寬范圍比較，針對具體的電路實現(xiàn)方式，本實施例不進行特殊限制。

在具體實施中，所述反相器inv可以包括：第一pmos晶體管(圖未示)和第一nmos晶體管(圖未示)，其中，所述第一pmos晶體管的源極接電源，所述第一pmos晶體管的柵極連接所述第一nmos晶體管的柵極并連接所述反相器的輸入端，所述第一pmos晶體管的漏極連接所述第一nmos晶體管的漏極并連接所述反相器的輸出端，所述第一nmos晶體管的源極接地。

在圖4所示電路結(jié)構(gòu)的基礎上，本發(fā)明實施例還可以包括圖2所示的：

延遲電路delay1和/或delay2，適于為所述第一矩形波信號xc1提供延時，以輸出第二矩形波信號xc2；

邏輯電路(圖未示)，所述邏輯電路適于對所述第一矩形波信號xc1和第二矩形波信號xc2進行邏輯運算并輸出第三矩形波信號xc3。

在具體實施中，所述延遲電路delay1和/或delay2均可以包括偶數(shù)個級聯(lián)的反相器。

在具體實施中，所述邏輯電路為與門andgate，所述與門andgate的第一輸入端和第二輸入端分別輸入有所述第一矩形波信號xc1和第二矩形波信號xc2，所述與門andgate的輸出端輸出所述第三矩形波信號xc3。

圖5是本發(fā)明實施例中基準電壓信號vref與第二振蕩信號xout的仿真圖；圖6是本發(fā)明實施例中第一矩形波信號xc的仿真圖。

如圖5所示，當調(diào)節(jié)本實施例中的基準電壓信號vref時，對應的第二振蕩信號xout的偏置點也隨之得到調(diào)節(jié)，當所述基準電壓信號vref對應于三種不同的電壓值時，第二振蕩信號xout亦對應于三種不同的偏置點，而對應地，如圖6示出的晶體振蕩器電路300輸出的第一矩形波信號xc的占空比分別為33.3％、50％以及75.2％的情況，因此，本實施例的晶體振蕩器電路300可以實現(xiàn)對輸出的矩形波信號的占空比的連續(xù)可調(diào)。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權(quán)利要求所限定的范圍為準。